DE3821405C2 - - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiterspeichereinrichtung gemäß dem Oberbegriff des Patentanspruches 1.

Fig. 4A zeigt eine schematische Draufsicht einer herkömmlichen dynamischen Halbleiterspeichereinrichtung. Fig. 4B zeigt eine längs der Linie B-B aus Fig. 4A genommene Schnittansicht. Aus diesen Figuren gehen Sourcegebiete 6a und Draingebiete 6b von Transistoren 6, die auf einer Hauptoberfläche eines Siliziumsubstrates 1 gebildet sind, und Kondensatorgebiete 4a, die den Draingebieten 6b benachbart vorgesehen sind, hervor. Diese Gebiete sind von einem isolierenden Bereich 7 umgeben, wobei unterhalb des isolierenden Bereichs 7 ein Kanalstopper 8 gebildet ist. Über Gatebereiche 3a, die zwischen den Sourcegebieten 6a und den Draingebieten 6b vorgesehen sind, sind Wortleitungen 3 mit entsprechenden, dazwischengelegten Gateisolierfilmen 3b gebildet. Eine Kondensatorelektrode 9 ist über Kondensatorgebiete 4a mit einem Kondensatorisolierfilm 4b, der dazwischengebracht ist, gebildet. Die Fläche, auf der die Kondensatorelektrode 9 gebildet ist, ist durch gebrochen schraffierte Linien in Fig. 4A gezeigt. Diese Wortleitungen 3 und die Kondensatorelektrode 9 sind mit einer isolierenden Schicht 10 bedeckt. Eine Bitleitung 5, die auf der isolierenden Schicht 10 gebildet ist, ist über ein Kontaktloch 2 mit dem Sourcegebiet 6a, das den zwei Transistoren 6 gemeinsam ist, verbunden. Es sind nämlich zwei Kondensatoren 4a über ein Kontaktloch 2 durch die jeweiligen Schalttransistoren 6 zu einer Bitleitung 5 verbunden.

Wie man aus Fig. 4A entnimmt, existiert in der Umgebung der äußeren Peripherie des Kondensatorgebietes 4a ein Kontaktloch 2, das auf einem Sourcegebiet 6a einer anderen Speicherzelle, die mit der benachbarten Bitleitung 5 verbunden ist, gebildet ist. Daher ist, wenn ein Trenchgraben um das Kondensatorgebiet 4a gebildet ist, dessen Seitenwand auch als Kondensatorgebiet eingesetzt ist, das Kondensatorgebiet auf der Seitenwand des Trenchgrabens nahe gegenüber dem Transistorbereich der benachbarten Speicherzelle, wodurch die Eigenschaften des Transistors betroffen werden.

Eine Halbleiterspeichereinrichtung, die diesen Nachteil nicht aufweist, ist aus der EP 01 69 332 A2 bekannt. Bei dieser Halbleiterspeichereinrichtung sind die vier um ein einzelnes Kontaktloch herum angeordneten Kondensatorbereiche der vier Speicherzellen planar angeordnet. Bei der bekannten Halbleiterspeichereinrichtung ist zu jedem Kontaktloch eine Bitleitung geführt. Dieses bietet zwar den Vorteil, daß jeweils nur eine Bitleitung für vier Speicherzellen notwendig ist, die Zahl der Bitleitungen wird daher reduziert und der Aufbau der elektrischen Verbindung verbessert. Andererseits ist es dann jedoch notwendig, für jede Speicherzelle eine eigene Wortleitung vorzusehen, damit jede Speicherzelle individuell angesteuert werden kann. Daher sind für die vier um ein Kontaktloch herum gruppierten Speicherzellen insgesamt fünf Leitungen notwendig. Dies hat zur Folge, daß die elektrischen Verbindungen aufwendig und kompliziert sind.

Aus IBM Technical Disclosure Bulletin, Band 28, Nr. 8, Januar 1986, Seiten 3385 und 3386 ist es bekannt, zur Erhöhung der Integrationsdichte den Kondensatorbereich für eine Speicherzelle in eine Halbleiterspeichereinrichtung in der Form eines Grabens auszubilden.

Aus der prioritätsälteren, nachveröffentlichten DE 37 30 095 ist eine Halbleiterspeichereinrichtung bekannt, die vier punktsymmetrisch angeordnete Speicherzellen aufweist, wobei jede der Speicherzellen einen Transistor mit einem Gatebereich, einem Sourcebereich und einem Drainbereich aufweist, die um den Symmetriepunkt gebildet sind. Ein Kondensator mit einem Kondensatoroberflächengebiet ist auf der Außenseite des Draingebietes gebildet. Die Speicherzellen sind von einer isolierenden Schicht bedeckt und weisen in der Mitte der Punktsymmetrie ein Kontaktloch auf; das Kontaktloch ermöglicht daher den elektrischen Kontakt zu dem Sourcegebiet eines jeden Transistors. Zwei Bitleitungen sind auf der isolierenden Schicht gebildet und über das Kontaktloch mit je zwei Sourcegebieten verbunden. Die Ansteuerung wird durch zwei Wortleitungen durchgeführt. Die beiden Elektrodenplatten des jeweiligen Kondensators sind parallel zu einer Hauptoberfläche des Halbleitersubstrates gebildet, in dem die Halbleiterspeichereinrichtung vorgesehen ist.

Wenn der Integrationsgrad erhöht werden soll, folgt damit, daß die Elektrodenplatten des Kondensators kleiner werden, wodurch die Ladungsspeicherfähigkeit herabgesetzt wird. Wenn der Kondensator nicht mehr ausreichend Ladung speichern kann, besteht die Gefahr der Fehlfunktion, so daß die Verbesserung des Integrationsgrades nicht mehr möglich ist.

Ausgehend davon ist es Aufgabe der Erfindung, die Integrationsdichte einer derartigen Halbleiterspeichereinrichtung weiter zu erhöhen.

Diese Aufgabe wird durch die Merkmale des kennzeichnenden Teiles des Patentanspruches 1 gelöst.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigt

Fig. 1 eine schematische Draufsicht einer Halbleiterspeichereinrichtung entsprechend einer Ausführung dieser Erfindung;

Fig. 2 eine schematische Schnittansicht, entlang der Linie X-X aus Fig. 1;

Fig. 3 in einer Schnittansicht ähnlich zu Fig. 2 eine weitere Ausführung;

Fig. 4A eine schematische Draufsicht einer herkömmlichen Halbleiterspeichereinrichtung;

Fig. 4B eine Schnittansicht entlang der Linie B-B aus Fig. 4A.

In den Fig. 1 und 2 sind Sourcegebiete 6a und Draingebiete 6b von Transistoren auf einer Hauptoberfläche eines Halbleitersubstrates 1 und Konden­ satoroberflächengebiete 4a parallel zur Hauptoberfläche des Substrates 1 und benachbart zu den Draingebieten 6b gebildet. Trenchgräben 40 sind um die Kondensatoroberflächengebiete 4a gebildet, wobei die Seitenwand eines Trenchgrabens 40 zusam­ menhängend zu dem Kondensatoroberflächengebiet 4a als Konden­ satorgrabengebiet 40a benützt wird. Über einem Gatebereich 3a zwischen dem Sourcegebiet 6a und dem Draingebiet 6b ist eine Wortleitung 3 mit einem dazwischengebrachten Gateisolierfilm 3b gebildet. Das Kondensatoroberflächengebiet 4a und das Konden­ satorgrabengebiet 40a liegen jeweils über Kondensatorisolier­ filme 4b und 40b der Kondensatorelektrode 9 gegenüber. Die Fläche, auf der die Kondensatorelektrode 9 gebildet ist, ist durch gebrochen schraffierte Linien in Fig. 1 gezeigt. Genauer gesagt, ist unter dem Bereich der Kondensatorelektrode 9, der durch die gebrochen schraffierten Linien in Fig. 1 gezeigt ist, die äußere Peripherie des Kondensatoroberflächengebietes 4a von dem Kondensatortrenchgraben 40 umgeben. Die Wortleitungen 3 und die Kondensatorelektrode 9 sind mit einer isolierenden Schicht 10 bedeckt. Ein Paar von Bitleitungen 5, die auf der isolieren­ den Schicht 10 gebildet sind, sind über ein Kontaktloch 2 mit den Sourcegebieten 6a verbunden. Vier Transistoren 6, die punktsymmetrisch um das Kontaktloch 2 angeordnet sind, sind durch isolierende Trenchgräben 70 voneinander isoliert. Der isolierende Trenchgraben 70 kann mit einem isolierenden Mate­ rial 70a gefüllt sein. Die Kondensatoren der Speicherzellen sind durch isolierende Bereiche 7, die am unteren Teil der Kondensatortrenchgräben 40 gebildet sind, voneinander isoliert. Wie aus Fig. 1 ersichtlich, können die isolierenden Trenchgrä­ ben 70 und die Kondensatortrenchgräben 40 gleichzeitig gebildet werden. Unterhalb dieser isolierenden Gebiete 70 und 7 sind Kanalstopper 8 gebildet. Andererseits ist es möglich, daß die Source­ gebiete 6a von zwei Transistoren, die mit der gleichen Bitlei­ tung 5 verbunden sind, nicht notwendigerweise in dem Kontaktloch 2 voneinander isoliert sind.

Wie oben beschrieben, können bei einer Halbleiterspeicherein­ richtung, bei der 4 Speicherzellen punktsymmetrisch um ein Kontaktloch 2 angeordnet sind, die Kondensatoren immer auf beiden Seiten eines Kondensatortrenchgrabens 40 angeordnet werden. Das Problem der herkömmlichen Einrichtung, bei der eine Seite des Kondensatorgrabens dem Transistorgebiet benachbart liegt, wodurch die Eigenschaften des Transistors beeinflußt werden, kann daher eliminiert werden. Dadurch kann eine hoch­ integrierte Halbleiterspeichereinrichtung mit hoher Qualität vorgesehen werden, ohne die Eigenschaften der Speicherzellen zu verschlechtern.

Fig. 3 zeigt in einer Schnittansicht ähnlich der Fig. 2 ein weiteres Ausführungsbeispiel. In dieser Ausführung sind die vier Transistoren, die punktsym­ metrisch um das Kontaktloch 2 angeordnet sind, durch isolie­ rende Oxidfilme 7, die durch selektive Oxidation oder ähnlichem gebildet werden, und durch die darunterliegenden Kanalstopper 8 vonein­ ander isoliert, anstatt durch die isolierenden Trench­ gräben 70. In diesem Fall kommt der Trenchgraben 40, der in dem Kondensatorelektrodengebiet 9, das durch die gebrochen schraf­ fierten Linien in Fig. 1 gezeigt ist, liegt, an der Grenze der vier Transistorbereiche, die von einem Kreis um das Kontaktloch 2 umgeben ist, zu einem Abschluß.

Claims (3)

1. Halbleiterspeichereinrichtung mit:
vier punktsymmetrisch angeordneten Speicherzellen,
wobei jede der Speicherzellen einen Transistor (6) mit einem Gatebereich (3a), einem Sourcegebiet (6a) und einem Draingebiet (6b), die um den Symmetriepunkt gebildet sind, und einen Kondensator mit einem Kondensatoroberflächengebiet (4a) aufweist, der der Außenseite des Draingebietes (6b) benachbart ist, und
einer isolierenden Schicht (10), die die Speicherzelle bedeckt und ein in der Mitte der Punktsymmetrie angeordnetes Kontaktloch (2) aufweist,
wobei das Kontaktloch den elektrischen Kontakt zu dem Sourcegebiet (6a) von jedem der Transistoren (6) ermöglicht, dadurch gekennzeichnet,
daß der Kondensator ein Kondensatorgrabengebiet (40a) parallel zu einer Seitenwand eines Trenchgrabens (40), der um die äußere Peripherie des Kondensatoroberflächengebietes (4a) gebildet ist, aufweist,
daß zwei Bitleitungen (5), die auf der isolierenden Schicht (10) gebildet sind, über das Kontaktloch (2) mit je zwei Sourcegebieten (6a)
und zwei Wortleitungen (3) mit den Gatebereichen der vier punktsymmetrisch angeordneten Speicherzellen verbunden sind.

2. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die vier Transistoren (6) durch einen Trenchgraben (70), der in der Herstellung gleichzeitig mit dem Trenchgraben (40) für das Kondensatorgrabengebiet gebildet ist, voneinander isoliert sind.

3. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die vier Transistoren (6) durch einen Oxidfilm (7), der durch selektive Oxidation gebildet ist, voneinander isoliert sind.