DE3821405A1

DE3821405A1 - Halbleiterspeichereinrichtung

Info

Publication number: DE3821405A1
Application number: DE3821405A
Authority: DE
Inventors: Masahiro Yoneda
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1987-07-01
Filing date: 1988-06-24
Publication date: 1989-01-12
Also published as: US4929990A; DE3821405C2; JPS649653A; JPH0815208B2

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiter speichereinrichtung und bezieht sich im speziellen auf Ver besserungen der Anordnung der Speicherzellen, des Aufbaus der elektrischen Verbindung und des Aufbaus des Kondensator gebietes.

Eine Halbleiterspeichereinrichtung weist Kondensatoren, in denen Information gespeichert ist, Transistoren, die zum Einlesen (Schreiben) und Auslesen (Lesen) von Information zu und von den entsprechenden Kondensatoren über entsprechende Wortleitungen geschaltet werden, und Bitleitungen, die zur Übertragung der Information mit den Transistoren verbunden sind, auf.

Fig. 4A zeigt eine schematische Draufsicht einer dynamischen Halbleiterspeichereinrichtung. Fig. 4B zeigt eine längs der Linie B-B aus Fig. 4A genommene Schnittansicht. Aus diesen Figuren gehen Sourcegebiete 6 a und Draingebiete 6 b von Transistoren 6, die auf einer Hauptoberfläche eines Silizium substrates 1 gebildet sind, und Kondensatorgebiete 4 a, die den Draingebieten 6 b benachbart vorgesehen sind, hervor. Diese Gebiete sind von einem isolierenden Bereich 7 umgeben, wobei unterhalb des isolierenden Bereichs 7 ein Kanalschnitt 8 ge bildet ist. Über Kanalbereiche 3 a, die zwischen den Sourcege bieten 6 a und den Draingebieten 6 b vorgesehen sind, sind Wort leitungen 3 mit entsprechenden, dazwischengelegten Gateisolier filmen 3 b gebildet. Eine Kondensatorelektrode 9 ist über Kon densatorgebiete 4 a mit einem Kondensatorisolierfilm 4 b, der da zwischengebracht ist, gebildet. Die Fläche, auf der die Kon densatorelektrode 9 gebildet ist, ist durch gebrochen schraf fierte Linien in Fig. 4A gezeigt. Diese Wortleitungen 3 und die Kondensatorelektrode 9 sind mit einer isolierenden Schicht 10 bedeckt. Eine Bitleitung 5, die auf der isolierenden Schicht 10 gebildet ist, ist über ein Kontaktloch 2 mit dem Sourcegebiet 6 a, das den zwei Transistoren 6 gemeinsam ist, verbunden. Es sind nämlich 2 Kondensatoren 4 a über ein Kontaktloch 2 durch die jeweiligen Schalttransistoren 6 zu einer Bitleitung 5 verbunden.

Wie man aus der Fig. 4A entnimmt, existiert in der Umgebung der äußeren Peripherie eines Kondensatorgebietes 4 a ein Kontaktloch 2, das auf einem Sourcegebiet 6 a einer anderen Speicherzelle, die mit der benachbarten Bitleitung 5 verbunden ist, gebildet ist. Daher ist, wenn ein Trenchgraben um das Kondensatorgebiet 4 a gebildet ist, dessen Seitenwand auch als Kondensatorgebiet eingesetzt ist, das Kondensatorgebiet auf der Seitenwand des Trenchgrabens nahe und gegenüber des Transistorbereiches der benachbarten Speicherzelle, wodurch die Eigenschaften des Tran sistors betroffen werden.

Aufgabe der vorliegenden Erfindung ist es daher, eine Halblei terspeichereinrichtung vorzusehen, die bezüglich der Anordnung der Speicherzellen, des Aufbaus der elektrischen Verbindung und des Aufbaus des Kondensatorgebietes verbessert ist.

Eine Halbleiterspeichereinrichtung entsprechend dieser Erfin dung weist auf:

ein Halbleitersubstrat mit einer Hauptoberfläche, und vier Speicherzellen, die punktsymmetrisch auf der Hauptoberfläche angeordnet sind, wobei jede der Speicherzellen einen Transistor mit einem Sourcegebiet, das um einen Symmetriepunkt gebildet ist, und einem Draingebiet, das hierum gebildet ist, und einen Kondensator, der zur Außenseite des Draingebietes benachbart ist, auf, wobei der Kondensator ein Kondensatoroberflächenge biet parallel zur Hauptoberfläche des Substrates und ein Kon densatorgrabengebiet parallel zu einer Seitenwand eines Trench grabens, der in der Hauptoberfläche des Substrates entlang der äußeren Peripherie des Kondensatoroberflächengebietes gebildet ist, auf. Ferner weist die Halbleiterspeichereinrichtung eine isolierende Schicht, die die Speicherzelle bedeckt und ein Kontaktloch, das in der Mitte der Punktsymmetrie angeordnet ist, auf, wobei das Kontaktloch die elektrische Verbindung zum Sourcegebiet eines jeden Transistors ermöglicht.

In der Halbleiterspeichereinrichtung entsprechend dieser Er findung sind die Transistoren, die punktsymmetrisch um ein Kontaktloch angeordnet sind, von entsprechenden Kondensatoren, die zu deren Außenseite gebildet sind, umgeben. Dadurch liegt das Kondensatorgrabengebiet eines jeden Kondensators nicht gegenüber zum Transistorgebiet in der Umgebung, wodurch eine hochintegrierte Halbleiterspeichereinrichtung hoher Qualität vorgesehen werden kann, ohne die Eigenschaften der Tran sistoren zu beeinflussen.

Diese und andere Merkmale und Zweckmäßigkeiten dieser Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 zeigt die schematische Draufsicht einer Halbleiter speichereinrichtung entsprechend einer Ausführung dieser Erfindung;

Fig. 2 zeigt eine schematische Schnittansicht genommen entlang der Linie X-X aus Fig. 1;

Fig. 3 zeigt in einer Schnittansicht ähnlich zu Fig. 2 eine weitere Ausführung mit einigen geänderten Teilen;

Fig. 4A zeigt die schematische Draufsicht einer Halbleiter speichereinrichtung;

Fig. 4B zeigt eine Schnittansicht genommen entlang der Linie B-B aus Fig. 4A.

Fig. 1 zeigt eine schematische Draufsicht einer dynamischen Halbleiterspeichereinrichtung entsprechend einer Ausführung dieser Erfindung. Fig. 2 zeigt eine schematische Schnittansicht genommen entlang einer Linie X-X aus Fig. 1. In diesen Figuren sind Sourcegebiete 6 a und Draingebiete 6 b von Transistoren auf einer Hauptoberfläche eines Halbleitersubstrates 1 und Konden satoroberflächengebiete 4 a parallel zur Hauptoberfläche des Substrates 1 und benachbart zu den Draingebieten 6 b gebildet. Trenchgräben 40 sind um die Kondensatoroberflächengebiete 4 a gebildet, wobei die Seitenwand eines Trenchgrabens 40 zusam menhängend zu dem Kondensatoroberflächengebiet 4 a als Konden satorgrabengebiet 40 a benützt wird. Über einem Kanalbereich 3 a zwischen dem Sourcegebiet 6 a und dem Draingebiet 6 b ist eine Wortleitung 3 mit einem dazwischengebrachten Gateisolierfilm 3 b gebildet. Das Kondensatoroberflächengebiet 4 a und das Konden satorgrabengebiet 40 a liegen jeweils über Kondensatorisolier filme 4 b und 40 b der Kondensatorelektrode 9 gegenüber. Die Fläche, auf der die Kondensatorelektrode 9 gebildet ist, ist durch gebrochen schraffierte Linien in Fig. 1 gezeigt. Genauer gesagt ist unter dem Bereich der Kondensatorelektrode 9, der durch die gebrochen schraffierten Linien in Fig. 1 gezeigt ist, die äußere Peripherie des Kondensatoroberflächengebietes 4 a von dem Kondensatortrenchgraben 40 umgeben. Die Wortleitungen 3 und die Kondensatorelektrode 9 sind mit einer isolierenden Schicht 10 bedeckt. Ein Paar von Bitleitungen 5, die auf der isolieren den Schicht 10 gebildet sind, sind über ein Kontaktloch 2 mit den Sourcegebieten 6 a verbunden. Vier Transistoren 6, die punktsymmetrisch um das Kontaktloch 2 angeordnet sind, sind durch isolierende Trenchgräben 70 voneinander isoliert. Der isolierende Trenchgraben 70 kann mit einem isolierenden Mate rial 70 a gefüllt sein. Die Kondensatoren der Speicherzellen sind durch isolierende Bereiche 7, die am unteren Teil der Kondensatortrenchgräben 40 gebildet sind, voneinander isoliert. Wie aus Fig. 1 ersichtlich, können die isolierenden Trenchgrä ben 70 und die Kondensatortrenchgräben 40 gleichzeitig gebildet werden. Unterhalb dieser isolierenden Gebiete 70 und 7 sind Kanalschnitte 8 gebildet. Man könnte verstehen, daß die Source gebiete 6 a von zwei Transistoren, die mit der gleichen Bitlei tung 5 verbunden sind, nicht notwendigerweise voneinander in dem Kontaktloch 2 isoliert sind.

Wie oben beschrieben, können in einer Halbleiterspeicherein richtung, bei der 4 Speicherzellen punktsymmetrisch um ein Kontaktloch 2 angeordnet sind, Kondensatoren immer auf beiden Seiten eines Kondensatortrenchgrabens 40 angeordnet werden. Das Problem, wie in der herkömmlichen Einrichtung, bei der eine Seite des Kondensatorgrabens dem Transistorgebiet benachbart liegt, wodurch die Eigenschaften des Transistors beeinflußt werden, kann daher eliminiert werden. Dadurch kann eine hoch integrierte Halbleiterspeichereinrichtung mit hoher Qualität vorgesehen werden, ohne die Eigenschaften der Speicherzellen zu erniedrigen.

Fig. 3 zeigt in einer Schnittansicht ähnlich der Fig. 2 ein weiteres Ausführungsbeispiel mit einigen geänderten Teilen. In dieser Ausführung sind die vier Transistoren, die punktsym metrisch um das Kontaktloch 2 angeordnet sind, durch isolie rende Oxidfilme 2, die durch selektive Oxidation oder ähnlichem gebildet werden, und durch die Kanalschnitte 8 darunter vonein ander isoliert werden, anstatt durch die isolierenden Trench gräben 70. In diesem Fall kommt der Trenchgraben 40, der in dem Kondensatorelektrodengebiet 9, das durch die gebrochen schraf fierten Linien in Fig. 1 gezeigt ist, liegt, an der Grenze der vier Transistorbereiche, die von einem Kreis um das Kontaktloch 2 umgeben ist, zu einem Abschluß.

Wie oben beschrieben, sind entsprechend dieser Erfindung vier Speicherzellen so aufgebaut, daß die Kondensatoren außerhalb von vier Transistoren, die punktsymmetrisch angeordnet und jeweils mit den Kondensatoren verbunden sind, gebildet sind, so daß, obwohl ein Kondensatorgrabengebiet um das Oberflächen gebiet eines jeden Kondensators vorgesehen ist, das Transistor gebiet nicht nahe gegenüber dem Kondensatortrenchgrabengebiet zu liegen kommt. Dadurch kann eine hochintegrierte Halbleiter speichereinrichtung von hoher Qualität vorgesehen werden, ohne die Eigenschaften der Transistoren zu beeinflussen.

Claims

1. Halbleiterspeichereinrichtung mit einem Halbleitersubstrat (1) mit einer Hauptoberfläche, gekennzeichnet durch vier punktsymmetrisch angeordnete Spei cherzellen auf der Hauptoberfläche, wobei jede der Speicherzel len einen Transistor (6) mit einem Sourcegebiet (6 a), das um den Symmetriepunkt gebildet ist, und einem Draingebiet (6 b) außerhalb des Sourcegebietes (6 a), und einen Kondensator, der der Außenseite des Draingebietes (6 b) benachbart ist, aufweist, wobei der Kondensator ein Kondensatoroberflächengebiet (4 a) parallel zu der Hauptoberfläche und ein Kondensatorgrabengebiet (40 a) parallel zu einer Seitenwand eines Trenchgrabens (40), der in der Hauptoberfläche um die äußere Peripherie des Kon densatoroberflächengebietes (4 a) gebildet ist, aufweist, und eine isolierende Schicht (10), die die Speicherzelle bedeckt und ein in der Mitte der Punktsymmetrie angeordnetes Kontaktloch (2) aufweist, wobei das Kontaktloch den elek trischen Kontakt zu dem Sourcegebiet (6 a) von jedem der Tran sistoren (6) ermöglicht.

2. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die vier Transistoren (6) durch einen Trenchgraben (70), der gleichzeitig mit dem Trenchgraben (40) für das Kondensatorgrabengebiet gebildet ist, voneinander isoliert sind.

3. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die vier Transistoren (6) durch einen Oxidfilm (7), der durch selektive Oxidation gebildet ist, voneinander isoliert sind.