DE2652294A1 - Verfahren zum herstellen von oxydiertes halbleitermaterial enthaltenden strukturen - Google Patents

Verfahren zum herstellen von oxydiertes halbleitermaterial enthaltenden strukturen

Info

Publication number
DE2652294A1
DE2652294A1 DE19762652294 DE2652294A DE2652294A1 DE 2652294 A1 DE2652294 A1 DE 2652294A1 DE 19762652294 DE19762652294 DE 19762652294 DE 2652294 A DE2652294 A DE 2652294A DE 2652294 A1 DE2652294 A1 DE 2652294A1
Authority
DE
Germany
Prior art keywords
silicon
porous
areas
oxidized
steam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762652294
Other languages
English (en)
Other versions
DE2652294C2 (de
Inventor
Joseph Adam Aboaf
Robert Wallace Broadie
William Aaron Pliskin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2652294A1 publication Critical patent/DE2652294A1/de
Application granted granted Critical
Publication of DE2652294C2 publication Critical patent/DE2652294C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
    • H01L21/31675—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76245—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using full isolation by porous oxide silicon, i.e. FIPOS techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)

Description

,Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 975 024
Verfahren zum Herstellen von oxydiertes Halbleitermaterial 'enthaltenden Strukturen '
[Die Erfindung betrifft ein Verfahren sum Herstellen von Strukturen, welche Bereiche aus oxydiertem Halbleitermaterial enthalten, in einem Halbleitersubstrat.
ι ι
Halbleiteranordnungen enthalten oft verschiedene aktive und passiv^ ■Elemente, die elektrisch voneinander isoliert werden müssen. Ver- j schiedenartige Strukturen wurden benutzt, um diese Isolation zu gewährleisten. Die am weitesten verbreiteten Typen von Isolationsstrukturen benützen zur Isolation Luftzwischenräume, p/n-übergänge und dielektrische Materialien.
Für dielektrische Isolationen werden als Materialien Siliciumdioxid, Glas, Siliciumnitrid usw. verwendet, die derart in Bereichen eines Halbleitersubstrats erzeugt oder niedergeschlagen werden, daß Teile des Halbleiters von anderen Teilen des Halbleiters isoliert werden. Anschließend können dann Halbleiteranordnungen wie bipolare Transistorenf Schottkydioden, Metalloxid-Halbleiter-Feldeffekttraneis toren (MOSFET) usw. voneinander isoliert in den Halbleiterbereichen hergestellt werden.
Kur Bildung des dielektrischen Materials im Halbleitersubstrat gibt es verschiedene Möglichkeiten, Eine bekannte Technik zur Bildung von eingelegten (recessed), oxydischen f dielektrischen Bereichen, schließt als ersten Schritt ein die Bildung von porösen Siliciumbereichen mittels eines Eloxierverfahrens, Solche Verfahren sind beschrieben in der US-Patentschrift 3 640 806 und in der deutschen Offenlegungsschrift 25 21 586.
7098A1/0S47
Ganz allgemein besteht dieses Verfahren darin, ein Siliciumsubstrat in den Bereichen, welche am Schluß die Halbleiterelemente enthalten sollen, zu maskieren und dann die nicht maskierten Bereiche des Substrats zu eloxieren, um dadurch in den Gebieten, welche nachträglich die dielektrische Isolation enthalten sollen, Bereiche aus porösem Silicium zu erzeugen. Anschließend wird das Substrat einer oxydierenden Atmosphäre ausgesetzt, um das poröse Silicium zu oxydieren. Der Wert dieses Verfahrens ist wegen der Qualität der mit ihm gebildeten Siliciumdioxid-Isolation beschränkt. Die Dichte der so hergestellten Isolationsbereiche aus Siliciumdioxid reicht nicht aus, um auch nur annähernd eine so gute elektrische Isolation zwischen Siliciumelementen zu gewährleisten, wie sie mit den herkömmlichen Isolationsbereichen aus thermisch gewachsenem Siliciumdioxid erreicht werden.
.Es ist die Aufgabe der Erfindung ein Verfahren anzugeben, mit dem ein Halbleitersubstrat in der Weise bereichsweise unter industrieeilen Fertigungsbedingungen wirtschaftlich oxydiert werden kann, daß das erhaltene oxidische Material die Eigenschaften von thermisch gewachsenem Oxid aufweist.
Diese Aufgabe wird mit einem Verfahren der eingangs genannten Art mit den Merkmalen des kennzeichnenden Teils des Anspruchs 1 gelöst.
Das mit den erfindungsgemäßen Verfahren hergestellte oxydierte Material hat nicht nur die Eigenschaften von thermisch gewachsenem oxydiertem Halbleitermaterial, sondern läßt sich auch einfacher und zeitsparender herstellen. Hinzu kommt, daß sich das Verfahren flexibel an viele Anwendungen anpassen läßt.
Es ist besonders vorteilhaft, wenn das Halbleitersubstrat aus Silicium besteht.
Die selektive Umwandlung von Oberflächenbereichen des Halbleitersubstrats in das poröse Halbleitermaterial läßt sich in vorteilhafter Weise dadurch erreichen, daß das Halbleitersubstrat bzw. die Halbleiterschicht mit einer Maskierungsschicht versehen wird,
FI 975 024 709841 /054?
welche die Oberflächengebiete der umzuwandelnden Bereiche freiläßt.
In einfacher Weise läßt sich die Umwandlung in poröses Halbleitermaterial durch Eloxieren erreichen. Liegt dabei ein n-dotiertes Halbleitersubstrat bzw. eine η-dotierte Halbleiterschicht vor, so kann man sich beim Eloxieren eine Maske sparen, wenn die in poröses Halbleitermaterial umzuwandelnden Bereiche mittels eines Diffusions- oder Ionenimplantationsschritts in Bereiche mit ρ -Leitfähigkeit umgewandelt werden.
Das Eloxieren läßt sich vorteilhaft in wässriger HF-Lösung durchführen. Dabei werden in vorteilhafter Weise HF-Gehalte zwischen etwa 10 und etwa 50 % und bevorzugterweise zwischen etwa 12 und etwa 25 % verwendet und man arbeitet bei einer Stromdichte, die in Abhängigkeit von der gewünschten Porosität unter Berücksichtigung der HF-Konzentration, der Beleuchtung, der Temperatur der Lösung und der Dotierung der umzuwandelnden Bereiche festgelegt wird.
Es ist vorteilhaft, wenn nach dem Umwandeln die Porosität des Halbleitermaterials im Bereich zwischen etwa 40 und etwa 80 % und bevorzugt zwischen etwa 45 und etwa 60 % liegt. Die Definition der Porosität wird in der Beschreibung bei den Beispielen 1 bis 4 gegeben. Bei zu großen Porositätswerten wird am Schluß des Verfahrens ein nicht vollständig verdichtetes Oxid erhalten. Ist die Porosität zu gering, so läßt es das umgewandelte Material nicht vollständig oxydieren, auch wenn eine vollständige Verdichtung erreicht werden kann.
Die Oxydation des porösen Halbleitermaterials erfolgt vorteilhaft bei Temperaturen von > etwa 970 0C unter Anwendung von Dampf und/ oder Sauerstoff. Dabei kann es vorteilhaft sein, solange zu oxydieren, bis sich am übergang vom porösen Oxid zum Halbleitermaterial das letztere oberflächlich in eine thermische gewachsene Oxidschicht umgewandelt hat.
Die Verdichtung läßt sich in vertretbaren Zeiträumen durchführen, wenn bei Temperaturen oberhalb etwa 1150 0C verdichtet wird. Dabei ist es günstig, wenn in einer inerten Atmosphäre bevorzugt unter Zumischung von Dampf gearbeitet wird.
Fi 975 024 709841/ 054 7
'Mit den erfindungsgemäßen Verfahren läßt sich in vorteilhafter jweise ein Siliciumsubstrat behandeln, indem in einer etwa 50 %igen JHF-Lösung und einer Stromdichte von etwa 5 mA/cm bis zu einer Tiefe von etwa 1,75 μπι eloxiert wird, indem dann bei etwa 970 0C jin Dampf 10 Minuten lang oxydiert und schließlich bei etwa 1200 0C [10 Minuten lang unter Dampf zusatz verdichtet wird, oder indem in leiner Lösung mit einem HF-Gehalt zwischen etwa 16 und etwa 20 % ,
L 2
pel einer Stromdichte von etwa 60 mA/cm zwischen etwa 45 und etwa I 35 Sekunden lang eloxiert wird, indem dann bei etwa 970 0C in Dampf!
1 1
letwa 10 Minuten lang oxydiert und schließlich bei etwa 1200 0C etwaj j15 Minuten lang unter Dampf zusatz verdichtet wird. j
ι i
[Elektrisch isolierte Bereiche im Halbleitersubstrat, in welchen passive und aktive Halbleiteranordnungen erzeugt werden können !lassen sich in vorteilhafter Weise dadurch erzeugen, daß die Bereiche aus dem porösen Halbleitermaterial so eingebracht werden, daß die Front des sich umwandelnden Materials mindestens einen [im Halbleitersubstrat vorhandenen p/n-übergang überschreitet.
pie Erfindung wird anhand von durch Zeichnungen erläuterten Ausiführungsbeispielen beschrieben.
iEs zeigen: j
lFign, 1 bis 3 die Ergebnisse der ersten Schritte des Verfahrens
ι zur Bildung eines oxydierten porösen Siliciumkör-
I _ pers,
Ig. 4 die resultierende Isolationsstruktur von einer Form der Erfindung,
ign. 5 und 6 die Ergebnisse eines Zwischenschritts bzw. die
endgültige Struktur in einer zweiten Ausführungsform der vorliegenden Erfindung,
FI975O24 709841/0S47
Fign. 7 und 8 Ergebnisse von Verfahrensschritten gemäß
der Erfindung bei der Herstellung bipolarer integrierter Schaltungen,
Fign. 9A, B, C das Ergebnis von Verfahrensschritten bei der Her- und D stellung von integrierten Schaltungen gemäß einer
Ausfuhrungsform der vorliegenden Erfindung und
Fign. 1OA, B, C das Ergebnis von Verfahrensschritten bei der Her- und D stellung von integrierten Schaltungen gemäß einer
weiteren Ausführungsform der vorliegenden Erfindung,
In den Fign. 1 bis 6 ist ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens erläutert, bei dem am Schluß monokristalline Siliciumbereiche eines Substrats vollständig von Siliciumoxid umgeben sind. Der Einfachheit halber ist jedoch nur ein Siliciumdioxidbereich im Querschnitt gezeigt.
Wie in der Fig. 1 gezeigt ist, wird eine Maskierungsschicht 13 auf der Oberfläche des Substrats 12 niedergeschlagen bzw. gebildet. Die Maskierungsschicht 13 kann aus Siliciumdioxid, welches durch thermische Oxydation, pyrolythisches Niederschlagen oder auf eine andere Weise gebildet worden ist oder aus einer Kombination bestehen, welche beispielsweise aus Siliciumdioxid mit einer darüber-1legenden Schicht aus Siliciumnitrid oder aus einer anderen aus diesen Verbindungen bestehenden Schichtkombination gebildet sein. Eine geeignete, nicht gezeigte Photolackschicht wird anschließend auf die Maskierungsschicht 13 aufgebracht, und dann zur Bildung des für den nachfolgenden Diffusionsschritt gewünschten Musters belichtet und entwickelt. Das Muster in dem Photolack entspricht der gewünschten Oberflächenkonfiguration der am Schluß vertikal in das Halbleitermaterial hineinreichenden Oxidbereiche. Die freiliegenden Teile der Maskierungsschicht 13 werden weggeätzt und dann wird die restliche Photolackschicht entfernt. Ein Bereich 14 mit höherer Leitfähigkeit wird dann durch Diffusion oder Ionenimplantation durch die öffnungen in der Maskierungsschicht 13
FI 975 O24 709841/0547
hindurch mittels Verunreinigungen, welche ρ -Leitfähigkeit verursachen, gebildet.
Der Bereich 14 mit hoher Leitfähigkeit wird dann in einer Lösung, welche das Silicium in den Bereichen in eine poröse Siliciumstruktur umwandelt, eloxiert (anodized). Am einfachsten geschieht dies durch Eloxieren in einer wässrigen HF-Lösung bei einer Stromdichte, welche zum Erreichen der Porosität ausreicht. Im allgemeinen sollte die Eloxier-Lösung HF in einer Menge von mehr als 10 %, insbesondere zwischen 12 und 25 % enthalten. Die geeignetste Lösungskonzentration für eine bestimmte Anwendung hängt ab von der Form des Bauteils, der Dotierungskonzentration, der Temperatur der Lösung, der Stromdichte, der Beleuchtung usw. Die Fig. 2 zeigt die Struktur nach dem Eloxierschritt. Die durchschnittliche Porosität des Siliciums sollte größer sein als 40 % und vorzugsweise zwischen 45 und 80 % liegen, wobei die bevorzugtesten Werte allerdings unter 60 % liegen. Die genaue Porosität des Siliciums läßt sich beeinflussen durch Veränderung der HF-Konzentration der Eloxierlösung, der Beleuchtung, der Temperatur der Lösung, der Dotierungskonzentration der Siliciumbereiche und der Stromdichte. Wenn die Silicium-Porosität wesentlich über 60 % liegt, (beispielsweise bei 85 %), würde eine Behandlung bei 970 0C in Dampf auf welche eine 15 Minuten, dauernde Behandlung bei 1200 0C in Dampf folgt, zu einem nicht vollständig verdichteten Oxid führen. Wenn die SiIi- ' cium-Porosität kleiner ist als etwa 45 %f erfolgt eine unvollständige Oxydation, auch wenn eine vollständige Verdichtung erreicht wird. Die Stromdichte für gewöhnliche praktische Anwendungen liegt
2
zwischen 1 und 60 mA/cm f
Beim Arbeiten mit der in den Fign. 1 bis 6 illustrierten Struktur kann eine Siliciumoxid-Maskierungsschicht 13 benutzt werden. Während des Eloxier-Verfahrens, wird die Maskierungsschicht 13 weggeätzt werden. Bei Anwendung des gezeigten Verfahrens, wird während des Eloxier-Schritts keine Maskierungsschicht benötigt, da der p+-Bereich 14 bevorzugt eloxiert wird. Wird ein Material wie z.B. Siliciumnitrid, welches gegenüber einer HF-tLösung resistent
FI 975024 709841/0547
ist, als Diffusionsmaske 13 benutzt, wird das Material während des Eloxierens erhalten bleiben. Diese Art der Maskierungsschicht ist wünschenswert, wenn die Leitfähigkeitstypen im Substrat entgegengesetztes Vorzeichen haben, d.h. wenn η -Bereiche ringförmig monokristalline Element-Bereiche (device region) vom p-Typ umgeben .
Der poröse Siliciumbereich 15 wird in einer oxydierenden Umgebung d.h. typischerweise in Sauerstoff oder Dampf bei erhöhten Temperaturen, wie z.B. solchen oberhalb etwa 970 0C oxydiert. Der poröse Bereich 15 oxydiert im Vergleich zum monokristallinen Silicium sehr schnell. Während der Oxydation wird die Oberfläche des Substrats unter Bildung einer Siliciumdioxidschicht 17 oxydiert. Die übliche Oxydationsmaskenschicht, welche typischerweise aus Si3N4 besteht, ist nicht notwendig, weil der Dampf oder O3 in die porösen SiIicium-Bereiche eindringt.
Die Oxydation der porösen Silicium-Bereiche erfolgt dann bei einer Temperatur, die ausreicht, um die porösen Silicium-Bereiche vollständig zu oxydieren, so daß sich das oxydierte poröse Silicium über die Oberfläche des Halbleiters erhebt, wie es in der in der Fig. 3 gezeigten Struktur zu sehen ist. Das poröse Silicium 15 wird in den Siliciumdioxidbereich 18 umgewandelt.
Die Oxydation kann über den Punkt hinaus fortgesetzt werden, bei dem das poröse Silicium vollständig in Siliciumdioxid umgewandelt ist. Diese weitere Oxydation erzeugt eine Schicht 20 aus thermischem Oxid unter den oxydierten porösen Siliciumbereichen 18. Diese Variante des erfindungsgemäßen Verfahrens ist in den Fign. 5 und 6 illustriert. Zwar besteht jetzt der Bereich 18 aus Siliciumdioxid, dieses Siliciumdioxid hat jedoch eine Charakteristik, die es als Dielektrikum nicht so gut geeignet macht wie thermisch gewachsenes Siliciumdioxid. Kennzeichnend für diese Charakteristik ist die Ätzrate des Siliciumdioxids welche an diesem Punkt des Verfahrensablaufs in der Größenordnung von 300 % höher ist als beim
FI 975 O24 709841/054?
thermisch gewachsenen Siliciumdioxid.
Die Verbesserung der dielektrischen Charakteristik der porösen Siliciumdioxidbereiche erfolgt im letzten Schritt des vorliegenden' Verfahrens, bei welchem die oxydierten porösen Siliciumbereiche einer Temperatur ausgesetzt werden, welche über der Oxydationstemperatur liegt. Durch die hohe Temperatur wird das oxydierte poröse Silicium verdichtet. Das Ergebnis des Verdichtungsschritts ist das Zusammensinken und Verdichten des Bereichs 18, welcher dabei in den Bereich 22 (siehe Fig. 4) bzw. 24 (siehe Fig. 6) umgewandelt wird. Die richtige Wahl der Porosität der porösen Siliciumbereiche 15 führt zu einem verdichteten Isolationsbereich 22 bzw. 24 dessen Oberfläche im wesentlichen mit der Oberfläche des Halbleiters planar verläuft. Die Ätzrate der verdichteten Bereiche 22 und 24 ist jetzt mit derjenigen des thermisch gewachsenen Siliciumdioxid vergleichbar, und daher ist die dielektrische Charakteristik dieser resultierenden Bereiche derjenigen der thermisch gewachsenen äquvivalent.
Der Verdichtungsschritt kann in Stickstoff oder in einer anderen geeigneten Inertgasatmosphäre durchgeführt werden. Die Verdichtung kann auch in einer oxydierenden Umgebung wie z.B. in Dampf vorgenommen werden, dabei wird jedoch auch auf allen nicht maskierten \ Siliciumbereichen und in gewissem Ausmaß auch unter den Silicium- : dioxidmaskenschichten thermisches Oxid wachsen. Bei hoher Porosität ist jedoch Dampf ein wirksames Verdichtungsmittel. Die resultierende Charakteristik des verdichteten Siliciumoxids hängt ab von der Erwärmungstemperatur der Zeit und der Porosität des Siliciumbereichs 15, von dem ausgegangen wird.
Die Verdichtung nimmt in Abhängigkeit von der Zeit und der Tempe- | ratur zu. Bei 1150 0C sind zum Verdichten des porösen Silicium- ; oxids zwei Stunden erforderlich. Bei 1200 0C reichen 15 Minuten ι und bei 1100 0C braucht man 3 bis 4 Stunden für die Verdichtung« ' Bei 1000 0C ist eine Verdichtung praktisch unmöglich. Ein poröseres
pi 975 024 709841/0547
Silicium, z.B. 65 %iges, braucht eine längere Verdichtungszeit als weniger poröses Silicium, wie z.B. 56 %iges. Für 56 %iges poröses Silicium reicht eine Verdichtungszeit zwischen 1 und 15 Minuten bei 1200 0C aus. Bei 65 %igem porösem Silicium braucht man bei 1200 0C über eine Stunde zur Verdichtung. Bei 1200 0C erfolgt eine Verdichtung mittels Dampf innerhalb von 1 bis 5 Minuten, Bei 1150 0C sind jedoch wenigstens 1 bis 2 Stunden erforderlich.
Das poröse Silicium enthält Poren, welche senkrecht zur Oberfläche verlaufen, und vier Seiten haben, von denen jede etwa 100 A* lang ist. Der Abstand im Silicium zwischen den Poren (intrapore silicon spacing) beträgt auch etwa 100 S. Die Größe, und Anzahl dieser Poren und der Abstand zwischen den Poren im Silicium hängt von den Eloxierbedingungen bei der Bildung der Poren und von der Porosität der Schichten ab.
Im oxydierten Zustand bildet die Siliciumsiebstruktur im wesentlichen eine Struktur vom selben Typ, wobei allerdings die Poren eine geringere Größe haben. Die Dicke der porösen Siliciumschicht nimmt während der Oxydation zu, weil das Silicium sich nicht vollständig in das Porenvolumen hinein ausdehnt. Dies wird bei porösen Schichten vom ρ -Typ und in einem geringeren Ausmaß bei diffundierten Bereichen vom ρ -Typ gefunden. Der gefundene Unterschied beruht wahrscheinlich auf der Anzahl, und Größe der Poren und auf dem Abstand im Silicium zwischen den Poren.
Die poröse Siebstruktur aus Siliciumoxid hat eine höhere Ätzrate als die üblichen thermisch gewachsenen Siliciumoxide. Die hohe Ätzrate des oberen Teils des bei 970 0C erhaltenen Oxids könnte auf die Tatsache zurückzuführen sein, daß die Schicht im oberen Teil poröser ist als im unteren Teil. Das ist auf den Konzentrationsigradlenten der Verunreinigung in ρ -diffundierten Schichten zurückzuführen. Größere Poren an der Oberfläche erhält man für sehr hoch konzentrierte Bordotierungen in diffundierten Schichten. Es kann auch sein, daß am Boden eines Bereichs während der Oxydation ein teilweises Zusammensinken eintritt,
FI975024 709841/0547
Oxydationen mittels Dampf bei höheren Temperaturen, wie z.B. bei 1200 0C, von weniger porösen Schichten sind unvollständig. Es zeigt sich daß das Zusammensinken oben in der Struktur relativ schnell erfolgt und daß das oxydierende Agenz nicht die Möglichkeit hat, vollständig zu den unteren porösen Schichten hindurch zu diffundieren. Es ist auch wegen der Siebstruktur des porösen Siliciums möglich, daß bei der hohen Temperatur der untere Teil des porösen Siliciums bis zu einem gewissen Grad zusammensinkt.
Die bei hohen Temperaturen auftretende Verdichtung läßt sich erklären, wenn man die sehr feine Textur des Oxids und seine mögliche Deformation betrachtet. In dem Bereich zwischen dem Anlaßpunkt eines Glases, d.h. derjenigen Temperatur, bei der im wesentlichen die Spannungen verschwinden, und den Erweichungspunkt des Glases, d.h. der Temperatur bei der sich das Glas schnell verformt und an anderen Körpern haftet, tritt eine Verzerrung (distortion) auf. Bei Hartfeuerporzellan (fused silica) liegen diese Temperaturen bei 1100 0C bzw. 1500 0C. Bei einer porösen Textur könnte eine Ver-t formung bei 1200 0C eintreten. Das poröse Oxid wird die Tendenz ha-< ben, leichter und auch bei einer niedrigeren Temperatur als eine dicke Glasschicht zu fließen. Diese Fließtendenz hängt ab von der Temperatur und von der Zeit. Außerdem hängt sie von der ursprüngli-* chen Porosität, der Größe und der Anzahl der Poren ab. Eine porösere Oxidtextur mit größeren Poren wird für die vollständige Verdichtung längere Zeiten und höhere Temperaturen benötigen.
In den Fign, 7 bis 10 sind andere bevorzugte Ausführungsbeispiele des erfindungsgemäßen Verfahrens gezeigt. Wie in der Fig. 7 gezeigt ist, wird das Siliciumsubstrat 30 mit einer Schicht 32 maskiert. Dann werden mittels einer Diffusion Bereiche 34 hoher Leitfähigkeit vom η-Typ erzeugt. Die Maskenschicht 32 wird entfernt und anschließend wird die epitaxiale Siliciumschicht 36 auf der Oberfläche des Substrats 30 zur Bildung der in der Fig. 8 gezeigten Struktur niedergeschlagen. Es sei darauf hingewiesen, daß die Bereiche 34 vom n+-Typ in die Epitaxieschicht unter Bildung der Subkollektorbereiche 37 ausdiffundieren.
Fi 975 024 709841/0547
Wie die Fig, 9A zeigt wird auf der Oberfläche der Epitaxieschicht 36 eine Maskierschicht 38 aufgebracht und in diese mit konventionellen Photolithographie- und Ätzverfahren ein Muster geätzt, um zur Herstellung der eingelegten (recessed) Oxidbereiche ein Gitter von Öffnungen zu erzeugen. Eine konventionelle Diffusion oder Ionenimplantation führt zu einem Gitter aus (nicht gezeigten) Bereichen mit hoher p-Leitfähigkeit, welche monokristalline Bereiche der Epitaxieschicht 36 umgeben. Im gezeigten Ausführungsbeispiel ist der n-leitende, monokristalline Siliciumbereich 42 vom p-leitenden Bereich 40 umgeben und durch einen mittleren p-Bereich 44 in zwei Teile unterteilt. Der Bereich 44 erstreckt sich bis hinunter zum Bereich 37 mit hoher Leitfähigkeit. Die Bereiche 40 erstrecken sich bis zum Übergang zwischen der Epitaxieschicht 36 und dem Substrat 30 d.h. bis zu dem sich waagrecht erstreckenden p/n-übergang. Wenn es erwünscht ist, können die Bereiche 40 sich auch soweit in die Struktur hineinerstrecken, daß sie den p/n-übergang, welcher den Bereich 37 umgibt, kontaktieren. Das resultierende Substrat wird dann einem Eloxierschritt ausgesetzt, wie er weiter oben im Zusammenhang mit der Fig. 2 besprochen wurde, wobei das Silicium der Bereiche 40 und 44 in poröses Silicium umgewandelt wird, welches bevorzugt eine Porosität von weniger als etwa 60 % hat. Das Ergebnis zeigt die in der Fig. 9A gezeigte Struktur. Die porösen Siliciumbereiche 40 umgeben die monokristallinen Bereiche der Epitaxieschicht über dem Bereich 37 vom η-Typ mit hoher Leitfähigkeit, während der Zwischenbereich 44 aus porösem Silicium den umgebenen Bereich in zwei Unterbereiche aufteilt. Das poröse Silicium in den Bereichen 40 und 44 wird dann zur Bildung entsprechender Oxidbereiche 50 und 52 oxydiert. Die resultierende Struktur ist in der Fig. 9D gezeigt. Die Oxydation erfolgt ähnlich, wie es im Zusammenhang mit der Fig. 3 beschrieben wurde. Anschließend erfolgt die Verdichtung ebenso wie sie im Zusammenhang mit den Fign. 4 und 6 beschrieben wurde. Die Fig. 9C zeigt die resultierende Struktur, in der die Bereiche 51 und 53 aus dem verdichteten Siliciumdioxid bestehen. Verschiedene Arten von Halbleiteranordnungen können in den isolierten Bereichen der einkristallinen Epitaxieschicht 36 gebildet werden. Wie in der Fig. 9D gezeigt ist,
PI 975024 709841/0547
- Yi-
können Transistoren hergestellt werden, mit einem Kollektorkontakt 54 in einem der Bereiche. Der Emitter- und der Basisbereich 56 bzw. 58 werden durch Diffusion oder Ionenimplantation hergestellt. Der Transistor kann auf herkömmliche Weise passiviert werden und metallische Leitungen zur Verbindung der Transistoren und anderer Anordnungen zu Schaltungen können gebildet werden.
Anhand der Fign. 10A bis 10D wird ein anderes bevorzugtes Ausführungsbeispiel des erfindungsgemäßen Verfahrens dargestellt, wobei von der in der Fig. 8 dargestellten Struktur ausgegangen wird. Wie die Fig. 1OA zeigt, ist eine Maskierungsschicht 60 auf der Oberfläche der Epitaxieschicht 36 niedergeschlagen, in welche ein Muster geätzt ist, wobei konventionelle Photolithographie- und Ätzverfahren angewandt worden sind, um ein Gitter von öffnungen zu j definieren, das über den schließlich angestrebten eingelegten Oxidbereichen liegt. Durch einen konventionellen Diffusions- oder Ionenimplantationsschritt entsteht ein Gitter von (nicht gezeigten) Bereichen vom p-Typ hoher Leitfähigkeit, welche monokristalline : Bereiche der Epitaxieschicht 36 umgeben. Die p-leitenden Bereiche reichen nach unten bis zum Übergang zwischen der Epitaxieschicht 36j und dem Substrat 30 oder bis zu einem im allgemeinen lateral sich i erstreckenden p/n-übergang. Das resultierende Substrat wird dann, wie anhand der Fig. 2 beschrieben wurde, eloxiert, wobei der p-lei-; tende Siliciumbereich in poröses Silicium umgewandelt wird. Die | poröse Siliciumbereiche 62 umgeben die monokristallinen Bereiche ' der Epitaxieschicht oberhalb des stark η-leitenden Bereichs 37. : Das poröse Silicium im Bereich 62 wird dann zur Bildung des Oxidbe-j reichs 64 oxydiert. Die resultierende Struktur, in der das Siliciumdioxid über die Oberfläche hinausragt zeigt die Fig. 1OB, Das Zusammensinken und das Verdichten folgen im nächsten Schritt, wobei die in der Fig. 1OB gezeigte Struktur in der der verdichtete Bereiph mit der Nummer 66 bezeichnet ist, resultiert. Transistoren wurden in den durch die Bereiche 66 getrennten Bereichen gebildet, wobei ein Kollektorkontakt 74 in einem der Bereiche gebildet wurde. Die Emitter- und Basisbereiche 76 bzw. 78 werden mittels Diffusion oder Ionenimplantation gebildet. Der Transistor kann dann passi-
PI975024 709841/0B47
- Vf-
viert und die metallischen Verbindungen, welche zur Verbindung der Transistoren und anderer Anordnungen zu funktionsfähigen Schaltungen dienen, aufgebracht werden.
Die folgenden Beispiele dienen lediglich dem besseren Verständnis der Erfindung. Die Anwendung der Erfindung ist aber nicht auf die in den Beispielen beschriebenen Fälle beschränkt.
Beispiele 1 bis 4
Poröses Silicium wurde in einem ρ -leitenden Siliciumplättchen mit einem spezifischen Widerstand von 0,01 Sl · cm in einer elektrochemischen Zelle gebildet, wobei das Siliciumplättchen als Anode und ein Platinstreifen als Kathode dienten. Die Bedingungen wurden entsprechend der Tabelle I gewählt.
Dicke Index TABELLE I Lösung Stromdichte Zeit
Beispiel in μπι Porosität 2
in mA/cm		 in Sek.
1,728 1,471 in % HF 10 % 60 60
1 2,070 2,147 84,7 HF 16 % 60 45
2 1,867 2,240 62,7 HF 20 % 60 35
3 1,929 2,673 59,7 HF 25 % 60 30
4 45,6
In den Tabellen ist der bei einer Wellenlänge von 5461 A gemessene Brechungsindex und die Porosität in Prozent von Löchern in den [porösen Siliciumschichten auf p+-leitenden Plättchen für verschiedene Bedingungen angegeben. Diese beiden Parameter und die Dicke wurden mit dem sogenannten VAMFO-Meßgerät, welches im IBM Journal, Band 8, Seite 43, (1964) beschrieben ist, unter Verwendung der Beziehung: Porosität = 100 (1-DF) gemessen. DF ist gleich (n -1)/n -1>, wobei η der Brechungsindex des porösen Siliciumfilms und η der Brechungsindex von Silicium ist. Die angewandte
!Methode wurde von W. A. Pliskin und J. A. Aboaf beschrieben, (s. dazu Journal of the Electrochemical Society Band 122, Seite 182C, (1975), Kurzfassung 442 RNP).
FI 975 O24 709841/0547
Die Plättchen wurden in vier Viertel geschnitten.
Das erste Viertel des Plättchens wurde dann in einem Ofen bei 970 0C in Dampf 10 Minuten lang oxydiert, um eine Struktur mil den in der Tabelle II angegebenen Parametern zu produzieren.
TABELLE II Index Porosität
Beispiel Dicke %
lim 1,222 51,7
1 1,719 1,350 24,0
2 2,600 1,385 16,3
3 2,287 1,439 4,5
4 2,676
Das zweite Viertel des Plättchens wurde zunächst bei 970 0C in Dampf 10 Minuten lang oxydiert und dann bei 1200 C in Dampf Minuten lang verdichtet, um die Strukturen mit den in der Tabelle III aufgeführten Parametern zu erzeugen.
TABELLE III Index Porosität
Beispiel Dicke %
lim 1,381 17,1
1 1,446 1,462 0
2 2,158 1,463 0
3 1,944 1,458 0,6
4 2.574
Im allgemeinen wurden die porösen Siliciumschichten vollständig oxydiert. Mit Ausnahme einiger Fälle liegt der Brechungsindex unter 1,461, dem Brechungsindex dicken thermischen Oxids. Die Oxydation von Schichten mit verschiedenen Porositäten in Dampf von 970 0C führt zu einer großen Volumenzunahme für die weniger porösen Proben, nämlich 39 bzw. 22 % bei anfänglichen Silicium-
Fi 975 024 709841 /0547
Porositäten von 46 und 60 %. Die Oxydation des porösen Siliciums bei 970 0C ergibt für alle untersuchten Siliciumporositäten ein poröses Oxid. Das poröse Silicium dehnt sich bei der Oxydation bei 970 0C in z-Richtung aus.
In 970 C heißem Dampf oxydierte Proben, die anschließend mit 1200 0C heißem Dampf behandelt wurden, ergaben eine vollständige Verdichtung bei allen Proben mit Ausnahme der poröseren Probe. Die weniger poröse Probe, welche während der bei 1200 0C stattfindenden Oxydation im Dampf nicht vollständig oxydiert wurde (siehe weiter unten), ist jetzt vollständig oxydiert und hat einen Brechungsindex von 1,458.
Das dritte Viertel des Plättchens wurde in einem Ofen bei 1200 0C in Dampf 15 Minuten lang oxydiert, ohne daß eine Oxydation bei 970 0C voranging. Die resultierend«
Tabelle IV aufgeführten Parameter.
970 0C voranging. Die resultierenden Strukturen hatten die in der
TABELLE IV Index Porosität
Beispiel Dicke %
pm 1,419 9,0
1 1,310 1,461 0
2 2,066 1,455 1,0
3 1,966 1,479 nicht vollständig
oxydiert
4 2,449
Abgesehen von der poröseren Probe ist die Ätzrate für diese Proben dieselbe wie bei thermischem Oxid. Diese Oxydation in einem Schritt läßt jedoch eine sehr dicke Schicht auf dem nicht-porösen Silicium wachsen, die bei der Herstellung von Halbleiteranordnungen im allgemeinen nicht erwünscht ist.
Die Oxydation von porösem Silicium in Dampf bei 1200 0C ergab für poröseres Silicium, d.h. solches mit einer Porosität von 84,7 % ein poröses Oxid, für poröses Silicium mit einer Porosität von 59,7 bzw. 62,7 % ein dichtes Oxid, wobei der Brechungsindex gleich
pi 975 024 7098A 1 /0547
- VeT-
dem von thermischem Oxid war, und für weniger poröses Silicium, welches eine Porosität von 45,6 % hatte, ein nicht vollständig oxydiertes Silicium.
Beispiele 5 und 6
Ein p-leitendes Siliciumplättchen mit einer 2 ym dicken Epitaxieschicht vom η-Typ wurde thermisch in Dampf bei einer Temperatur von 970 0C zur Bildung einer Maskenschicht aus Siliciumdioxid oxydiert. Darauf wurde eine Photolackschicht aufgebracht, welche durch eine Maske belichtet und dann entwickelt wurde. Dann wurde das Siliciumdioxid in den Bereichen, in denen die ρ -Diffusion erfolgen sollte, weggeätzt. Der diffundierte Bereich bedeckte etwa 30 % der Gesamtoberfläche des Plättchens. Bor wurde mittels einer Kapseldiffusion zur Erzeugung einer ρ -Oberflächenkonzentration
20 3
von 10 Atomen/cm eindiffundiert. Die Diffusion wurde bei
1100 0C durchgeführt, dauerte 50 Minuten und der C -Wert lag bei
20 3
3,6 · 10 Atomen/cm .
Poröses Silicium wurde dann in den diffundierten Bereichen des Plättchens mittels einer elektrochemischen Zelle hergestellt, wobei das Siliciumplättchen als Anode und ein Platinstreifen als Kathode diente. Die angewandten Bedingungen und das Ergebnis ergeben sich aus der folgenden Tabelle V.
TABELLE V
Beispiel Lösung Stromdichte Dicke Porosität I
2
in mA/cm		 in μπι % I
5 HF 50 % 5 1,75 56
6 HF 25 % 5 2,1 65
Die Plättchen wurden dann in einem Ofen bei 970 0C in Dampf 10 ! Minuten lang oxydiert, um dadurch poröses Siliciumdioxid zu erzeugen. Die ρ -diffundierten porösen Bereiche dehnen sich bei der
FI 975 O24 709841/0547
Oxydation in z-Richtung aus. Als Stzgeschwindigkeiten wurden die in der Tabelle VI angegebenen Werte ermittelt.
TABELLE VI Ätzrate
Beispiel Ausdehnung 2 μ/min
3 μ/min
5
6		 3400 8
1300 8
Die Proben wurden in Dampf bei 970 0C oxydiert und anschließend bei 1200 0C mit Dampf 10 Minuten lang in einer Stickstoffatmosphäre behandelt, wodurch sich die Struktur mit der in der Tabelle VII angegebenen Charakteristik ergab.
TABELLE VII Ätzrate
Beispiel Ausdehnung 250 S/min
2 u/min
5
6		 600 8
(-4000 8)
Kontraktion
Die Ätzrate des porösen Siliciums mit einer Porosität von 56 % war nach der Verdichtung dieselbe wie bei thermischem Oxid. (Die verwendete Lösung enthielt 1 Teil Flußsäure auf 10 Teile Wasser).
Proben, welche bei 1200 0C 5 Minuten lang in Dampf oxydiert worden waren, hatten die in der Tabelle VIII angegebene Charakteristik.
TABELLE VIII Beispiel Ausdehnung Ätzrate
5 400 8 250 8/min
6 (-2000 8) O,6 u/min Kontraktion
Fi 975 024 709841/0547
Die Oxydation der porösen Probe mit einer Porosität von 65 % bei 1200 C mit Dampf erfolgte bis zum Boden des porösen Bereichs. Dies war bei der porösen Probe mit einer Porosität von 56 % nicht der Fall. Im Fall der porösen Probe mit 65 % Porosität war die Tiefe des Loches, nachdem das Oxid vollständig herausgelöst worden war, für beide Oxydationstemperaturen dieselbe, während für die poröse Probe mit einer Porosität von 56 % das Loch nach der Oxydation bei 1200 0C nicht so tief war wie nach der Oxydation bei 97O 0C. Die Ätzrate des oxydierten porösen Siliciums mit einer Porosität von 65 % ist ungefähr dreimal so groß wie die des thermischen Oxids. Die Ätzrate für die Probe mit einer Porosität von 56 % ist dieselbe wie die des thermischen Oxids.
Beispiele 7 bis 11
Der im Beispiel 5 beschriebene Prozeß wurde bis zur Oxydation des porösen Siliciums wiederholt. Bei der Herstellung des porösen Siliciums wurde mit 50 %iger Flußsäure bei einer Stromdichte von
2
5mA/cm gearbeitet, um auf diese Weise ein poröses Silicium mit einer Porosität von 55 % herzustellen. Das Beispiel 5 diente als Standard. Die für die Beispiele 7 bis 11 verwendeten Proben wurden in einer Stickstoffatmosphäre unter Anwendung der in der Tabelle XI angegebenen Temperaturen und Zeiten verdichtet. Die Ätzraten des dabei jeweils erhaltenen Siliciumdioxids wurden gemessen und in der Tabelle IX aufgelistet.
Beispiel Temp, in C
5 ——
7 1100
8 1150
9 1150
10 1200
11 1200
FI 975 Ο24
TABELLE IX
Zeit in Min.
Ätzrate % höher als thermisch SiO.
230
60 135
30 75
60 50
5 0-5
15 gleich
709841/0547
Die Ätzrate wurde bestimmt, indem die abgetragene Dicke als Funktion der Zeit bei Verwendung einer aus 1 Teil HF und 9 Teilen Wasser bestehenden Lösung gemessen wurde. Die Ergebnisse der Tabelle 9 zeigen, daß eine Temperatur von 1200 0C erforderlich ist, um poröses Silicium mit einer Porosität von 55 % so zu verdichten, daß es in seinen Eigenschaften nahe an thermisch gewachsenes Siliciumdioxid herankommt.
FI 975024 709841/0547

Claims (1)

  1. PATENTANSPRÜCHE
    Verfahren zum Herstellen von Strukturen, welche Bereiche aus oxydiertem Halbleitermaterial enthalten, in einem Halbleitersubstrat, dadurch gekennzeichnet, daß das Halbleitersubstrat (12, 30) bzw. eine im Halbleitersubstrat (30) enthaltene Halbleiterschicht (36) bis in eine festgelegte Tiefe mindestens bereichsweise in poröses Halbleitermaterial (15, 22, 40, 44, 62) umgewandelt wird, daß zum mindesten das poröse Halbleitermaterial oxydiert wird und schließlich das oxydierte Halbleitermaterial bei einer Temperatur behandelt wird, bei der es sich verdichtet.
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Halbleitersubstrat aus Silicium verwendet wird.
    Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur selektiven Umwandlung in das poröse Halbleitermaterial das Halbleitersubstrat (12) bzw. die Halbleiterschicht (36) mit einer Maskierungsschicht versehen wird, welche die Oberflächengebiete der umzuwandelnden Bereiche freiläßt.
    Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß durch Eloxieren in poröses Halbleitermaterial umgewandelt wird.
    Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß bei Vorliegen eines η-dotierten Halbleiter-Substrats
    (12) bzw. einer η-dotierten Halbleiter-Schicht (36) die in poröses Halbleitermaterial umzuwandelnden Bereiche mittels eines Diffusions- oder Ionenimplantationsschrittes in Bereiche (14
    wandelt werden.
    in Bereiche (14, 40, 44, 62) mit p+-Leitfähigkeit umge-
    024 709841/0547
    6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß in wässriger HF-Lösung eloxiert wird.
    7. Verfahren nach Anspruch 6, dadurch gekennzeichnet,
    daß eine Lösung mit einem HF-Gehalt zwischen etwa 10 und etwa 50 % verwendet wird und bei einer Stromdichte gearbeitet wird, die in Abhängigkeit von der gewünschten Porosität unter Berücksichtigung der HF-Konzentration, der Beleuchtung, der Temperatur der Lösung und der Dotierung der umzuwandelnden Bereiche festgelegt wird.
    8. Verfahren nach Anspruch 7, dadurch gekennzeichnet,
    daß eine Lösung mit einem HF-Gehalt zwischen etwa 12 und etwa 25 % verwendet wird.
    9. Verfahren nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß beim Umwandeln eine Porosität im Bereich zwischen etwa 14 und etwa 80 % erzeugt wird.
    10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß beim Umwandeln eine Porosität im Bereich zwischen etwa 45 und etwa 60 % erzeugt wird.
    11. Verfahren nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß bei Temperaturen von > etwa 970 0C mittels Dampf und/oder Sauerstoff oxydiert wird.
    12. Verfahren nach einem oder mehreren der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß solange oxydiert wird, bis sich am Übergang vom porösen Oxid zum Halbleitermaterial das letztere oberflächlich in eine thermisch gewachsene Oxidschicht (20) umgewandelt hat,
    13. Verfahren nach einem oder mehreren der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß bei Temperaturen £ etwa
    1150 0C verdichtet wird.
    FI 975 O24 709841/0547
    14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß in einer inerten Atmosphäre, bevorzugt unter Zu-
    i mischung von Dampf, verdichtet wird.
    15. Verfahren nach einem oder mehreren der Ansprüche 2 bis 14,
    dadurch gekennzeichnet, daß Silicium in einer etwa 50 %
    HF enthaltenden Lösung und bei einer Stromdichte von ι 2
    ; etwa 5 mA/cm bis zu einer Tiefe von etwa 1,75 pm eloxiert l wird, daß dann bei etwa 970 0C in Dampf etwa 10 Minuten j lang oxydiert und schließlich bei etwa 12OO 0C etwa 10 j Minuten lang unter Dampfzusatz verdichtet wird.
    Ί6. Verfahren nach einem oder mehreren der Ansprüche 2 bis 14, dadurch gekennzeichnet, daß Silicium in einer Lösung mit einem HF-Gehalt zwischen etwa 16 und etwa 20 % und bei
    2 einer Stromdichte von etwa 60 mA/cm zwischen etwa
    j 45 und etwa 35 Sekunden lang eloxiert wird, daß dann bei
    ; etwa 970 0C in Dampf etwa 10 Minuten lang oxydiert und
    ' schließlich bei etwa 1200 0C etwa 15 Minuten lang unter
    , Dampfzusatz verdichtet wird.
    17. Verfahren nach einem oder mehreren der Ansprüche 1 bla 16, , dadurch gekennzeichnet, daß die Bereiche (40, 62) aus dem I porösen Halbleiter-Material so eingebracht werden, daß 1 die Front des sich umwandelnden Material* mindestens einen I in Halbleiter vorhandenen p/n-übergang überschreitet,
    975 024 709841 /0B47
DE2652294A 1975-11-28 1976-11-17 Verfahren zum Herstellen eingelegter Oxidbereiche in Halbleitersubstraten Expired DE2652294C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/636,243 US4016017A (en) 1975-11-28 1975-11-28 Integrated circuit isolation structure and method for producing the isolation structure

Publications (2)

Publication Number Publication Date
DE2652294A1 true DE2652294A1 (de) 1977-10-13
DE2652294C2 DE2652294C2 (de) 1983-08-18

Family

ID=24551058

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2652294A Expired DE2652294C2 (de) 1975-11-28 1976-11-17 Verfahren zum Herstellen eingelegter Oxidbereiche in Halbleitersubstraten

Country Status (15)

Country Link
US (1) US4016017A (de)
JP (1) JPS5267582A (de)
AU (1) AU498236B2 (de)
BE (1) BE847183A (de)
BR (1) BR7607985A (de)
CA (1) CA1066815A (de)
CH (1) CH597691A5 (de)
DE (1) DE2652294C2 (de)
ES (1) ES453591A1 (de)
FR (1) FR2333349A1 (de)
GB (1) GB1497499A (de)
IT (1) IT1072608B (de)
NL (1) NL7611938A (de)
SE (1) SE407719B (de)
ZA (1) ZA766145B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2943435A1 (de) * 1978-10-27 1980-04-30 Nippon Telegraph & Telephone Halbleiterelement und verfahren zu dessen herstellung

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2472268A1 (fr) * 1979-12-21 1981-06-26 Thomson Csf Procede de formation de caisson dans des circuits integres
EP0055521B1 (de) * 1980-11-29 1985-05-22 Kabushiki Kaisha Toshiba Verfahren zum Füllen einer Rille in einem Halbleitersubstrat
US4532700A (en) * 1984-04-27 1985-08-06 International Business Machines Corporation Method of manufacturing semiconductor structures having an oxidized porous silicon isolation layer
US4628591A (en) * 1984-10-31 1986-12-16 Texas Instruments Incorporated Method for obtaining full oxide isolation of epitaxial islands in silicon utilizing selective oxidation of porous silicon
US4627883A (en) * 1985-04-01 1986-12-09 Gte Laboratories Incorporated Method of forming an isolated semiconductor structure
US4665010A (en) * 1985-04-29 1987-05-12 International Business Machines Corporation Method of fabricating photopolymer isolation trenches in the surface of a semiconductor wafer
GB2210728B (en) * 1987-10-07 1991-11-13 Stc Plc Isolation trenches for semiconductors
US4910165A (en) * 1988-11-04 1990-03-20 Ncr Corporation Method for forming epitaxial silicon on insulator structures using oxidized porous silicon
US5023200A (en) * 1988-11-22 1991-06-11 The United States Of America As Represented By The United States Department Of Energy Formation of multiple levels of porous silicon for buried insulators and conductors in silicon device technologies
US5110755A (en) * 1990-01-04 1992-05-05 Westinghouse Electric Corp. Process for forming a component insulator on a silicon substrate
JPH04120732A (ja) * 1990-09-12 1992-04-21 Hitachi Ltd 固体素子及びその製造方法
US5217920A (en) * 1992-06-18 1993-06-08 Motorola, Inc. Method of forming substrate contact trenches and isolation trenches using anodization for isolation
JP2945221B2 (ja) * 1992-11-19 1999-09-06 ワイケイケイ株式会社 高靭性アルミナ系複合焼結体の製造方法
US5421958A (en) * 1993-06-07 1995-06-06 The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration Selective formation of porous silicon
US5707888A (en) * 1995-05-04 1998-01-13 Lsi Logic Corporation Oxide formed in semiconductor substrate by implantation of substrate with a noble gas prior to oxidation
SG60012A1 (en) * 1995-08-02 1999-02-22 Canon Kk Semiconductor substrate and fabrication method for the same
US5863826A (en) * 1996-08-02 1999-01-26 Micron Technology, Inc. CMOS isolation utilizing enhanced oxidation of recessed porous silicon formed by light ion implantation
US5877069A (en) * 1996-09-16 1999-03-02 Micron Technology, Inc. Method for electrochemical local oxidation of silicon
FR2766012B1 (fr) * 1997-07-08 2001-01-19 France Telecom Procede de minimisation de l'effet de coin par densification de la couche isolante
DE19810825A1 (de) * 1998-03-12 1999-09-16 Siemens Ag Integrierte elektronische Schaltungsanordnung und Verfahren zu ihrer Herstellung
US6710538B1 (en) * 1998-08-26 2004-03-23 Micron Technology, Inc. Field emission display having reduced power requirements and method
US6387777B1 (en) 1998-09-02 2002-05-14 Kelly T. Hurley Variable temperature LOCOS process
US5950094A (en) * 1999-02-18 1999-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating fully dielectric isolated silicon (FDIS)
US6277662B1 (en) * 1999-06-03 2001-08-21 Seiichi Nagata Silicon substrate and forming method thereof
US6312581B1 (en) * 1999-11-30 2001-11-06 Agere Systems Optoelectronics Guardian Corp. Process for fabricating an optical device
US6348706B1 (en) * 2000-03-20 2002-02-19 Micron Technology, Inc. Method to form etch and/or CMP stop layers
DE10065026A1 (de) * 2000-12-23 2002-07-04 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
TW556311B (en) * 2001-07-31 2003-10-01 Infineon Technologies Ag Method for filling trenches in integrated semiconductor circuits
US7465642B2 (en) * 2005-10-28 2008-12-16 International Business Machines Corporation Methods for forming semiconductor structures with buried isolation collars
FR3011124A1 (fr) * 2013-09-26 2015-03-27 St Microelectronics Tours Sas Composant scr a caracteristiques stables en temperature

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3640806A (en) * 1970-01-05 1972-02-08 Nippon Telegraph & Telephone Semiconductor device and method of producing the same
DE2003952B2 (de) * 1969-01-29 1974-08-01 Nippon Telegraph And Telephone Public Corp., Tokio Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einem unter Anwendung eines anodischen Prozesses erzeugten isolierenden Bereich
US3919060A (en) * 1974-06-14 1975-11-11 Ibm Method of fabricating semiconductor device embodying dielectric isolation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2003952B2 (de) * 1969-01-29 1974-08-01 Nippon Telegraph And Telephone Public Corp., Tokio Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einem unter Anwendung eines anodischen Prozesses erzeugten isolierenden Bereich
US3640806A (en) * 1970-01-05 1972-02-08 Nippon Telegraph & Telephone Semiconductor device and method of producing the same
US3919060A (en) * 1974-06-14 1975-11-11 Ibm Method of fabricating semiconductor device embodying dielectric isolation
DE2521568A1 (de) * 1974-06-14 1976-01-02 Ibm Verfahren zum herstellen von integrierten halbleiterbauelementen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2943435A1 (de) * 1978-10-27 1980-04-30 Nippon Telegraph & Telephone Halbleiterelement und verfahren zu dessen herstellung

Also Published As

Publication number Publication date
IT1072608B (it) 1985-04-10
JPS5267582A (en) 1977-06-04
BE847183A (fr) 1977-01-31
DE2652294C2 (de) 1983-08-18
NL7611938A (nl) 1977-06-01
SE7613281L (sv) 1977-05-29
FR2333349A1 (fr) 1977-06-24
JPS5751939B2 (de) 1982-11-05
ES453591A1 (es) 1977-12-01
AU2029176A (en) 1978-06-15
CH597691A5 (de) 1978-04-14
GB1497499A (en) 1978-01-12
FR2333349B1 (de) 1980-04-30
SE407719B (sv) 1979-04-09
AU498236B2 (en) 1979-02-22
CA1066815A (en) 1979-11-20
BR7607985A (pt) 1977-11-08
US4016017A (en) 1977-04-05
ZA766145B (en) 1978-05-30

Similar Documents

Publication Publication Date Title
DE2652294C2 (de) Verfahren zum Herstellen eingelegter Oxidbereiche in Halbleitersubstraten
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2818090C2 (de)
DE2521568A1 (de) Verfahren zum herstellen von integrierten halbleiterbauelementen
DE3037316C2 (de) Verfahren zur Herstellung von Leistungsthyristoren
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2615754C2 (de)
EP0010596A1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2546564A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE3129558C2 (de)
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE4014216C2 (de) Verfahren zum Herstellen eines Hetero-Bipolar-Transistors
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE3301479A1 (de) Verfahren zum herstellen eines halbleiterelementes
DE2540901C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements hoher Leistung
DE2658304A1 (de) Halbleitervorrichtung
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung

Legal Events

Date Code Title Description
8181 Inventor (new situation)

Free format text: ABOAF, JOSEPH ADAM, PEEKSKILL, N.Y., US BROADIE, ROBERT WALLACE, HOPEWELL JUNCTION, N.Y., US PLISKIN, WILLIAM AARON, POUGHKEEPSIE, N.Y., US

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee