JPS61283132A - 半導体集積回路基板の製造方法 - Google Patents
半導体集積回路基板の製造方法Info
- Publication number
- JPS61283132A JPS61283132A JP12438085A JP12438085A JPS61283132A JP S61283132 A JPS61283132 A JP S61283132A JP 12438085 A JP12438085 A JP 12438085A JP 12438085 A JP12438085 A JP 12438085A JP S61283132 A JPS61283132 A JP S61283132A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- porous
- temperature
- substrate
- water
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路の素子領域となる単結晶半導体領域
が多孔質Ｓｉ酸化物によって絶縁分離された構造を有す
る半導体集積回路基板の製造方法に関するものである。
が多孔質Ｓｉ酸化物によって絶縁分離された構造を有す
る半導体集積回路基板の製造方法に関するものである。
多孔質Ｓｉ酸化物を利用したこの種の半導体集積回路基
板の製造方法について説明する。
板の製造方法について説明する。
まず、第１図（ａ）に示すようなｐ型Ｓｉ半導体基板１
０１表面に選択的に埋め込まれた単結晶ｎ型Ｓｉ領域１
０４と該ｎ型Ｓｉ領域１０４上に耐酸化性膜１０３例え
ば窒化膜が形成された構造を公知のりソグラフィ技術と
エツチング技術と拡散技術またはイオン注入技術を用い
て形成する。
０１表面に選択的に埋め込まれた単結晶ｎ型Ｓｉ領域１
０４と該ｎ型Ｓｉ領域１０４上に耐酸化性膜１０３例え
ば窒化膜が形成された構造を公知のりソグラフィ技術と
エツチング技術と拡散技術またはイオン注入技術を用い
て形成する。
次に、該半導体基板１０１を弗酸中に入れて陽極とし、
該半導体基板１０１と対向させた白金電極を陰極として
電圧を印加し、該半導体基板１０１に電流を流すと電流
経路に沿って半導体基板１０１表面から半導体基板内部
へ向かって多孔質Ｓｉ層１０６が形成され、第１図（ｂ
）に示すような構造となる。
該半導体基板１０１と対向させた白金電極を陰極として
電圧を印加し、該半導体基板１０１に電流を流すと電流
経路に沿って半導体基板１０１表面から半導体基板内部
へ向かって多孔質Ｓｉ層１０６が形成され、第１図（ｂ
）に示すような構造となる。
所定の膜厚の多孔質Ｓｉ層１０６を形成した後、弗酸を
洗い流すため半導体基板１０１および多孔質Ｓ１層１０
６は水洗される。
洗い流すため半導体基板１０１および多孔質Ｓ１層１０
６は水洗される。
次に、第１図（ｃ）に示すように、酸素雰囲気中で多孔
質Ｓｉ層１０６を酸化し、多孔質Ｓｉ酸化層１０７へと
変える。この時、窒化膜１０３の表面層の一部は酸化膜
１０８に変わる。
質Ｓｉ層１０６を酸化し、多孔質Ｓｉ酸化層１０７へと
変える。この時、窒化膜１０３の表面層の一部は酸化膜
１０８に変わる。
次に、第１図（ｄ）に示すように、窒化膜１０３上の酸
化膜１０ｇをエツチングして窒化膜表面を露出させる。
化膜１０ｇをエツチングして窒化膜表面を露出させる。
次に、第１図（ｅ）に示すように、温めた燐酸等で窒化
膜１０３を除去する。その後、露出した単結晶Ｓｉ層１
０４上に素子を作製する。
膜１０３を除去する。その後、露出した単結晶Ｓｉ層１
０４上に素子を作製する。
しかし、従来技術においては、陽極化成処理後の水洗に
よって窒化膜１０３上の一部にＳｉあるいはＳｉ水酸化
物が析出するという問題がある。さらに、多孔質Ｓｉ層
のウェット酸化処理工程においてＳｉ水酸化物がさらに
増加する問題がある。これら析出物の厚さは約１１００
ｎと厚くその後の酸化処理でＳｉ酸化物となり厚さは約
２倍に膨張する。
よって窒化膜１０３上の一部にＳｉあるいはＳｉ水酸化
物が析出するという問題がある。さらに、多孔質Ｓｉ層
のウェット酸化処理工程においてＳｉ水酸化物がさらに
増加する問題がある。これら析出物の厚さは約１１００
ｎと厚くその後の酸化処理でＳｉ酸化物となり厚さは約
２倍に膨張する。
第１図（ｃ）における酸化処理によって窒化膜表面が酸
化膜へと変わるとき形成される酸化膜厚は３０ｎｍ以下
であるため、第１図（ｄ）で行う窒化膜１０３上の酸化
膜１０８のエツチング時間では析出酸化物は除去できな
い。その結果、第１図（ｅ）において析出酸化物がマス
クとなって窒化膜１０３のエツチングを妨げその後素子
を形成できないという問題があった。また、第１図（ｄ
）において析出酸化物を窒化膜１０３上から完全に除去
するため従来よりエツチングを長くすると周りの多孔質
Ｓｉ酸化物１０７も従来より多くエツチングされ多孔質
Ｓｉ酸化物１０７と単結晶Ｓｉ層１０４の間の段差が大
きくなるという問題があった。この問題は多孔質Ｓ・１
層で完全に分離された構造を形成する場合、多孔質Ｓｉ
層の体積が多いので顕著であるが多孔質Ｓｉ酸化膜を通
常の素子分離構造に適用した場合も同様な問題があった
。
化膜へと変わるとき形成される酸化膜厚は３０ｎｍ以下
であるため、第１図（ｄ）で行う窒化膜１０３上の酸化
膜１０８のエツチング時間では析出酸化物は除去できな
い。その結果、第１図（ｅ）において析出酸化物がマス
クとなって窒化膜１０３のエツチングを妨げその後素子
を形成できないという問題があった。また、第１図（ｄ
）において析出酸化物を窒化膜１０３上から完全に除去
するため従来よりエツチングを長くすると周りの多孔質
Ｓｉ酸化物１０７も従来より多くエツチングされ多孔質
Ｓｉ酸化物１０７と単結晶Ｓｉ層１０４の間の段差が大
きくなるという問題があった。この問題は多孔質Ｓ・１
層で完全に分離された構造を形成する場合、多孔質Ｓｉ
層の体積が多いので顕著であるが多孔質Ｓｉ酸化膜を通
常の素子分離構造に適用した場合も同様な問題があった
。
本発明はこのような従来の問題点を解決するもので、陽
極化成処理後の水洗中あるいはウェット酸化初期に発生
するＳｉおよびＳｉ水酸化物の析出を抑え、かつ段差の
少ない集積回路基板を提供するものである。
極化成処理後の水洗中あるいはウェット酸化初期に発生
するＳｉおよびＳｉ水酸化物の析出を抑え、かつ段差の
少ない集積回路基板を提供するものである。
上記の問題点を解決するために、本発明は、半導体基板
上に島状の単結晶半導体領域および陽極化成反応により
多孔質Ｓｉ層を形成し、水洗処理を行った後、該多孔質
Ｓｉ層を酸化することにより多孔質Ｓｉ酸化層を形成し
て該多孔質Ｓｉ酸化層により上記単結晶半導体領域を分
離する工程を含む半導体集積回路基板の製造方法におい
て、上記陽極化成反応を低温弗酸液中で行うか、もしく
は上記陽極化成反応後、低温弗酸液に浸すかし、その後
上記水洗処理を低温で行うことにより上記陽極化成反応
で生じたＳｉ弗化物と水との反応を防止することを特徴
とする。
上に島状の単結晶半導体領域および陽極化成反応により
多孔質Ｓｉ層を形成し、水洗処理を行った後、該多孔質
Ｓｉ層を酸化することにより多孔質Ｓｉ酸化層を形成し
て該多孔質Ｓｉ酸化層により上記単結晶半導体領域を分
離する工程を含む半導体集積回路基板の製造方法におい
て、上記陽極化成反応を低温弗酸液中で行うか、もしく
は上記陽極化成反応後、低温弗酸液に浸すかし、その後
上記水洗処理を低温で行うことにより上記陽極化成反応
で生じたＳｉ弗化物と水との反応を防止することを特徴
とする。
本発明は、上記の構成により、陽極化成反応時に発生す
るＳｉ弗化物とその後の水洗あるいは酸化処理における
水とが反応して生じるＳｉおよびＳｉ水酸化物の試料表
面上への析出を抑えることができ、上記の問題点を解決
することができる。
るＳｉ弗化物とその後の水洗あるいは酸化処理における
水とが反応して生じるＳｉおよびＳｉ水酸化物の試料表
面上への析出を抑えることができ、上記の問題点を解決
することができる。
以下詳しく説明する。
Ｓｉ系析出物は陽極化成処理直後では現われず・水洗中
に反応が起き、窒化膜上に堆積する。反応は次の反応が
考えられる。
に反応が起き、窒化膜上に堆積する。反応は次の反応が
考えられる。
まず、電気化学反応である陽極化成処理反応は次式であ
られされる。
られされる。
Ｓｌ＋ ２ ＨＦ ＋ ２−（ｆ） →ＳＩ Ｆｚ ＋
２ Ｈ”＋ （２−１） Ｑ （１）ここで■と
ｅはそれぞれ正と負の電荷を意味している。λは反応に
必要な電荷数である。
２ Ｈ”＋ （２−１） Ｑ （１）ここで■と
ｅはそれぞれ正と負の電荷を意味している。λは反応に
必要な電荷数である。
ＳｉＦ２は不安定な物質であるため次の反応によって安
定なＳｉＦ４へと変わる。
定なＳｉＦ４へと変わる。
２ＳｉＦ、→Ｓｉ＋ＳｉＦ４（ｇ）↑
（２）ＳｉＦ２＋２ＨＦ→Ｓ ｉ Ｆ４ （ｇ）↑＋
Ｈ２↑ （３）（１）式は陽極化成電流を止
めると同時に反応は停止するが、（２）、（３）式の反
応は陽極化成電流停止後の水洗中でも進行する。（２）
式によって活性なＳｉとＳｉＦ４が生成される。Ｓｉは
このまま窒化膜または多孔質Ｓｉ上へ析出する。（２）
式と（３）式で生成されたＳｉＦ４はガスなので泡とな
って多孔質Ｓｉ表面および窒化膜表面に付着する。する
と（４）式に示す反応により、ＳｉＦ４はＨ，Ｏト反応
してＳｉ水酸化物（Ｓ Ｌ（ＯＨ）４） 層形成する。
（２）ＳｉＦ２＋２ＨＦ→Ｓ ｉ Ｆ４ （ｇ）↑＋
Ｈ２↑ （３）（１）式は陽極化成電流を止
めると同時に反応は停止するが、（２）、（３）式の反
応は陽極化成電流停止後の水洗中でも進行する。（２）
式によって活性なＳｉとＳｉＦ４が生成される。Ｓｉは
このまま窒化膜または多孔質Ｓｉ上へ析出する。（２）
式と（３）式で生成されたＳｉＦ４はガスなので泡とな
って多孔質Ｓｉ表面および窒化膜表面に付着する。する
と（４）式に示す反応により、ＳｉＦ４はＨ，Ｏト反応
してＳｉ水酸化物（Ｓ Ｌ（ＯＨ）４） 層形成する。
ＳｉＦ４＋４Ｈ，Ｏ→Ｓｉ（○Ｈ）４＋４ＨＦ
（４）Ｓｉ水酸化物はゲル状なので多孔質Ｓｉ層
および窒化膜表面に付着すると水洗や乾燥処理ではとれ
ない。ＳｉおよびＳｉ水酸化物の析出を抑えるため、上
で説明した（２）、（３）、（４）式の反応を抑える方
法を実施した。以下に実施例で詳細に説明する。
（４）Ｓｉ水酸化物はゲル状なので多孔質Ｓｉ層
および窒化膜表面に付着すると水洗や乾燥処理ではとれ
ない。ＳｉおよびＳｉ水酸化物の析出を抑えるため、上
で説明した（２）、（３）、（４）式の反応を抑える方
法を実施した。以下に実施例で詳細に説明する。
実施例１
実施例１は陽極化成を低温弗酸液中で行うかもしくは陽
極化成後、低温弗酸液に浸した後、低温水洗処理を行い
、ＳｉおよびＳｉ水酸化物の析出を抑えるものである。
極化成後、低温弗酸液に浸した後、低温水洗処理を行い
、ＳｉおよびＳｉ水酸化物の析出を抑えるものである。
第１図（、）に示すような構造を形成する。用いるＳｉ
基板はｃｚ−ｐ型、比抵抗３〜５Ω・Ｃｍである。耐酸
化性膜１０３には窒化膜を用いた。そして、第１図（ｂ
）に示すように、例えば弗酸濃度４０％１ｔ０％、化成
電流密度３０ｍＡ／ａ＃の条件で陽極化成を行って多孔
質Ｓｉ層１０６を形成し、該多孔質Ｓｉ層１０６によっ
てＳｉ島１０４とＳｉ基板１０１とを分離する。ここで
陽極化成時の弗酸の温度は５℃とする。
基板はｃｚ−ｐ型、比抵抗３〜５Ω・Ｃｍである。耐酸
化性膜１０３には窒化膜を用いた。そして、第１図（ｂ
）に示すように、例えば弗酸濃度４０％１ｔ０％、化成
電流密度３０ｍＡ／ａ＃の条件で陽極化成を行って多孔
質Ｓｉ層１０６を形成し、該多孔質Ｓｉ層１０６によっ
てＳｉ島１０４とＳｉ基板１０１とを分離する。ここで
陽極化成時の弗酸の温度は５℃とする。
次に、陽極化成処理を終ったＳｉ基板１０１および多孔
質Ｓｉ層１０６から弗酸を除去するため水洗を行う。
質Ｓｉ層１０６から弗酸を除去するため水洗を行う。
このときの水温もやはり５℃で行う。陽極化成および水
洗を５℃という低温で行うことにより（２）、（３）、
（４）式の反応が抑えられる。このとき、陽極化成が室
温であったりするとＳｉ基板の熱容量により、室温に近
い温度の多孔質Ｓｉ層が水に触れることになり（２）、
（３）、（４）式の反応を抑えることができず効果がな
くなる。
洗を５℃という低温で行うことにより（２）、（３）、
（４）式の反応が抑えられる。このとき、陽極化成が室
温であったりするとＳｉ基板の熱容量により、室温に近
い温度の多孔質Ｓｉ層が水に触れることになり（２）、
（３）、（４）式の反応を抑えることができず効果がな
くなる。
第２図に、液温（陽極化成反応時の弗酸および水洗処理
時の水の温度）と水洗後に窒化膜上に析出したＳｉ系析
出物数との関係を示す０図から明らかなように、液温が
低くなるにつれて数量が減少していく、また、析出物の
厚さも液温が低くなるにつれて薄くなっており、除去も
容易になる。
時の水の温度）と水洗後に窒化膜上に析出したＳｉ系析
出物数との関係を示す０図から明らかなように、液温が
低くなるにつれて数量が減少していく、また、析出物の
厚さも液温が低くなるにつれて薄くなっており、除去も
容易になる。
Ｓｉ系の析出物数を減少せしめる本発明の基本は化成後
の８１基板が低温でかつ水洗処理中の温度が低温である
ことにある。従って、本発明の効果は室温で化成処理を
行い、低温弗酸液にＳｉ基板を浸し、Ｓｉ基板温度を下
げて低温水洗処理を行えば本発明と同様な効果が得られ
ることは言うまでもない、この結果から明らかなように
従来の技術に比べて陽極化成処理および水洗を低温で行
うことによりＳｉ系の析出物の減少に改善があった。
の８１基板が低温でかつ水洗処理中の温度が低温である
ことにある。従って、本発明の効果は室温で化成処理を
行い、低温弗酸液にＳｉ基板を浸し、Ｓｉ基板温度を下
げて低温水洗処理を行えば本発明と同様な効果が得られ
ることは言うまでもない、この結果から明らかなように
従来の技術に比べて陽極化成処理および水洗を低温で行
うことによりＳｉ系の析出物の減少に改善があった。
実施例２
実施例２は水洗処理後、乾燥雰囲気中で加熱した後、ウ
ェット酸素雰囲気中で多孔質Ｓｉ層を熱酸化し、該工程
において、８１弗化物と水とを反応させないことにより
、ＳｉおよびＳｉ水酸化物の析出を抑えるものである。
ェット酸素雰囲気中で多孔質Ｓｉ層を熱酸化し、該工程
において、８１弗化物と水とを反応させないことにより
、ＳｉおよびＳｉ水酸化物の析出を抑えるものである。
多孔質Ｓｉ層形成後、ウェット酸素雰囲気中で熱酸化し
、多孔質Ｓｉ酸化膜を形成している。これまで説明して
きたＳｉ系析出物はウェット酸素雰囲気中の熱酸化炉に
導入する際にも生じる。例えばウェット酸素雰囲気中に
室温の多孔質Ｓｉを導入するとＳｉ基板の熱容量により
Ｓｉ基板の温度が炉温度まで上がるのに時間がかかる。
、多孔質Ｓｉ酸化膜を形成している。これまで説明して
きたＳｉ系析出物はウェット酸素雰囲気中の熱酸化炉に
導入する際にも生じる。例えばウェット酸素雰囲気中に
室温の多孔質Ｓｉを導入するとＳｉ基板の熱容量により
Ｓｉ基板の温度が炉温度まで上がるのに時間がかかる。
導入の初期では多孔質Ｓｉ層表面に水蒸気が冷えて結露
し。
し。
水が付着する。Ｓｉ基板の温度がさらに上昇すると水は
再び水蒸気となり多孔質Ｓｉ層表面から蒸発する。多孔
質Ｓｉ層表面に水が付着したとき。
再び水蒸気となり多孔質Ｓｉ層表面から蒸発する。多孔
質Ｓｉ層表面に水が付着したとき。
化成後の水洗処理と同様な反応が生じるためＳｉ系析出
物が生じる。Ｓｉ基板が置かれる位置の温度が水が完全
に蒸発しない温度ならば反応は顕著となる。このため、
酸化炉に８１基板を導入する際のＳｉ系析出物の減少法
は水が容易に水蒸気となりうる温度のウェット酸素雰囲
気中で水蒸気が冷えて結露し、水とならないような温度
に加熱されたＳｉ基板を導入することが好ましい。その
ためには酸化炉への導入時、Ｓｉ基板温度が１００℃程
度あるいはそれ以上になるまでの間ドライ酸素もしくは
窒素等の水が形成されない雰囲気で導入し、その後ウェ
ット酸素雰囲気に切り替えることにより解決できる。あ
るいは前もって熱処理によってＳｉ弗化物を気化させて
からウェット酸化を行えば（４）式に示す反応は起こら
ずＳｉ系析出物の問題は解決できることは明らかである
。
物が生じる。Ｓｉ基板が置かれる位置の温度が水が完全
に蒸発しない温度ならば反応は顕著となる。このため、
酸化炉に８１基板を導入する際のＳｉ系析出物の減少法
は水が容易に水蒸気となりうる温度のウェット酸素雰囲
気中で水蒸気が冷えて結露し、水とならないような温度
に加熱されたＳｉ基板を導入することが好ましい。その
ためには酸化炉への導入時、Ｓｉ基板温度が１００℃程
度あるいはそれ以上になるまでの間ドライ酸素もしくは
窒素等の水が形成されない雰囲気で導入し、その後ウェ
ット酸素雰囲気に切り替えることにより解決できる。あ
るいは前もって熱処理によってＳｉ弗化物を気化させて
からウェット酸化を行えば（４）式に示す反応は起こら
ずＳｉ系析出物の問題は解決できることは明らかである
。
なお、上記実施例では、多孔質Ｓｉ層の酸化はウェット
酸化により行ったが、ドライ酸化により行ってもよい。
酸化により行ったが、ドライ酸化により行ってもよい。
以上説明したように、本発明は、従来室温付近で行って
いた陽極化成処理ならびに水洗処理の温度を下げること
によりＳｉＦ４の発生とＳｉＦ４と水との反応速度を小
さくし、また、多孔質Ｓｉのウェット酸化時にＳｉ弗化
物と水と反応が生じないような雰囲気と温度を設定する
ことにより窒化膜上に析出するＳｉ系析出物量を減少さ
せることができる。この結果、多孔質Ｓｉ層の酸化後に
これら析出物の酸化膜の除去のための特別の処理を行う
必要がなく、多孔質Ｓｉ酸化層と素子領域となる島状単
結晶半導体領域との段差も小さくできる効果がある。
いた陽極化成処理ならびに水洗処理の温度を下げること
によりＳｉＦ４の発生とＳｉＦ４と水との反応速度を小
さくし、また、多孔質Ｓｉのウェット酸化時にＳｉ弗化
物と水と反応が生じないような雰囲気と温度を設定する
ことにより窒化膜上に析出するＳｉ系析出物量を減少さ
せることができる。この結果、多孔質Ｓｉ層の酸化後に
これら析出物の酸化膜の除去のための特別の処理を行う
必要がなく、多孔質Ｓｉ酸化層と素子領域となる島状単
結晶半導体領域との段差も小さくできる効果がある。
第１図（ａ）〜（ｅ）は多孔質Ｓｉ酸化物を用いて単結
晶Ｓｉ島がＳｉ基板から絶縁分離された構造を有する本
発明に係る集積回路基板の製造方法の工程を示す図、第
２図は陽極化成および水洗処理の温度とＳｉ系析出物数
の関係を示す図である。
晶Ｓｉ島がＳｉ基板から絶縁分離された構造を有する本
発明に係る集積回路基板の製造方法の工程を示す図、第
２図は陽極化成および水洗処理の温度とＳｉ系析出物数
の関係を示す図である。
Claims (2)
- （１）半導体基板上に島状の単結晶半導体領域および陽
極化成反応により多孔質Ｓｉ層を形成し、水洗処理を行
った後、該多孔質Ｓｉ層を酸化することにより多孔質Ｓ
ｉ酸化層を形成して該多孔質Ｓｉ酸化層により上記単結
晶半導体領域を分離する工程を含む半導体集積回路基板
の製造方法において、上記陽極化成反応を低温弗酸液中
で行うか、もしくは上記陽極化成反応後、低温弗酸液に
浸すかし、その後上記水洗処理を低温で行うことにより
上記陽極化成反応で生じたＳｉ弗化物と水との反応を防
止することを特徴とする半導体集積回路基板の製造方法
。 - （２）上記水洗処理後、乾燥雰囲気中で加熱した後、上
記酸化を行うことを特徴とする特許請求の範囲第１項記
載の半導体集積回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12438085A JPS61283132A (ja) | 1985-06-10 | 1985-06-10 | 半導体集積回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12438085A JPS61283132A (ja) | 1985-06-10 | 1985-06-10 | 半導体集積回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61283132A true JPS61283132A (ja) | 1986-12-13 |
Family
ID=14883971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12438085A Pending JPS61283132A (ja) | 1985-06-10 | 1985-06-10 | 半導体集積回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61283132A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48102986A (ja) * | 1972-04-07 | 1973-12-24 | ||
| JPS511082A (ja) * | 1974-06-14 | 1976-01-07 | Ibm | |
| JPS512391A (ja) * | 1974-06-24 | 1976-01-09 | Nippon Telegraph & Telephone | Takoshitsuzetsuensoojusuru shirikonkitaino seiho |
-
1985
- 1985-06-10 JP JP12438085A patent/JPS61283132A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48102986A (ja) * | 1972-04-07 | 1973-12-24 | ||
| JPS511082A (ja) * | 1974-06-14 | 1976-01-07 | Ibm | |
| JPS512391A (ja) * | 1974-06-24 | 1976-01-09 | Nippon Telegraph & Telephone | Takoshitsuzetsuensoojusuru shirikonkitaino seiho |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5944824A (ja) | 自己整合型コンタクトを形成するリフトオフ方法 | |
| JPH06502280A (ja) | シリコンオンポーラスシリコン；製造方法及び材料 | |
| JPH0473295B2 (ja) | ||
| JPS6213814B2 (ja) | ||
| JPS63107119A (ja) | ステップ絶縁層を有する集積回路の製造方法 | |
| JP4123961B2 (ja) | 半導体装置の製造方法 | |
| JPS63500483A (ja) | 集積回路デバイス内に使用されるトレンチの底への厚い誘電体の形成 | |
| JPH06326077A (ja) | シリコン基板内に孔構造を形成する方法 | |
| JPS61283132A (ja) | 半導体集積回路基板の製造方法 | |
| JP2825878B2 (ja) | トレンチ形成方法 | |
| JP2736276B2 (ja) | 半導体集積回路内の移動性イオン汚染を低減するための方法 | |
| JPS63287024A (ja) | 半導体装置の製造方法 | |
| JPS6178138A (ja) | 半導体装置の製造方法 | |
| JPH0196950A (ja) | 半導体装置の製造方法 | |
| KR950030397A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100189736B1 (ko) | 반도체 소자의 트렌치 격리층형성방법 | |
| KR100226483B1 (ko) | 반도체장치의 소자분리방법 | |
| JPH07202025A (ja) | 半導体装置の製造方法 | |
| JPS61292935A (ja) | 半導体装置の製造方法 | |
| JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPS5968950A (ja) | 半導体装置の製造方法 | |
| JPS63133574A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6117144B2 (ja) |