JPS6213814B2 - - Google Patents

Info

Publication number
JPS6213814B2
JPS6213814B2 JP54042095A JP4209579A JPS6213814B2 JP S6213814 B2 JPS6213814 B2 JP S6213814B2 JP 54042095 A JP54042095 A JP 54042095A JP 4209579 A JP4209579 A JP 4209579A JP S6213814 B2 JPS6213814 B2 JP S6213814B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
layer
psg
phosphosilicate glass
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54042095A
Other languages
English (en)
Other versions
JPS54144185A (en
Inventor
Ruisu Gaabarino Hooru
Reuitsutsu Maatein
Furanshisu Shepaado Josefu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS54144185A publication Critical patent/JPS54144185A/ja
Publication of JPS6213814B2 publication Critical patent/JPS6213814B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/133—Reflow oxides and glasses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明は電荷結合素子及び電界効果トランジス
ターのような電界効果回路素子に関するものであ
る。特に導電線の幾つもの異なるレベルを分離す
るための方法に関するものである。
本発明の目的は多結晶シリコン物質の第１のレ
ベルと続いて形成される導電線との改良された分
離を提供することである。
本発明の他の目的は多結晶シリコン物質の２つ
のレベル間の改良された分離を提供することであ
る。
さらに本発明の他の目的は多結晶シリコン層上
の絶縁層の突出部分を取り除くことである。
また本発明の目的は多結晶シリコン層を覆つて
いる絶縁層中のピンホールをふさぐことである。
最後に本発明の目的は隣接する多結晶シリコン
の領域に対する拡散源として燐珪酸ガラス
（PSG）の絶縁層を用いることである。
導体の幾つものレベルの使用を組み込んだ電荷
結合素子及び電界効果トランジスターのような電
界効果素子を製造することは、先行技術として良
く知られている。導電線として金属の代りに多結
晶シリコンを使うことが望まれるようになつてき
た。電界効果素子の適当な動作のためには、多結
晶シリコンの２つのレベルを互いに絶縁すること
が必要である。特に第１の多結晶シリコン層の側
壁と第２の多結晶シリコン層の間の絶縁体の形成
失敗により問題が起こつていた。失敗の１原因は
絶縁物質中のピンホールにより起こつていた。失
敗の他の原因は、突出した絶縁部分の下にある第
１の多結晶シリコン層の側壁を絶縁することが困
難なことである。絶縁層がマスクとして用いられ
る場合に、このような突出位置は多結晶シリコン
物質の過剰食刻により起きる。突出部分の大きさ
は多結晶シリコンの食刻効率により決まる。しか
し多結晶シリコンがゲート酸化物まで完全に食刻
されることを確かめるために、いつもある程度の
突出部分が存在する。この突出部分は必然的に絶
縁層と続く多結晶シリコンのレベルの輪郭に対し
て困難な形態を生じている。
ピンホールのような絶縁体中の格子欠陥を避け
るために、また絶縁破壊を避けるために、重要な
側壁を含む第１の多結晶シリコン層の部分を覆う
絶縁体の厚さを増すことが知られている。しかし
ながら通常の技術では、これにより大抵ゲート酸
化物であるゲート絶縁体の厚さも増してしまう。
ゲート酸化物は大抵非常に薄くまたこの厚さを増
すことは電界効果素子の性能に重要な悪い影響を
与える。
第１図には先行技術として知られた半導体のチ
ツプあるいはウエハの一部分が示されている。単
結晶シリコン基板１０は全体の構造を支えてい
る。ＮあるいはＰチヤンネルの電界効果素子のど
ちらが作られるかによつて、基板１０はＰあるい
はＮ型のどちらかの不純物でドーブされる。埋め
込みチヤンネルを持つた電荷結合素子や相補型電
界効果素子等の特定の応用のために拡散あるいは
イオン注入のどちらかにより形成される他のドー
プされた領域が基板に形成されていても良い。
基板１０は大抵熱二酸化シリコン層１２で覆わ
れる。層１２はゲート電極とその下の基板内のチ
ヤンネル領域の間の絶縁層として用いられるの
で、大抵はゲート酸化物である。ゲート酸化物１
２はシリコン１０の上表面をシリコン原子が二酸
化シリコンに変わる温度まで高められた蒸気を含
む酸素に晒すことによつて形成される。それから
この薄い熱酸化物は多結晶シリコン１４の全面付
着層により覆われる。次に多結晶シリコン１４は
化学的気相被着（CVD）酸化物１６で覆われそ
れからフオトレジストで覆われる。フオトレジス
トは露光されそしてCVD層１６の選択された部
分は通常の写真平版技術により食刻して取り除か
れる。それで選択的に食刻されたCVD層１６は
多結晶シリコン層１４の選択的な食刻に対するマ
スクになる。多結晶シリコン物質１４がゲート酸
化物１２の所望の部分から完全に取り除かれるこ
とを確かめるために、CVD層１６が突出部分を
持つようになるまで食刻剤は多結晶シリコン１４
の晒された側壁をも食刻するだろう。この突出部
分は多結晶シリコン物質１４の再酸化により熱酸
化絶縁物１７を生じる時に部分的に減る。しかし
ながら大抵いくらか突出部分が残るので、多結晶
シリコン物質が十分付着された層１８は第１図に
示されているような不規則な形態を持つことにな
る。この構造は多結晶シリコン１４と多結晶シリ
コン１８の間の絶縁に問題を生じるばかりでな
く、層１８の不規則な形態は絶縁の目的を達成す
るのを困難にしている。これゆえに層１８の不連
続と不規則により、完成した素子に後で問題が生
じまた続く半導体製造プロセスの段階において困
難を生じる。
第２図には基板１０好ましくは熱二酸化シリコ
ンのゲート酸化物層２０により覆われた単結晶シ
リコンを持つ中間の構造が示されている。ゲート
酸化物２０は多結晶シリコン層３０で覆われ次に
PSG４０の層で覆われる。これは通常層４０とし
てCVDの二酸化シリコンを用いる先行技術に比
べて新規である。層４０は通常の写真平版技術に
より選択的に食刻されそして多結晶シリコン３０
の選択的な食刻に対するマスクになる。多結晶シ
リコン３０はゲート酸化物２０の上表面まで完全
に食刻されなければならない。食刻が進むと多結
晶シリコン３０の側壁の部分も食刻剤により食刻
され第２図に示されているように多結晶シリコン
３０のアンダーカツトとPSG層４０の突出部分を
生じる。
図示された突出部分を十分に減らしまた取り除
くために、第２図の構造は熱サイクルを受ける。
これはPSG物質４０を短縮する。第３図に示され
ているようにこれは突出部分を十分に取り除く。
さらにPSGの流動（reflow）により起こる短縮作
用の利点は十分ピンホールを取り除くことであ
る。また他の利点はPSG中の過剰な燐のキヤリア
が多結晶シリコン３０をＮ型導電にドープするた
めに用いられることである。ほぼ導体として働く
ためには、多結晶シリコン３０は1020原子／cc程
度の不純物濃度まで燐でドープされる。これゆえ
に多結晶シリコン３０が通常の技術により前もつ
てドープされていたとしても、さらにPSGから得
られるＮ型の燐不純物によりさらに電気伝導度特
性が良くなる。多結晶シリコンの台形構造３０に
対する流動したPSG４０′の正確な形は最初の突
出部分の大きさや流動サイクルの持続温度や時間
と同様最初のPSG層４０の厚さにより変わる。し
かしながら第３図は流動する前と同じ体積である
がしかし十分突出部分を取り除いて横の広がりが
狭くなつた模範的な形を示している。
この時点で多結晶シリコン３０の側壁は十分に
付着される導電線との接触に対して絶縁されなけ
ればならない。この模範的なプロセスの一つは
PSGに続いて行なわれる熱酸化段階による多結晶
シリコン３０の側壁の表面安定化である。熱酸化
段階では酸素原子が多結晶シリコン物質３０の部
分を覆つているPSG層に浸透して二酸化シリコン
になる。この結果絶縁複合層が生じる。
通常多結晶シリコン３０の側壁は熱的に酸化さ
れて多結晶シリコン原子を覆い、二酸化シリコン
になつて第４図に示されているように絶縁層５０
を形成する。酸素原子は多結晶シリコン物質３０
を酸化して二酸化シリコン５０を生じるので、側
壁物質の拡大が起こり突出部分が第３図の構造の
ように残つていたとしても取り除くことになる。
この多結晶シリコン３０の側壁の熱酸化の間に、
酸素原子はまたゲート酸化物２０すなわちシリコ
ン基板の酸化部分を通つて浸透し多少厚くなつた
ゲート酸化領域２２になる。
第４図に示されているように、いつたん多結晶
シリコンの側壁が酸化されると、第２の多結晶シ
リコン６０の導電層で全面付着される。多結晶シ
リコン６０は付着の時あるいは後のどちらかで導
電性にするためにドーブされる。通常は多結晶シ
リコン６０を全面付着し、さらに絶縁層７０で覆
い、この絶縁層はフオトレジストで覆われる。絶
縁層７０は大抵CVD酸化物かあるいはCVDによ
り覆われた熱酸化物の薄い層を含んだ複合層のど
ちらかである。絶縁層７０は選択的に通常の写真
平版技術で食刻されそれから次に多結晶シリコン
層６０の不要部分を選択的に取り除くためにマス
クとして用いられる。
本発明の最も良い実施例を述べる。第３図に示
されているように熱処理の間にPSGに起こる短縮
現象は素子の形態を改良するばかりでなくピンホ
ールを取り除き且つ上の絶縁物４０′を厚くす
る。さらにPSG４０′は拡散源として機能し、ま
た多結晶シリコン層３０は拡散源としてPSG４
０′を用いてドープされ、これによつて多結晶シ
リコン３０をドープするために通常用いられる拡
散プロセスを省くことができる。
第２図のPSG層４０の厚さ及びドーピングレベ
ルを前もつて制御するために、PSG層４０は
CVDプロセスにより形成されることが好まし
い。ほぼ450℃で窒素キヤリアガス中ほぼ２％の
O2と300ppmのSiH4と30から60ppmのPH3を含む
雰囲気により所望の厚さのPSG膜を形成する。
0.3μｍの厚さが本発明には適している。
第２図のPSG層４０の付着は第３図の短縮PSG
層４０′を形成するために熱サイクルを伴なう。
第３図の構造を作るための熱サイクルはほぼ１時
間の間約1000℃の窒素雰囲気中で行なわれる。第
３図の層４０′の結果的な厚さは第２図の流動さ
せない層４０により30％厚くなるであろう。これ
によつてPSGの突出部分の横の幅は十分減る。多
結晶シリコン層３０のドーピングがこの熱サイク
ルの間に起こり、燐がPSGから多結晶シリコンに
移動する。流動したPSG層は厚さを増すためばか
りでなく熱サイクルが存在したであろうピンホー
ルをもふさぐので多結晶シリコン層の上表面の改
良された絶縁を提供する。本発明に述べられた
PSGに起こる短縮現象は基板上に自動的に位置合
わせされる絶縁体を要求する他の半導体製造段階
にも応用できることは当業者には理解できる。さ
らに変更することも可能である。例えば第３図の
構造を作るための熱サイクルはアルゴンやヘリウ
ムのような不活性気体あるいは真空中でも行なえ
る。実際多結晶シリコンの酸化を同時に行ないた
いならば酸素雰囲気が用いられる。
【図面の簡単な説明】
第１図は先行技術により製造された半導体の構
造を示す断面概要図である。第２図は半導体製造
プロセスの初期の段階での半導体の構造を示す断
面概要図である。第３図は燐珪酸ガラス（PSG）
の流動の後の半導体の構造を示す断面概要図であ
る。第４図は半導体製造プロセスのさらに後の段
階の半導体の構造を示す断面概要図である。 １０…基板、２０…ゲート酸化物、３０…多結
晶シリコン、４０…珪化燐ガラス、４０′…流動
後の珪化燐ガラス、５０…絶縁層。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体基体上に多結晶シリコン領域を有する
    半導体装置の製造において、上記半導体基体の表
    面に多結晶シリコン層を形成し、上記多結晶シリ
    コン層上に燐珪酸ガラス層を形成し、上記燐珪酸
    ガラス層に所定の開孔パターンを形成し、上記開
    孔パターンを用いて上記多結晶シリコン層を食刻
    し、上記食刻により生じた、上記多結晶シリコン
    層よりも突出した上記燐珪酸ガラス層の部分を実
    質的になくすために、上記燐珪酸ガラス層を流動
    収縮させる熱処理を行なうこと、を含む上記突出
    部分のない燐珪酸ガラス層で覆われた多結晶シリ
    コン領域を形成する方法。
JP4209579A 1978-05-01 1979-04-09 Semiconductor device having fluid phosphorus silicate glass Granted JPS54144185A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/901,901 US4191603A (en) 1978-05-01 1978-05-01 Making semiconductor structure with improved phosphosilicate glass isolation

Publications (2)

Publication Number Publication Date
JPS54144185A JPS54144185A (en) 1979-11-10
JPS6213814B2 true JPS6213814B2 (ja) 1987-03-28

Family

ID=25415023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4209579A Granted JPS54144185A (en) 1978-05-01 1979-04-09 Semiconductor device having fluid phosphorus silicate glass

Country Status (6)

Country Link
US (1) US4191603A (ja)
EP (1) EP0005166B1 (ja)
JP (1) JPS54144185A (ja)
CA (1) CA1115856A (ja)
DE (1) DE2964588D1 (ja)
IT (1) IT1166764B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4261772A (en) * 1979-07-06 1981-04-14 American Microsystems, Inc. Method for forming voltage-invariant capacitors for MOS type integrated circuit device utilizing oxidation and reflow techniques
US4299024A (en) * 1980-02-25 1981-11-10 Harris Corporation Fabrication of complementary bipolar transistors and CMOS devices with poly gates
JPS56146246A (en) * 1980-04-14 1981-11-13 Toshiba Corp Manufacture of semiconductor integrated circuit
US4433008A (en) * 1982-05-11 1984-02-21 Rca Corporation Doped-oxide diffusion of phosphorus using borophosphosilicate glass
US4499653A (en) * 1983-11-03 1985-02-19 Westinghouse Electric Corp. Small dimension field effect transistor using phosphorous doped silicon glass reflow process
US4515668A (en) * 1984-04-25 1985-05-07 Honeywell Inc. Method of forming a dielectric layer comprising a gettering material
US4557950A (en) * 1984-05-18 1985-12-10 Thermco Systems, Inc. Process for deposition of borophosphosilicate glass
US4606936A (en) * 1985-04-12 1986-08-19 Harris Corporation Stress free dielectric isolation technology
US4808555A (en) * 1986-07-10 1989-02-28 Motorola, Inc. Multiple step formation of conductive material layers
US4732658A (en) * 1986-12-03 1988-03-22 Honeywell Inc. Planarization of silicon semiconductor devices
US5084418A (en) * 1988-12-27 1992-01-28 Texas Instruments Incorporated Method of making an array device with buried interconnects
US5304831A (en) * 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
DE4300806C1 (de) * 1993-01-14 1993-12-23 Siemens Ag Verfahren zur Herstellung von vertikalen MOS-Transistoren
US5963840A (en) 1996-11-13 1999-10-05 Applied Materials, Inc. Methods for depositing premetal dielectric layer at sub-atmospheric and high temperature conditions
US7670920B2 (en) * 2007-04-09 2010-03-02 Texas Instruments Incorporated Methods and apparatus for forming a polysilicon capacitor
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2040180B2 (de) * 1970-01-22 1977-08-25 Intel Corp, Mountain View, Calif. (V.St.A.) Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht
US3897282A (en) * 1972-10-17 1975-07-29 Northern Electric Co Method of forming silicon gate device structures with two or more gate levels
US3915767A (en) * 1973-02-05 1975-10-28 Honeywell Inc Rapidly responsive transistor with narrowed base
US4028150A (en) * 1973-05-03 1977-06-07 Ibm Corporation Method for making reliable MOSFET device
GB1503017A (en) * 1974-02-28 1978-03-08 Tokyo Shibaura Electric Co Method of manufacturing semiconductor devices
US4075045A (en) * 1976-02-09 1978-02-21 International Business Machines Corporation Method for fabricating FET one-device memory cells with two layers of polycrystalline silicon and fabrication of integrated circuits containing arrays of the memory cells charge storage capacitors utilizing five basic pattern deliberating steps
DE2705611A1 (de) * 1977-02-10 1978-08-17 Siemens Ag Verfahren zum bedecken einer auf einem substrat befindlichen ersten schicht oder schichtenfolge mit einer weiteren zweiten schicht durch aufsputtern

Also Published As

Publication number Publication date
EP0005166B1 (de) 1983-01-26
US4191603A (en) 1980-03-04
IT7922104A0 (it) 1979-04-24
JPS54144185A (en) 1979-11-10
CA1115856A (en) 1982-01-05
EP0005166A1 (de) 1979-11-14
DE2964588D1 (en) 1983-03-03
IT1166764B (it) 1987-05-06

Similar Documents

Publication Publication Date Title
JPS6213814B2 (ja)
JP4168073B2 (ja) 集積回路においてトレンチアイソレーション構造を形成する方法
JPS6231506B2 (ja)
JPH07273063A (ja) 半導体装置およびその製造方法
JPH05206451A (ja) Ｍｏｓｆｅｔおよびその製造方法
JPH03286536A (ja) 半導体装置およびその製造方法
JP2004006660A (ja) 半導体装置の製造方法
JPS6228591B2 (ja)
JPH05243575A (ja) 薄膜トランジスタおよびその製造方法
JPS5923476B2 (ja) 半導体装置の製造方法
KR950013791B1 (ko) 매립 형태의 콘택 위에 게이트전극 형성방법
JPH05226466A (ja) 半導体装置の製造方法
JPH0230124A (ja) 半導体装置の製造方法
KR20040059753A (ko) 텅스텐막을 포함하는 게이트전극을 구비한 반도체 소자의제조 방법
JPH08236475A (ja) コンタクト窓の形成方法
JPS6120154B2 (ja)
JPH0377376A (ja) 半導体装置の製造方法
JPH06338620A (ja) 半導体不揮発性記憶装置およびその製造方法
JP2000040808A (ja) 半導体不揮発性記憶素子
JPS60113968A (ja) 半導体装置の製造方法
JPH0778893A (ja) 半導体不揮発性記憶装置およびその製造方法
JPH08204186A (ja) 半導体装置の製造方法
JPS5943832B2 (ja) 半導体装置の製造方法
JPH08162634A (ja) 半導体装置の製造方法
JPS60189236A (ja) 半導体装置の製造方法