DE2705611A1 - Verfahren zum bedecken einer auf einem substrat befindlichen ersten schicht oder schichtenfolge mit einer weiteren zweiten schicht durch aufsputtern - Google Patents

Verfahren zum bedecken einer auf einem substrat befindlichen ersten schicht oder schichtenfolge mit einer weiteren zweiten schicht durch aufsputtern

Info

Publication number
DE2705611A1
DE2705611A1 DE19772705611 DE2705611A DE2705611A1 DE 2705611 A1 DE2705611 A1 DE 2705611A1 DE 19772705611 DE19772705611 DE 19772705611 DE 2705611 A DE2705611 A DE 2705611A DE 2705611 A1 DE2705611 A1 DE 2705611A1
Authority
DE
Germany
Prior art keywords
layer
substrate
sputtering
deposited
undercuts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19772705611
Other languages
English (en)
Inventor
Hans-Raimund Dipl Phys D Deppe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19772705611 priority Critical patent/DE2705611A1/de
Priority to US05/872,433 priority patent/US4162210A/en
Priority to GB3122/78A priority patent/GB1546057A/en
Priority to FR7802925A priority patent/FR2380635A1/fr
Priority to IT7819978A priority patent/IT1092393B/it
Priority to JP1336278A priority patent/JPS5399773A/ja
Priority to CA296,570A priority patent/CA1094228A/en
Priority to BE185084A priority patent/BE863867A/xx
Publication of DE2705611A1 publication Critical patent/DE2705611A1/de
Ceased legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

27056V1
SIEMENS AKTIENGESELLSCHAFT Unser Zeichen
Berlin und München ^- VPA 77 ρ 7 O 1 2 BRD
Verfahren zum Bedecken einer auf einem Substrat befindlichen ersten Schicht oder Schichtenfolge mit einer weiteren zv/eiten Schicht durch Aufsputtern.
Die Erfindung betrifft ein Verfahren zum Bedecken einer auf einem Substrat befindlichen ersten Schicht oder Schichtenfolge mit einer weiteren zweiten Schicht durch Aufsputtern, wie es im Oberbegriff des Patentanspruches 1 näher angegeben ist.
In der Halbleitertechnologie werden bei der Herstellung von integrierten Schaltungen in Einfach- oder Mehrfach-Schichton, die sich auf einem Halbleitersubstrat befinden, beispielsweise zum Zwecke der Kontaktierung von Halbleitergebieten, naßch■misch Fenster eingeätzt, und nachfolgend v/erden auf die so mit einer Struktür versehenen Schicht weitere Schichten, beispielsweise Metallschichten, als Leiterbahnen abgeschieden. Solche Verfahren werden beispielsweise beim Si-Si-Gateprozeß angewendet, bei dem sich auf einem Siliziumsubstrat eine Siliziumdioxidschicht, darauf eine polykristalline Siliziumschicht und darauf wiederum eine Siliziumdioxidschicht abgeschieden wird, und im v/eiteren Verfahren durch diese Mehrfach-Schicht hindurch Kontaktfenster zu dem Siliziunsubstrat eingeätzt werden. Aufgrund der unterschiedlichen Ätzrate der einzelnen Schichten entstehen bei der Ätzung solcher Schichtenfolgen Unterätzungsstrukturen, die bei nachfolgenden Be-Schichtungsprozessen, bei denen beispielsweise ein so hergestell-
SIz 1 CKa
Π 809833/0157
tes Kontaktloch mit einer Leiterbahnschicht ausgefüllt und überzogen wird, zu Schwierigkeiten führen, weil an den Unterätzungen die abgeschiedene Leiterbahnschicht abreißen kann. Derartige Unterätzungen können auch dadurch zu weiteren Schwierigkeiten führen, daß sich in ihnen Reste des Ätzmittels und damit Verunreinigungen festsetzen, die aus den sehr kleinen Hohlräumen nicht vollständig entfernt werden können. Derartige Ätzmittelreste können nachfolgend aufgebrachte Schichten angreifen und zu elektrischen Instabilitäten führen z. B. durch Na+-Ionen und damit insbesondere bei integrierten Schaltungen zum Ausfall einzelner Bauelemente fähren. Wünschenswert sind daher geätzte Strukturen ohne solche Unterätzungen mit einem Böschungswinkel von etwa 45 ·
Nach einem bekannten Verfahren können die überhängenden Kanten an solchen Unterätzungen in Kauf genommen werden, wenn durch eine nachfolgende "flow glass'LBeschichtung die Unterätzung abgedeckt werden kann. Bei einer solchen "flow glass"-Beschichtung wird vor dem Einätzen der Strukturen eine Glasschicht, beispielsweise eine Phosphorglas-Schicht, abgeschieden. Die Glasschicht wird beim Ätzen stärker angegriffen als die darunterliegende SiC^-Schicht.
Dies führt zu schrägem Verlauf der SiOp-Strukturen ohne störende Unterätzung. Nach dem Ätzen der Strukturen, beispielsweise der Kontaktlöcher, wird mit Hilfe einer Wärmebehandlung die Phosphorglas-Schicht zum Schmelzen und Fließen gebracht, wodurch die Kanten der Ätzstrukturen verwendet werden. Der Nachteil dieser Technik besteht jedoch darin, daß bei Strukturen mit sehr kleinen Abmessungen, beispielsweise bei der Herstellung von Kontakten und Leiterbahnen mit 2,5/um Breite und einem gegenseitigen Abstand in dieser Größenordnung eine ausreichende Kantenbedeckung nicht mehr gewährleistet ist. Wünschenswert ist ein Verfahren, bei dem gleichzeitig mit dem Aufbringen der weiteren Schicht, beispielsweise der Leiterbahnen bzw. Kontaktmetallschichten, die beim naßchemischen Ätzen unvermeidlichen Unterätzungsstrukturen aufgefüllt werden oder aber die überhängenden Flanken solcher Unterätzungsstrukturen abgetragen werden.
Aufgabe der Erfindung ist es, bei einem Verfahren zum Bedecken
809833/0157
27056V1
'*- 77P70 12BRD
einer auf einem Substrat befindlichen ersten Schicht oder Schichtenfolge mit einer weiteren zweiten Schicht Maßnahmen anzugeben, mit denen ein Auffüllen von Unterätzungen oder ein Abtragen bzw. Abschrägen der überhängenden Flanken solcher Unterätzungen erreicht werden kann.
Diese Aufgabe wird mit einem wie im Oberbegriff des Patentanspruches 1 angegebenen Verfahren gelöst, das erfindungsgemäß nach der im Kennzeichen des Patentanspruches 1 angegebenen Weise ausgestaltet ist.
Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Die Erfindung beruht darauf, daß beim Aufbringen einer Schicht auf ein Substrat mittels einer Hochfrequenz (RF)-Sputterquelle durch Anlegen einer Substratvorspannung an das Substrat eine Reemission der aufgesputterten Teilchen erreicht werden kann.
(IEM J. Res. Develop 1970, 172-175, 176-181). Da diese Reemission in alle Raumrichtungen von der Oberfläche des Substrates hin erfolgt, gelingt es auf diese V/eise, auch unter einer überhängenden Kante einer Unterätzungsstruktur Material abzulagern. Je
Ό größer die Substratvorspannung bei einem solchen RF-Sputtervorgang ist, umso mehr Material wird von der Substratoberfläche zurückgestäubt. Das Anlegen einer Substratvorspannung bewirkt jedoch außer der Reemission des aufgesputterten Materials eine Abtragung und damit eine AbschrMgung der überhängenden Flanken der Unterätzungsstruktur. Untersuchungen, die im Zusammenhang mit der Erfindung vergenommen wurden, haben beispielsweise ergeben, daß bei einer Target-Spannung der Sputterquelle von 1500 Volt und einer Substratvorspannung von 350 Volt eine in einer Polysiliziumschicht befindliche Ätzstruktur mit einem Kantenwinkel von etwa 70 auf einen Kantenwinkel von etwa 20° abgeschrägt wird. Sofern ein solcher Kantenwinkel für die vorgesehene Leiterbahnstruktur zu gering ist, kann gemäß der in dem Unteranspruch 1 angegebenen Weise ein vorgegebener Kantenwinkel dadurch eingestellt werden, daß zunächst mit Sputterbedingungen gearbeitet wird, bei. denen eine hohe Reemission auftritt. Während des Auf-
809833/0157
sputterns wird sodann die Substratvorspannung so geändert, daß die Reemission und damit die Kantenabsehrägung an den geätzten Strukturen geringer ist. Da in diesem Fall aber immer noch eine Reemission auftritt, erhält man eine gute Kantenbedeckung der Ränder der eingeätzten Struktur.
Gemäß einer weiteren Ausgestaltung der Erfindung wird das Aufsputtern nur solange durchgeführt, bis die Unterätzungen der eingeätzten Strukturen ausgefüllt sind. Sodann wird mit einem weiteren Verfahren, beispielsweise mit Hilfe eines CVD-Abscheideverfahrens oder mit SiOp-Sputtern geringerer Substratvorspannung, bei der kein nennenswerter Abtrag der zu besputternden Flanke erfolgt und gleichzeitig gute Kantenbedeckung erzielt wird (z.B. bei 10-12 % der Targetspannung), weiteres Material abgeschieden. Anstelle eines solchen CVD-Abscheideverfahrens kann beispielsweise zur Abscheidung von SiOp auf eine Polysiliziumschicht auch eine thermische Oxidation verwendet werden.
Im folgenden wird die Erfindung anhand von in den Figuren dargestellten Ausführungsbeispielen beschrieben und näher erläutert. Fig. 1 zeigt ein Beispiel einer Ätzstruktur in einer Schichtenfolge aus einer Siliziumdioxidschicht, einer polykristallinen Siliziumschicht und einer weiteren Siliziumdioxidschicht auf einem Siliziumsubstrat, das mit einer naßchemischen Ätzung mit einer Ätzstruktur versehen ist, wobei diese Ätzstruktur Unterätzungen aufweist.
Fig. 2 zeigen schematisch, wie mit Hilfe des erfindungsgemäßen und 3 Verfahrens die Unterätzungen aufgefüllt und die überhängenden Flanken der Unterätzungsstrukturen abgetragen bzw. abgeschrägt werden.
Fig. 4 zeigt schematisch die zur Durchführung des erfindungsgemäßen Verfahrens verwendete Apparatur.
Als Beispiel für das erfindungsgemäße Verfahren wird das Aufbringen einer Siliziumdioxidschicht auf eine mit einer Ätzstruktur versehene Mehrfach-Schicht dargestellt, wobei diese Mehrfach-Schicht aus einer Siliziumdioxidschicht 2, einer Polysiliziumschicht 3 und einer weiteren Siliziumdioxidschicht 4 besteht,
809833/0157
270 5 6 Vl -/- 77P 7 0 1 2 BRD
die sich auf einem Siliziumsubstrat 1 befinden. An das Substrat wird eine Vorspannung angelegt, die beispielsweise 24 % der Target-Spannung der Sputterquelle beträgt. Dabei scheidet sich auf der Substratoberfläche eine SiOp-Schicht 12 ab, die die an der Polysiliziumschicht vorliegende Unterätzung 20 der SiOp-Schicht vollständig ausfüllt. Bei diesem Aufsputtern der SiO2~Schicht 12 wird gleichzeitig die Polysiliziumschicht 3 an ihren Kanten abgeschrägt, so daß sich gegenüber des ursprünglichen, in der Fig. 3 gestrichelt dargestellten Kantenverlaufs 13 ein anderer, neuer Kantenverlauf 130 dieser Polysiliziumschicht ausbildet. Da die Reemission der aufgesputterten SiOp-Teilchen bei einer Substratvorspannung von etwa 24 % relativ groß ist, nimmt die auf der Polysiliziumschicht 3 befindliche SiOp-Schicht 4 in ihrer Dicke kaum zu. Aufgrund der hohen Reemissionsrate wird aber die überhängende Struktur 14 dieser SiOp-Schicht 4 abgetragen. Im weiteren Verfahren wird sodann die Substratvorspannung von 24 % beispielsweise auf die Hälfte, also auf 12 %, abgesenkt. In diesem Fall sinkt die Reemissionsrate für die aufzusputternden SiO2-Teilchen ebenfalls, so daß sich eine Schicht 120 aus SiO2 abscheidet, deren Kantenverlauf durch die Linie 122 angedeutet ist. Diese Schicht 120 weist gegenüber dem früher benutzten Verfahren keine Hohlräume auf, in denen sich Verunreinigungen befinden könnten. Anstelle einer SiOp-Schicht 12 kann natürlich auch eine Leiterbahn oder eine polykristalline Schicht in der beschriebenen
2.5 Weise abgeschieden werden.
Fig. 3 zeigt schematisch, wie auf eine Struktur aus einem Siliziumsubstrat, einer Siliziumdioxidschicht 2, einer polykristallinen Siliziumschicht 3 zunächst eine SiOp-Schicht 120 durch Aufsputtern abgeschieden wird, und sodann auf diese SiOp-Schicht 120 eine weitere polykristalline Siliziumschicht 15 abgeschieden wird. Das Abscheiden der SiOp-Schicht erfolgt zunächst durch Aufsputtern unter gleichzeitigem Anlegen einer Vorspannung an das Substrat. Dabei wird die Unterätzung 20 vollständig ausgefüllt und gleichzeitig die Schicht aus polykristallinem Silizium 3 mit einer flacher verlaufenden Flanke 103 versehen. Nachdem dies ge-
809833/0157
schehen ist, wird das mit der Schichtstruktur versehene Substrat einer Wärmebehandlung in einer Op-Atmosphäre ausgesetzt, so daß sich der Randbereich der polykristallinen Siliziumschicht, der nach dem Aufsputtern des Siliziumdioxids noch nicht mit SiO2 bedeckt worden ist, durch diesen thermischen Prozeß in eine SiO2-Schicht 121 verwandelt. Nachdem dies geschehen ist, wird mit Hilfe eines CVD-Verfahrens polykristallines Silizium als Schicht 15 auf der Siliziumdioxidschicht 120 bzw. 121 abgeschieden. Auch in diesem Falle erhält man eine Struktur, die frei von Hohlräumen im Gebiet der Unterätzungen ist.
Die Figur 4 zeigt schematisch die zur Durchführung des erfindungsgemäßen Verfahrens verwendete Apparatur. Sie besteht aus einem evakuierbaren Gefäß 41, das mit zwei Hochfrequenz-Stromdurchführungen 42 und 43 versehen ist. Im Inneren des evakuierbaren Gefäßes 41 befindet sich ein Substrathalter 44, auf dem sich die Substratscheiben 45 befinden. Über dem Substrathalter ist das Target, beispielsweise ein SiO2~Target 46 angeordnet. Dieses Target ist an einem Targethalter 47 befestigt. Der Substrathalter 44 ist über eine Hochfrequenzleitung 48, die über die Hochfrequenz-Isolierdurchführung 42 ins Innere des Gefäßes 41 geführt ist, an einen Hochfrequenzgenerator 50 angeschlossen. Zwischen dem Ausgang des Hochfrequenzgenerators 50 und dem Substrathalter 44 ist ein Abstimmnetzwerk 49 und ein Koppelkondensator 51 geschaltet. Der Targethalter 47 ist ebenfalls über eine Hochfrequenzleitung, die durch die Isolierdurchführung 43 durch die Wandung des Gefäßes 41 durchgeführt ist, mit dem Hochfrequenzgenerator 50 verbunden. Zwischen dem Targethalter 47 und dem Hochfrequenzgenerator 50 ist ein weiteres Abstimmnetzwerk 52 geschaltet. Die Zuleitungen der Hochfrequenzspannung zu dem Koppelkondensator 51 oder auch zu dem Abstimmnetzwerk 52 erfolgt über ein Koaxialkabel, beispielsweise über ein 5OH Kabel. Die Massenseite des Hochfrequenzgenerators und das Gefäß 41 sind auf die gleiche Erdleitung 60 gelegt. Der Betrieb der Anordnung erfolgt in der Weise, daß über eine Pumpenleitung 54 das Gefäß 41 ausgepumpt wird und daß sodann über einen Glaseinlaß 53 beispielsweise
R09833/0 157
-J- 77 P 7 0 1 2 BRO
Argon mit einem Druck zwischen 3,0 und 3» 5 . 10~" Tcrr eingelassen v/ird. An das Target wird eine HF-^panrung von etwa 1500 V gelegt. Zur Einstellung und Abstimmung der Spannung wird dabei das Abstimmnetzwerk 52 verwendet. Das Abfrtininnetzwerk ^9 v/ird so eingeregelt, daß an dem Substrathalter eine Spannung liegt, die zwischen 10 und 30 % der Targetspannung beträgt. Die Messung der Targetspannung und der Substratspannung erfolgt mit Hilfe von zwei Voltmetern 62 und 63, die jeweils über eine Hcchfrecuenz-Drossel 6A bzw. 65 mit der Substratzuleitur.g ^S bzw. der HF-Zuleitung 59 des Targets verbunden sind. Die ander;- Seite der Voltmeter ist an die Masseleitung 60 angerch! os;/<"n.
809833/0157
L e e rs e it

Claims (4)

  1. Patentansprüche
    Verfahren zum Bedecken einer auf einem Substrat befindlichen ersten Schicht oder Schichtenfolge mit einer weiteren zweiten Schicht durch Aufsputtern von Material aus einer Hochfrequenz-Sputterquelle, wobei die erste Schicht oder Schichtenfolge mit einer Unterätzungen aufweisenden Ätzstruktur versehen ist, dadurch gekennzeichnet , daß zum Auffüllen und/ oder Abschrägen der Unterätzungen während des Aufsputterns an das Substrat 1 eine Vorspannung angelegt wird, die zwischen einem Zehntel und einem Drittel der an die Sputterquelle angelegten Targetspannung beträgt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß an das Substrat zunächst eine Vorspannung gelegt wird, bei der die Reemissionsrate für das aufgesputterte Material relativ groß ist, und daß während des Aufsputterns die Vorspannung so verändert wird, daß die Reemissionsrate für das aufgesputterte Material absinkt.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach dem Aufsputtern eine weitere Schicht 15 mittels eines CVD-Verfahrens abgeschieden wird.
  4. 4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß nach dem Aufsputtern eine weitere Schicht 120 durch thermische Oxidation abgeschieden wird.
    809833/0157
    ORIGINAL INSPECTED
DE19772705611 1977-02-10 1977-02-10 Verfahren zum bedecken einer auf einem substrat befindlichen ersten schicht oder schichtenfolge mit einer weiteren zweiten schicht durch aufsputtern Ceased DE2705611A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19772705611 DE2705611A1 (de) 1977-02-10 1977-02-10 Verfahren zum bedecken einer auf einem substrat befindlichen ersten schicht oder schichtenfolge mit einer weiteren zweiten schicht durch aufsputtern
US05/872,433 US4162210A (en) 1977-02-10 1978-01-26 Method for covering a first layer or layer sequence situated on a substrate with an additional second layer by a sputtering-on process
GB3122/78A GB1546057A (en) 1977-02-10 1978-01-26 Covering a first layer or layer sequence arranged on a substrate with a further layer
FR7802925A FR2380635A1 (fr) 1977-02-10 1978-02-02 Procede pour deposer par pulverisation une couche additionnelle sur une ou plusieurs couches situees a la surface d'un substrat, notamment pour composants a semi-conducteurs
IT7819978A IT1092393B (it) 1977-02-10 1978-02-03 Procedimento per coprire un primo strato o una prima sequenza di strati,che si trova su un substrato,con un secondo strato,mediante polverizzazione elettrodica
JP1336278A JPS5399773A (en) 1977-02-10 1978-02-08 Method of coating first or multiple layer existed on substrate with second layer
CA296,570A CA1094228A (en) 1977-02-10 1978-02-09 Method for covering a first layer or layer sequence situated on a substrate with an additional second layer by a sputtering-on process
BE185084A BE863867A (fr) 1977-02-10 1978-02-10 Procede pour deposer par pulverisation une couche additionnelle sur ou plusieurs couches situees a la surface d'un substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772705611 DE2705611A1 (de) 1977-02-10 1977-02-10 Verfahren zum bedecken einer auf einem substrat befindlichen ersten schicht oder schichtenfolge mit einer weiteren zweiten schicht durch aufsputtern

Publications (1)

Publication Number Publication Date
DE2705611A1 true DE2705611A1 (de) 1978-08-17

Family

ID=6000842

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772705611 Ceased DE2705611A1 (de) 1977-02-10 1977-02-10 Verfahren zum bedecken einer auf einem substrat befindlichen ersten schicht oder schichtenfolge mit einer weiteren zweiten schicht durch aufsputtern

Country Status (8)

Country Link
US (1) US4162210A (de)
JP (1) JPS5399773A (de)
BE (1) BE863867A (de)
CA (1) CA1094228A (de)
DE (1) DE2705611A1 (de)
FR (1) FR2380635A1 (de)
GB (1) GB1546057A (de)
IT (1) IT1092393B (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0005166A1 (de) * 1978-05-01 1979-11-14 International Business Machines Corporation Verfahren zur Herstellung von Halbleiteranordnungen mit isolierten Bereichen aus polykristallinem Silicium und danach hergestellte Halbleiteranordnungen
EP0030634A1 (de) * 1979-12-17 1981-06-24 International Business Machines Corporation Nickel-X/Gold/Nickel-X-Leiter für Festkörpervorrichtungen
DE3903699A1 (de) * 1988-02-08 1989-08-17 Ricoh Kk Bildsensor
DE4004844C1 (de) * 1990-02-16 1991-01-03 Abb Ixys Semiconductor Gmbh Verfahren zur Herstellung einer strukturierten Kupfermetallisierung auf einem Keramiksubstrat
DE4010672A1 (de) * 1990-04-03 1991-10-10 Leybold Ag Verfahren und vorrichtung zur behandlung von werkstuecken durch reaktives ionenaetzen

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4353777A (en) * 1981-04-20 1982-10-12 Lfe Corporation Selective plasma polysilicon etching
JPS5864044A (ja) * 1981-10-14 1983-04-16 Toshiba Corp 半導体装置の製造方法
US4802968A (en) * 1988-01-29 1989-02-07 International Business Machines Corporation RF plasma processing apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3528906A (en) * 1967-06-05 1970-09-15 Texas Instruments Inc Rf sputtering method and system
US3661761A (en) * 1969-06-02 1972-05-09 Ibm Rf sputtering apparatus for promoting resputtering of film during deposition
US3804738A (en) * 1973-06-29 1974-04-16 Ibm Partial planarization of electrically insulative films by resputtering
US4036723A (en) * 1975-08-21 1977-07-19 International Business Machines Corporation RF bias sputtering method for producing insulating films free of surface irregularities

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0005166A1 (de) * 1978-05-01 1979-11-14 International Business Machines Corporation Verfahren zur Herstellung von Halbleiteranordnungen mit isolierten Bereichen aus polykristallinem Silicium und danach hergestellte Halbleiteranordnungen
EP0030634A1 (de) * 1979-12-17 1981-06-24 International Business Machines Corporation Nickel-X/Gold/Nickel-X-Leiter für Festkörpervorrichtungen
DE3903699A1 (de) * 1988-02-08 1989-08-17 Ricoh Kk Bildsensor
DE4004844C1 (de) * 1990-02-16 1991-01-03 Abb Ixys Semiconductor Gmbh Verfahren zur Herstellung einer strukturierten Kupfermetallisierung auf einem Keramiksubstrat
DE4010672A1 (de) * 1990-04-03 1991-10-10 Leybold Ag Verfahren und vorrichtung zur behandlung von werkstuecken durch reaktives ionenaetzen

Also Published As

Publication number Publication date
IT7819978A0 (it) 1978-02-03
JPS5399773A (en) 1978-08-31
GB1546057A (en) 1979-05-16
IT1092393B (it) 1985-07-12
US4162210A (en) 1979-07-24
CA1094228A (en) 1981-01-20
BE863867A (fr) 1978-05-29
FR2380635A1 (fr) 1978-09-08

Similar Documents

Publication Publication Date Title
EP0002185B1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
EP0008359B1 (de) Verfahren zum Herstellen einer Dünnfilmstruktur
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
EP0004900A2 (de) Verfahren zur Herstellung von aus einer Vielzahl von auf einer Glasträgerplatte angeordneten parallel zueinander ausgerichteten elektrisch leitenden Streifen bestehenden Polarisatoren
DE2709986A1 (de) Verfahren zum herstellen von koplanaren schichten aus duennen filmen
DE2746778A1 (de) Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen
DE3140890A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE102006019505A1 (de) Verfahren zur Herstellung einer strukturierten Bodenelektrode in einem piezoelektrischen Bauelement
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE2734982A1 (de) Verfahren zum herstellen von silicium enthaltenden leiterzuegen
DE2705611A1 (de) Verfahren zum bedecken einer auf einem substrat befindlichen ersten schicht oder schichtenfolge mit einer weiteren zweiten schicht durch aufsputtern
DE3032708A1 (de) Verfahren zur herstellung eines duennschicht-magnetfeld-sensors
DE69827801T2 (de) Feldemitterherstellung durch elektrochemischen lift off mit offenem schaltkreis
DE2554638A1 (de) Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante
DE2504500A1 (de) Verfahren zur herstellung eines musters aus einer oder mehreren schichten auf einer unterlage durch oertliche entfernung dieser schicht oder schichten durch sputteraetzen und gegenstaende, insbesondere halbleiteranordnungen, die unter verwendung dieses verfahrens hergestellt sind
DE3034980A1 (de) Verfahren zur herstellung von verbundkoerpern
DE19509231C2 (de) Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem
DE2753489A1 (de) Monolithisch integrierte halbleiterschaltung
DE102013202458A1 (de) Verfahren zum freilegen einer schicht
EP1132973A1 (de) Metall-Isolator-Metall-Kondensator und Verfahren zu seiner Herstellung
EP0103690A1 (de) Verfahren zum Herstellen einer Isolierschicht zwischen Metallisierungsebenen von integrierten Halbleiterschaltungen
EP0789394A2 (de) Verfahren zum Vereinzeln von in einem Körper enthaltenen elektronischen Elementen
DE3219284A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE10296550T5 (de) Verfahren zum Füllen eines Durchgangs oder einer Ausnehmung in einem Halbleitersubstrat
DE4311509C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8110 Request for examination paragraph 44
8131 Rejection