DE102013202458A1 - Verfahren zum freilegen einer schicht - Google Patents

Verfahren zum freilegen einer schicht Download PDF

Info

Publication number
DE102013202458A1
DE102013202458A1 DE201310202458 DE102013202458A DE102013202458A1 DE 102013202458 A1 DE102013202458 A1 DE 102013202458A1 DE 201310202458 DE201310202458 DE 201310202458 DE 102013202458 A DE102013202458 A DE 102013202458A DE 102013202458 A1 DE102013202458 A1 DE 102013202458A1
Authority
DE
Germany
Prior art keywords
oxide
etching
trench
substrate
application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201310202458
Other languages
English (en)
Other versions
DE102013202458B4 (de
Inventor
Erwin Hacker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102013202458.4A priority Critical patent/DE102013202458B4/de
Priority to US14/179,002 priority patent/US9355891B2/en
Publication of DE102013202458A1 publication Critical patent/DE102013202458A1/de
Application granted granted Critical
Publication of DE102013202458B4 publication Critical patent/DE102013202458B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

Ein Verfahren zum Freilegen einer in einem Substrat vergrabenen Schicht über einen Graben mit isolierter Seitenwand und isoliertem Boden umfasst die Schritte des Aufbringens eines Oxids auf das Substrat und des anisotropischen Ätzens. Das Aufbringen des Oxids auf dem Substrat erfolgt zumindest in einem Bereich des Grabens, so dass das Oxid von einer Kante des Grabens in den Graben hineinragt. Das Hineinragen des Oxids schirmt beim anisotropischen Ätzen zumindest des isolierten Bodens des Grabens die isolierte Seitenwand des Grabens.

Description

  • Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf ein Verfahren zum Freilegen einer in einem Substrat vergrabenen Schicht.
  • Hierbei wird beispielsweise eine Schicht, wie z. B. ein vergrabenes metallisches Kontaktpad, in einem Substrat, wie z. B. in einen Wafer, deshalb freigelegt, um einen elektrischen Kontakt von der Rückseite zu der freigelegten Schicht erzeugen zu können.
  • Herkömmlicherweise erfolgt eine derartige Kontaktierung dadurch, dass die Rückseite des Substrats mittels Ätzen geöffnet wird. Hierbei kommt beispielsweise ein nass-chemisches Ätzverfahren z. B. unter Einsatz von TMAH (Tetra-Methyl-Ammonium-Hydroxid) bei Siliziumwafern oder ein Trockenätzverfahren, wie z. B. reaktives Ionenätzen entsprechend dem Bosch-Prozess, zum Einsatz. Das nass-chemische Ätzen ist ebenenselektiv, so dass auch in dem zu ätzenden Graben die Strukturen gut eingestellt werden können. Ferner ist es aufgrund des hohen Flankenwinkels von 40–50° auch möglich, mittels Lithographie die Strukturen innerhalb des Grabens anzupassen. Hintergrund hierzu ist, dass ab einem ausreichend breitere Graben oder ausreichend großem Flankenwinkel das Aufbringen eines Fotoresists, z. B. mittels eines Sprühbelackungsprozess, möglich ist, was die Voraussetzung für die Lithographie darstellt. Der hohe Flankenwinkel ist jedoch auch nachteilig, da je Graben ein hoher Flächenbedarf, abhängig von der Dicke des Substrats, entsteht. Bei den oben genannten Trockenätzprozessen ist zwar ein großes Aspektverhältnis möglich, so dass auch bei geringerem Oberflächenverbrauch tiefe Gräben erzeugbar sind, wobei jedoch die Bearbeitung der Strukturen in den Gräben aufgrund der fehlenden bzw. der schlechten Lithografieeignung nicht oder nur bedingt möglich ist. Deshalb besteht der Bedarf nach einem verbesserten Ansatz.
  • Die Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zu schaffen, das eine verbesserte Bearbeitung von Strukturen in einem Graben ermöglicht.
  • Die Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst.
  • Ausführungsbeispiele der vorliegenden Erfindung schaffen ein Verfahren zur Freilegung einer in einem Substrat vergrabenen Schicht, wie z. B. einer zu kontaktierenden Metallschicht, über einen Graben mit isolierter Seitenwand und isoliertem Boden. Das Verfahren weist die Schritte des Aufbringens eines Oxids auf das Substrat zumindest in einem Bereich des Grabens und des anisotropischen Ätzens zumindest des isolierten Bodens des Grabens auf. Um genauer zu sein, wird das Oxid in dem Graben derart aufgebracht, dass das Oxid von einer Kante des Grabens an der Oberfläche in den Graben bzw. in die Grabenmitte hineinragt. Dieses hineinragende Oxid schirmt beim nachfolgenden anisotropischen Ätzen die isolierte Seitenwand, so dass diese bzw. der Isolator auf der Seitenwand 12s nicht angeätzt wird, sondern nur ein Ätzen des Bodens 12b erfolgt.
  • Bei den Ausführungsbeispielen der Erfindung wird der Effekt ausgenutzt, dass ein Oxid mittels einzelner Fertigungstechnologien (z. B. Plasmaabscheiden von SiO2-Oxid) so auf ein Substrat mit einem Graben aufbringbar ist, dass das Oxid über die Grabenkante zu der Mitte des Grabens hineinragt. Dieser so erzeugte Überhang an der Grabenkante schirmt die Grabenseitenwand gegenüber direkte einfallender Strahlung, z. B. Ionenbeschuss, ab. Also kann durch den Überhang auch verhindert werden, dass bei anisotropischen Ätzen des Grabenbodens ein Anätzen der Seitenwand erfolgt, da sich beispielsweise die beim anisotropischen Ätzen zur Hilfe genommenen Ionen senkrecht durch das Substrat bzw. geradlinig ausbreiten. In der Konsequenz heißt das, dass es möglich ist, selektiv ein Isolationsoxid auf dem Grabenboden zu entfernen, während das gleiche Isolationsoxid an der Grabenseitenwand nicht weggeätzt wird, ohne dass lithografische Schritte eingesetzt werden müssen. Also kann mit diesem Fertigungsverfahren realisiert werden, dass die Struktur trotz des schmalen Grabens bearbeitbar ist.
  • Entsprechend weiteren Ausführungsbeispielen kann auch ein weiterer Effekt der bei der Abscheidung des Oxids auftritt, genutzt werden, nämlich der, dass die Abscheiderate auf der ersten Hauptoberfläche des Substrats (z. B. Waferrückseite) höher ist als die auf dem Grabenboden. Vorteilhafterweise wird folglich auf der ersten Hauptoberfläche eine dickere Oxidschicht abgeschieden als auf dem Grabenboden, so dass bei Durchführen des anisotropischen Ätzens zuerst der Grabenboden geöffnet wird, bevor das Oxid auf der ersten Hauptoberfläche abgetragen ist.
  • Entsprechend weiteren Ausführungsbeispielen kann das Verfahren auch weitere Schritte, die des Aufbringens einer Kontaktschicht in dem Graben bzw. Metallisierens des Grabens oder um genau zu sein, des geöffneten Grabenbodens und der Grabenseitenwände umfassen, um die freigelegte Schicht zu kontaktieren und so einen elektrischen Kontakt in der tief geätzten Struktur, also einen Via oder eine vertikale elektrische Verbindung, zu erzeugen.
  • Entsprechend weiteren Ausführungsbeispielen kann das Verfahren auch die Schritte des Ätzens des Grabens und des Aufbringens des Isolations-Oxids auf den Grabenboden und insbesondere auf die Grabenseitenwände umfassen. Es sei angemerkt, dass das Ätzen bevorzugterweise mittels Tief-Graben-Ätzens (deep trench etching), also beispielsweise mittels reaktiven Ionen-Ätzens (RIE) oder nasschemisch bei geeigneter Kristall-Orientierung durchgeführt wird.
  • Entsprechend weiteren Ausführungsbeispielen ist es auch möglich, dass nach dem Aufbringen der Kontaktierungsschicht diese mittels eines Isolationssubstrats beschichtet wird, so dass eine Weiterverarbeitung beispielsweise mittels lithografischen Verfahrensschritten und Ätzschritten möglich ist.
  • Ausführungsbeispiele der vorliegenden Erfindung werden anhand der beiliegenden Zeichnungen erläutert. Es zeigen:
  • 1 ein schematisches Flussdiagramm des Verfahrens zum Freilegen einer in einem Substrat vergrabenen Schicht gemäß einem Ausführungsbeispiel;
  • 2a–d schematische Zwischenprodukte zu dem in 1 illustrierten Herstellungsverfahren;
  • 3a3g die Verfahrensschritte zum Freilegen einer in einem Substrat vergrabenen Schicht inklusive optionalen Schritten für ein Substrat ohne Stoppschicht; und
  • 4a4g die Verfahrensschritte zum Freilegen einer in einem Substrat vergrabenen Schicht inklusive optionalen Schritten für ein Substrat mit einer Stoppschicht.
  • Bevor nachfolgend die Ausführungsbeispiele anhand der Figuren näher erläutert werden, wird darauf hingewiesen, dass gleiche oder gleichwirkende Elemente, Strukturen oder Verfahrensschritte mit gleichen Bezugszeichen versehen sind, so dass die Beschreibung derer aufeinander anwendbar bzw. austauschbar ist.
  • 1 zeigt ein Flussdiagramm zum Freilegen einer in einem Substrat 10 vergrabenen Schicht 18. Es wird, wie in 2a gezeigt, von einem Substrat, wie z. B. einem Siliziumsubstrat oder Siliziumwafer 10 ausgegangen, der einen Graben 12, z. B. einen Graben mit einem hohen Aspektverhältnis (Grabentiefe zu Grabenbreite) von 10:1 oder 20:1 (bzw. allgemein größer 5:1) aufweist. Ferner ist auf das Substrat 10 eine Isolations-Oxid-Schicht 16, auch SACVD Oxid genannt, in derart aufgebracht, dass diese zumindest an dem Grabenboden 12b und an den Grabenseitenwänden 12s angelagert ist. Die freizulegende Schicht 18 befindet sich im Bereich des Grabenbodens 12b, also unter der Isolationsschicht 16.
  • Ausgehend von diesem Substrat wird nun in einem ersten Schritt 100 ein Oxid 20, z. B. SIO2-Oxid, auf das Substrat 10 bzw. auf das Isolationsoxid 16 aufgetragen, so dass das Oxid 20 von der Kante 12k des Grabens 12 zur Grabenmitte hineinragt und sozusagen einen Überhang bildet (vgl. 2b). Dieser Überhang des Oxids 20 dient dazu, die Seitenwand 12s des Grabens 12 vor Strahlung, z. B. Ionenstrahlung die beim Ionenätzen auftritt, zu schützen bzw. zu schirmen. Insofern übernimmt der Überhang des Oxids 20 die Funktion eines Fotoresists, ohne dass das Oxid 20 auf die zu schützende Seitenwand 12k des Grabens bzw. um genauer zu sein, auf das Isolationsoxid 16 aufgetragen ist. Der Oxid-Abscheide-Vorgang kann beispielsweise mittels eines Plasmaabscheideprozess erfolgen. Es sei angemerkt, dass das Oxid 20 sich auch teilweise auf dem Grabenboden 12b anlagern kann, wobei hier (bei großen Aspektverhältnissen) die Abscheiderate des Oxids 20 typischerweise kleiner ist als die Abscheiderate auf der Hauptoberflächenbereich des Substrats 10. Infolgedessen ist die Schichtdicke des Oxids 20 auf dem Substratboden 12b kleiner als die Schichtdicke des Oxids 20 auf der Hauptoberfläche des Substrats 10.
  • Dieser Grabenboden 12b wird in einem nächsten Schritt 110 des anisotropischen Ätzens geöffnet, welches in 2c dargestellt ist. Hier kommt beispielsweise reaktives Ionenätzen, unter Zuhilfenahme von Fluor, zum Einsatz, bei welchem in einem Gasplasma reaktive Ionen erzeugt werden. Da das Oxid 20 in diesem so erzeugten Ätzambiente nicht spontan lösbar ist, erfolgt ein zusätzlicher Energieeintrag über ein elektrisches Wechselfeld, durch das die reaktiven Ionen beschleunigt werden bzw. die notwendige kinetische Energie erfahren, um das Oxid 20 ab- oder auszulösen. Das Beschleunigen der Ionen führt typischerweise zu einer geradlinigen Bewegung der Ionen in Ätzrichtung, infolgedessen keine Ionen direkt auf die geschirmten Bereiche, also auf die Seitenwände 12s des Grabens 12 treffen. Die direkt auftreffenden Ionen, also die, die auf das Oxid 20 bzw. das Isolationsoxid 16 auf dem Grabenboden 12b treffen, führen zu einer Ablösung des Oxids 20 auf dem Substrat 10. Hierdurch erfolgt das Öffnen des Oxids 20 am Boden 12b bzw. das Freilegen der vergrabenen Schicht 18, die nun kontaktierbar ist, wobei vorteilhafterweise die Seitenwände 12s weiterhin durch das Isolationsoxid 16 bedeckt sind. Es sei an dieser Stelle angemerkt, dass das auf der ersten Hauptoberfläche angeordnete Oxid 20 ebenfalls angeätzt wird, wobei dieses aufgrund von Dickendifferenzen der Oxidschichten (siehe oben) typischerweise nicht vollständig entfernt wird.
  • In einem nächsten, optionalen Schritt 120 kann die Kontaktierung der freigelegten Schicht 18 erfolgen (vgl. hierzu 2d). Hierbei wird die Grabenwand 12 mit dem freigelegten Kontakt 18 mit einem leitfähigen Material 22, wie z. B. einem Metall oder Polysilizium, bedeckt. Als Kontaktierung auf Metallbasis (Metallisierungen) eignen sich insbesondere Wolfram, Kupfer oder Aluminium, die beispielsweise mittels Gasphasenabscheidung bzw. mittels Wolfram-Gasphasenabscheidung (W-CVD) so in den Graben 12 eingebracht werden, dass sich das leitfähige Material 22 an der freigelegten Schicht 18 (vgl. Grabenboden 12b) und den Grabenseitenwänden 12s anlagert. Somit wird über die gesamte Grabentiefe des Grabens 12 eine leitfähige Schicht ausbildet, die gegenüber dem Substrat 10 entlang der Grabenseiten 10s durch das Isolationsoxid 16 isoliert ist. Es sei angemerkt, dass der Graben 12 sich auch über die gesamte Substratdicke, z. B. 725 μm, oder zumindest über 90% der Substratdicke erstrecken kann, sodass es möglich ist, Kontakte oder Vias über die gesamte Substratdicke ohne lithografische Prozessschritte herzustellen, auch wenn der Durchmesser des Grabens 12, in welchem das Via erzeugt werden soll, sehr klein, also beispielsweise kleiner als 300 μm oder sogar kleiner als 200 μm ist. Infolge des reduzierten Flächenbedarfs jedes einzelnen Kontakts kann die Dichte der Kontakte pro Fläche erhöht werden.
  • Nachfolgend wird nun Bezug nehmend auf 3a–g das Verfahren zum Öffnen bzw. Kontaktieren der vergrabenen Schicht im Detail anhand der Zwischenprodukte (jeweils als Schnittdarstellung) zusammen mit den optionalen Schritten beschrieben, während 4a–g eine Variation des Verfahrens, ebenfalls mit optionalen Schritten, zeigt.
  • 3a zeigt ein Substrat 10, z. B. einen Siliziumwafer, bei dem der Graben 12 eingebracht ist, der beispielsweise eine Breite von 200 μm bei einer Tiefe von 500–600 μm aufweisen kann. Die Tiefe kann sich auch über die gesamte Dicke des Substrats 10, z. B. 725 μm (oder allgemein 250–1000 μm) erstrecken. Das Einbringen kann beispielsweise mittels (nasschemischen) Ätzen oder bevorzugt mittels eines Trockenätzprozess entsprechend dem Bosch-Prozess (Weiterentwicklung des reaktiven Ionenätzens) erfolgen. Durch das Trockenätzen entsprechend dem Bosch-Prozess kann ein großes Aspektverhältnis, von z. B. 15:1 oder zumindest von 5:1 erreicht werden. Hierbei sind auch sehr steile Seitenwände 12s herstellbar sind, die sich also parallel oder nahezu parallel (+/–2° oder 5° Abweichung) zu der Ätzrichtung 24 erstrecken. Diese Ätzrichtung 24 liegt wiederum senkrecht zu dem ersten Hauptoberflächenbereich 10o des Substrats 10, so dass sich folglich eine nahezu rechteckige Kante 12k am Grabenrand 12 ausbildet. An dieser Stelle sei angemerkt, dass das Ätzen typischerweise von der Rückseite erfolgt, so dass der erste Hauptoberflächenbereich 10o die Rückseite des Substrats 10 darstellt. Wie der Figur zu entnehmen ist handelt es sich hierbei um ein Ätzen mit einem Stopp in Substrat 10 (bzw. im Silizium), wobei folglich der zu kontaktierende Bereich 18 bzw. die freizulegende Schicht 18 sich in dem Substrat 10 befindet.
  • Nach dem Ätzen kann optional ein Schritt des Reinigens der geätzten Struktur erfolgen bevor in dem nächsten Schritt, der in 3b dargestellt ist, das Isolations-Substrat 16 aufgebracht wird.
  • 3b zeigt das Substrat 10 mit dem Graben 12, bei dem das Isolationsoxid 16 zumindest im Bereich des Grabens aufgebracht ist. Hierbei bedeckt das Isolations-Oxid 16 sowohl den Grabenboden 12b als auch die Seitenwände 12s, wobei in diesen Ausführungsbeispielen die Isolationsschicht 16 derart ausgeführt ist, dass diese auch den Hauptoberflächenbereich 10o des Substrats 10 bedeckt. Die Isolationsschicht 16 umfasst beispielsweise ein Oxid oder Siliziumoxid, das beispielsweise mittels chemischer Gasphasenabscheidung bei Unteratmosphärendruck (SACVD), mittels chemischer Gasphasenabscheidung bei niedrigem Atmosphärendruck (LPCVD) oder allgemein mittels Vakuumgasphasenabscheidung aufgebracht wird. Alternativ wäre auch ein weiteres Beschichtungsverfahren und/oder der Einsatz anderer isolierender Materialien möglich, um das Aufbringen einer Isolationsschicht 16 auf die Seitenwände 12s und den Boden 12b zu realisieren. Nachdem der Graben 12 vollflächig isoliert ist, wird die Isolation 16 partiell, insbesondere am Grabenboden 12b geöffnet, wie in 3c und 3d gezeigt ist.
  • 3c zeigt die Struktur aus 3b, bei der ein weiteres Oxid 20 auf der Hauptoberfläche 10o bzw. um genau zu sein, auf dem durch das Isolations-Oxid 16 bedeckten Hauptoberflächenbereich 10o aufgebracht wird. Wie bereits bei 1 und 2a–d beschrieben, erfolgt das Abscheiden des (SIO2-)Oxids 20 so, dass an den Kanten 12k Überhänge zur Grabenmitte ausgebildet werden bzw. so dass die aus dem Oxid 20 geformten Überhänge den Graben 12 einschnüren. Als Fertigungstechnologie eignet sich hierzu besonders das Plasmaabscheiden des Oxids 20, welches deshalb auch als Plasmaoxid bezeichnet werden kann. Wie oben bereits angedeutet ist, ist es bei diesem Verfahren vorteilhaft, dass die Depositionsrate auf der Waferoberfläche 10o größer ist als in der geätzten Struktur 12, da so (zumindest bei großen Aspektverhältnissen) garantiert werden kann, dass beim nachfolgenden Ätzen der Boden 12b vor dem Hauptoberflächenbereich 10o geöffnet wird. Besonders an den Rändern am Grabenboden 12b, vgl. Schnittstelle 12b12s, ist die Deposition am geringsten, während die Depositionsrate an der oberen Kante 12k am höchsten ist. Dadurch wird eine ungleichmäßige Schichtdicke am Boden der geätzten Struktur 12 erhalten, die insgesamt geringer ist als die auf der Waferoberfläche 10o.
  • Im Anschluss wird das Oxid 20 mit einem geeigneten anisotropischen Prozess zurückgeätzt, wie in 3d dargestellt ist. Wie oben erläutert, ist beispielsweise ein Prozess bei dem die im Plasma generierten, reaktiven Ionen durch ein niederfrequentes Wechselfeld, z. B. 13 MHz (oder allgemein im Bereich von 0,5 MHz bis 100 MHz) auf die Oberfläche 10o beschleunigt werden, besonders geeignet. Hierbei kann entsprechend weiteren Ausführungsbeispielen die Frequenz des Wechselfeldes an die Tiefe des Grabens 12 angepasst sein, so dass beispielsweise die mittlere freie Weglänge eines reaktiven Ions größer ist als Tiefe des Grabens, infolgedessen die reaktiven Ionen mit einer ausreichenden kinetischen Energie auf den Grabenboden 12b auftreffen. Es sei ferner angemerkt, dass auch der Umgebungsdruck einen Einfluss auf die mittlere freie Weglänge haben kann. Mit einer solchen Ätztechnologie kann bei Einhaltung der diskutierten Randbedingungen eine gleichmäßige Ätzrate auf der Waferoberfläche 10o und am Grabenboden 12b erreicht werden. Da die Oxiddicke des Oxids 20 am Grabenboden 12b variiert und insbesondere im Vergleich zu der Oxiddicke auf der Oberfläche 10o geringer ist, wird durch das anisotropische Ätzen das Oxid 20 auf dem Boden 12b zumindest im Randbereich zuerst entfernt, so dass hier die vergrabene Schicht 18, z. B. Kontaktfläche aus Silizium oder Metall, freigelegt wird. Die Seitenwände 12s bleiben von dem Ätzangriff verschont, da diese aufgrund der Abscheidecharakteristik (Überhang) des Plasmaprozesses (vgl. oben) vor dem Ionenbeschuss geschützt sind.
  • Nach einer optionalen Reinigung des Wafers erfolgt nun ein weiterer optionaler Schritt zur Vorbereitung für das Aufbringen der Kontaktierung. Hierbei wird eine Ionenimplantation mit den zugehörigen Ausheizschritten durchgeführt, um den Kontakt zu verbessern. Ferner können noch weitere Vorbereitungsschritte, wie z. B. ein HF-Dip-Prozess (Flusssäure-Reinigung) bei Siliziumkontakten oder ein Rücksputterprozess bei Metallkontakten durchgeführt werden.
  • In einem nächsten Schritt wird dann die Metallisierung 22 bzw. allgemein die Kontaktierungsschicht 22 in den Graben 12 eingebracht, so dass die Kontaktierungsschicht 22 mit der freigelegten Schicht 18 in Berührung steht und sich die Kontaktierungsschicht 22 von der Oberfläche 10o über die Seitenwand 12s bis zu der freigelegten Schicht 18 erstreckt. Dieses Aufbringen kann, wie oben bereits erwähnt, bevorzugterweise mittels Wolfram-Gasphasenabscheidung (W-CVD) erfolgen.
  • In einem nächsten in 3f dargestellten Schritt wird das Substrat 10 nochmals mit einer konform bedeckenden SACVD-Oxidschicht bzw. Isolationsoxidschicht 32 beschichtet, um die abgeschiedene Kontaktierungsschicht 22 zu isolieren und vor den nachfolgenden Fertigungsschritten (z. B. Ätzen) zu schützen. Wie in 3b beschrieben, erfolgt dieses Aufbringen des Isolationsschicht 32 beispielsweise durch Gasphasenabscheidung eines Isolations-Oxids 32 derart, dass sowohl die seitlichen Wände 12s als auch der Grabenboden 12b und die Substratoberfläche 10o bedeckt ist. Das Isolations-Oxids 32 kann hierbei grundsätzlich dem in 3b diskutierten Isolations-Oxid 16 entsprechen. Hierbei kann auch gleichzeitig eine Passivierungsschicht aufgebracht werden.
  • Wie in 3g dargestellt ist, kann im Anschluss eine Strukturierung des Metalls bzw. der elektrisch leitenden Kontaktierungsschicht 22 vorbereitet werden. Hierzu wird beispielsweise mittels eines Sprühbelackungsprozesses Resist 34 (Spraycoating-Prozess oder alternativ Trockenresistprozess) aufgebracht. Es ist im Normalfall ausreichend, dass die Substratoberfläche 10o und der Grabenboden 12b mit dem Fotolack 34 bedeckt ist, da die Seitenwände 12s durch das Oxid 20 ausreichend geschützt sind. Das Ätzen erfolgt beispielsweise wiederum mit einem Plasmaätz- bzw. einem Trockenätzprozess (anisotropisch), der beispielsweise mehr Prozessschritte aufweisen kann. Diese lithografischen Schritte und Ätzschritte können je nach durchzuführendem Strukturierungsprozess wiederholt bzw. variieren.
  • Entsprechen weiteren Ausführungsbeispielen kann nach dem dargestellten Schritt aus 3f des Aufbringens des Isolations-Oxids 32 der Graben 12 auch vollständig verfüllt werden, so dass beispielsweise der Graben mit einer 5 μm starken Schutzschicht im Kontaktbereich 18 versehen ist.
  • Bevor das Verfahren Bezug nehmend auf 4a–g anhand eines weiteren Anwendungsfalls mit bestimmten Variationen erläutert wird, sei darauf hingewiesen, dass all die oben beschriebenen Schritte mit herkömmlichen Anlagen aus der Halbleiterindustrie durchführbar sind, so dass es ohne neue Fertigungsanlagen möglich ist, die tiefgeätzte Struktur 12 (genau: Struktur am Boden 12b des Grabens 12) ohne lithografische Prozessschritte zu bearbeiten.
  • 4a zeigt ein Substrat 10', bei dem auf der ersten Hauptoberfläche 10' eine (Oxid-)Hardmask 36 aufgebracht ist. Des Weiteren ist eine weitere (Oxid-)Hardmask-Schicht 38 am Grabenboden 12k' eingebracht, wobei unterhalb dieser zweiten Hardmask 38 die freizulegende Schicht 18' in Form eines Metallpads angeordnet ist. Es sei an dieser Stelle angemerkt, dass zwischen dem Metallpad 18' und der zweiten Hardmask 38 ein Dielektrikum vorgesehen sein kann. Die zweite Hardmask 38 dient als Ätzstopp beim Ätzen des Grabens 12'.
  • 4b stellt den nächsten Schritt des Aufbringens des Isolations-Oxids 16 auf die Hardmask 36, die Hardmask 38 und die Grabenseitenwände 12s' dar. Das Aufbringen des Isolationsoxids 16 erfolgt entsprechend dem in 3b beschriebenen Verfahren.
  • 4c zeigt den nächsten Schritt des Aufbringens des Oxids 20. Ebenso analog zu dem in 3c erläuterten Verfahrensschritt erfolgt eine Ablagerung des Oxids 20 auf dem Hauptoberflächenbereich 10o', an den Kanten 12k' des Grabens 12' und an dem Grabenboden 12b, wobei die Schichtdicke des an dem Grabenboden 12b abgelagerten Oxids 20 aufgrund des kleinen Aspektverhältnisses mit der Oxidschichtdicke 20 auf der Waferoberfläche 10o vergleichbar ist. Dies wirkt sich auf den nachfolgenden, in 4d beschriebenen Ätzprozess aus.
  • 4d zeigt das Zwischenprodukt nach dem anisotropischen Ätzen, das analog zu dem in 3d beschriebenen durchgeführt wird. Hier wird die Bodenfläche 12k' kreisförmig am Rand geöffnet, wobei in der Strukturmitte aufgrund der höheren Schichtdicke ein Oxidrest 40 stehen bleibt. Bei dem Ätzvorgang wird gleichzeitig auch die Hardmask partiell entfernt, so dass die vergrabene bzw. zu kontaktierende Schicht 18' freiliegt. Die Isolation 16 an der Grabenwand 12s zur Isolation des Substrats 10' gegenüber der im nachfolgenden Schritt aufzubringenden Kontaktschicht 22' bleibt unverändert bestehen.
  • 4e zeigt den nächsten Schritt des Abscheidens der Kontaktschicht 22', das entsprechend dem in 3e beschriebenen entspricht, wobei sich eine kreisförmige Kontaktfläche 42 aufgrund des Oxidrests 40 zu der zu kontaktierenden Schicht 18' ausbildet. Diese kreisförmig geöffnete Fläche 42 ist typischerweise ausreichend groß, um eine gute elektrische Kontaktierung zu ermöglichen.
  • In Summe kann festgestellt werden, dass bei Strukturen 12', bei denen in der Mitte des Grabenbodens 12k' die gleiche Oxiddepositionsrate wie auf der Substratoberfläche 10o' erreicht werden, ausreichend große Kontaktierungsflächen 42 ausgebildet werden, da an der Ätzkante (vgl. 4d, Schnittstelle zwischen 12k' und 12s') die Depositionsrate prozessbedingt immer geringer ist als an dem Hauptoberflächenbereich 10o. Somit ist der Prozess selbstjustierend und dadurch sehr kosteneffizient.
  • Entsprechend weiteren Ausführungsbeispielen kann, um die elektrischen Eigenschaften der Kontaktierungsschicht 22 zu verbessern, diese mittels eines Sputterprozess verstärkt werden. Hierbei wird durch Aufsputtern, beispielsweise von Aluminium oder Wolfram, die Schicht 22 lokal verstärkt. Dieser verstärkte Bereich ist mit dem Bezugszeichen 44 versehen. Durch diese aufgesputterten Bereiche 44 wird lokal der elektrische Widerstand verringert.
  • 4f zeigt das Ergebnis des Aufbringens des zweiten Isolations-Oxids 32' auf die Kontaktierungsschicht 22 und die aufgesputterten Bereiche 44.
  • 4g zeigt das Ergebnis des Aufbringens des Fotoresists 34', das dem Bezug nehmend 3g beschriebenem Vorgang entspricht.
  • Bezug nehmend auf 3e und 4e sei angemerkt, dass abhängig von der vorherigen Prozessierung des Wafers auch ein Abscheiden von dotiertem Poly-Silizium möglich ist. Zum Hintergrund sei angemerkt, dass das oben erwähnte Wolfram-Gasphasenabscheiden oder Kupfer-Gasphasenabscheiden in Temperaturbereichen von 400°C erfolgt, während das Abscheiden von Poly-Silizium bei 700°C erfolgt. Für den Fall, dass der Wafer vorher schon prozessiert ist, können die erzeugten Strukturen bei Temperaturbereichen von 700° beschädigt werden, so dass bei prozessierten Wafern das Wolfram-Gasphasenabscheiden oder das Kupfer-Gasphasenabscheiden zu bevorzugen ist.
  • Ferner wäre es hinsichtlich des Aufbringens der Kontaktierungsschicht 22 bzw. 22' alternativ auch denkbar, dass eine Beschichtung mit einem elektrisch leitenden Material, beispielsweise durch einen Aufdampfprozess oder einen geeigneten Sputterprozess, z. B. kollimiertes Sputtern (collimated sputtering), durchgeführt wird.
  • An dieser Stelle sei ferner angemerkt, dass die zu kontaktierende Schicht 18 bzw. 18' nicht zwingendermaßen vergraben sein muss, sondern auch auf einem zweiten Hauptoberflächenbereich, die dem ersten Hauptoberflächenbereich 10o bzw. 10o' gegenüberliegt, angeordnet sein kann. So kann die vergrabene Schicht wirklich ein zu kontaktierendes Metallpad auf einer Vorderseite des Substrats 10 bzw. 10' (oder auf einer Rückseite) sein.
  • An dieser Stelle sei angemerkt, dass alle oben beschriebenen Belackungsprozesse, z. B. im Rahmen von Lithographieschritten, entsprechend eines Spraycoating-Prozesses erfolgen können. Alternativ wäre es auch denkbar, dass das Lack-Aufbringen mittels einer Trockenresisttechnik durchgeführt wird, bei der eine Art Lackfolie derart auf die zu beschichtende Oberfläche aufgebracht wird, so dass die Lackfolie die Oberfläche Topographie-konform bedeckt wird.
  • Weiter sei angemerkt, dass das konkrete Herstellungsverfahren insbesondere von den eingesetzten Fertigungstechnologien abhängt und so die optionalen Schritte und deren Reihenfolge variieren können. Ebenso stellen die zu bevorzugenden Materialen bzw. Herstellungstechnologien zwar die zu bevorzugenden Materialien und Herstellungstechnologien dar, wobei das beanspruchte Verfahren jedoch nicht auf die genannten Materialien bzw. deren Herstellungstechnologien eingeschränkt ist.

Claims (18)

  1. Verfahren zum Freilegen einer in einem Substrat (10, 10') vergrabenen Schicht (18, 18') über einen Graben (12, 12') mit isolierter Seitenwand (12s, 12s') und isoliertem Boden (12b, 12b'), mit den Schritten: Aufbringen (100) eines Oxids (20) auf das Substrat (10, 10') zumindest in einem Bereich des Grabens (12, 12'), sodass das Oxid (20) von einer Kante (12k, 12k') des Grabens (12, 12') in den Graben (12, 12') hineinragt; und anisotropisches Ätzen (110) zumindest des isolierten Bodens (12b, 12b') des Grabens (12, 12'), wobei die isolierte Seitenwand (12s, 12s') durch das in den Graben (12, 12') hineinragende Oxid (20) geschirmt wird.
  2. Verfahren gemäß Anspruch 1, wobei der Graben (12, 12') von einem ersten Hauptoberflächenbereich (10o, 10o') entlang einer ersten Richtung in das Substrat (10, 10') hineinragt, die die Kanten (12k, 12k') des Grabens (12, 12') umfasst, wobei das anisotropische Ätzen (110) entlang der ersten Richtung (24) durchgeführt wird.
  3. Verfahren gemäß Anspruch 2, wobei sich die Seitenwand (12s, 12s') mit einer maximalen Abweichung von +/–5° parallel entlang der ersten Richtung (24) erstreckt.
  4. Verfahren gemäß Anspruch 2 oder 3, wobei die vergrabene Schicht (18, 18') ein zu kontaktierendes, auf einem zweiten Hauptoberflächenbereich des Substrats (10, 10') angeordnetes Pad ist, wobei der zweite Hauptoberflächenbereich dem ersten Hauptoberflächenbereich (10o, 10o') gegenüberliegt.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, wobei das Aufbringen (100) des Oxids (20) mittels Plasma-Abscheiden erfolgt.
  6. Verfahren gemäß einem der Ansprüche 2 bis 5, wobei das Aufbringen (100) eines Oxids (20) mittels eines Abscheideverfahrens erfolgt, bei dem eine Abscheiderate auf dem ersten Hauptoberflächenbereich (10o, 10o') größer ist als eine Abscheiderate auf dem Boden (12b, 12b') des Grabens (12, 12').
  7. Verfahren gemäß einem der Ansprüche 1 bis 6, wobei bei dem Aufbringen (100) des Oxids (20) SiO2 aufgebracht wird.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, wobei das anisotropische Ätzen (110) mittels eines Ätzverfahrens aus einer Gruppe von Ätzverfahren, die reaktives Ionenätzen, plasmaunterstütztes Ätzen und Plasmaätzen umfasst, erfolgt.
  9. Verfahren gemäß einem der Ansprüche 1 bis 8, wobei das anisotropische Ätzen (110) unter Zuhilfenahme eines Wechselfelds erfolgt, wobei die Frequenz des Wechselfeldes und/oder ein Umgebungsdruck so gewählt ist, dass eine mittlere freie Weglänge von reaktiven Ionen größer ist als die Tiefe des Grabens (12, 12').
  10. Verfahren gemäß einem der Ansprüche 1 bis 9, wobei das anisotropische Ätzen (110) so durchgeführt wird, dass der isolierte Boden (12b, 12b') zumindest partiell geöffnet wird.
  11. Verfahren gemäß einem der Ansprüche 1 bis 10, das das Erzeugen (120) einer Kontaktierungsschicht (22, 22') auf der isolierten Seitenwand (12s, 12s') nach dem anisotropischen Ätzen (110) aufweist.
  12. Verfahren gemäß Anspruch 11, wobei das Erzeugen (120) der Kontaktierungsschicht (22, 22') durch mindestens ein Verfahren aus einer Gruppe von Verfahren, die chemische Gasphasenabscheidung, chemische Gasphasenabscheidung von Wolfram oder Kupfer, Aufwachsen von Polysilizium, Metallisieren, Sputtern und Aufdampfen umfasst, erfolgt.
  13. Verfahren gemäß Anspruch 11 oder 12, das nach dem Erzeugen (120) der Kontaktierungsschicht (22, 22') das Aufbringen eines Isolations-Oxids (32, 32') auf die Kontaktierungsschicht (22, 22') aufweist, wobei das Isolations-Oxid (32, 32') an der Seitenwand (12s, 12s') und dem Boden (12b, 12b') angelagert ist.
  14. Verfahren gemäß Anspruch 13, das nach dem Aufbringen des Isolations-Oxids (32, 32') das Beschichten eines ersten Hauptoberflächenbereichs (10o, 10o') des Substrats (10, 10') mit einem Fotoresist (34, 34'), die Lithographie des ersten Hauptoberflächenbereichs (10o, 10o') und das Ätzen des ersten Hauptoberflächenbereichs (10o, 10o') umfasst.
  15. Verfahren gemäß einem der Ansprüche 1 bis 14, das vor dem Aufbringen (100) des Oxids (20) das Aufbringen eines Isolations-Oxids (16) auf ein Substratmaterial zumindest in dem Graben (12, 12') umfasst, wobei das Isolations-Oxid (32, 32') an der Seitenwand (12s, 12s') und dem Boden (12b, 12b') angelagert ist.
  16. Verfahren gemäß Anspruch 15, das vor dem Aufbringen des Isolations-Oxids (16) auf das Substratmaterial das Ätzens des Grabens (12, 12') in das Substrat (10, 10') umfasst.
  17. Verfahren gemäß Anspruch 16, wobei das Ätzen mittels eines Ätz-Verfahrens aus einer Gruppe von Ätz-Verfahren, die Tief-Graben-Ätzen, reaktives Ionenätzen, nass-chemisches Ätzen und Ätzen mit einer Stoppschicht umfasst, erfolgt.
  18. Verfahren gemäß Anspruch 13 oder 15, wobei das Aufbringen des Isolations-Oxids (16, 32, 32') durch ein Verfahren aus einer Gruppe von Verfahren, die chemische Gasphasenabscheidung und chemische Gasphasenabscheidung bei Unter-Atmosphärendruck umfasst, erfolgt.
DE102013202458.4A 2013-02-14 2013-02-14 Verfahren zum freilegen einer schicht Active DE102013202458B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102013202458.4A DE102013202458B4 (de) 2013-02-14 2013-02-14 Verfahren zum freilegen einer schicht
US14/179,002 US9355891B2 (en) 2013-02-14 2014-02-12 Method for exposing a layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013202458.4A DE102013202458B4 (de) 2013-02-14 2013-02-14 Verfahren zum freilegen einer schicht

Publications (2)

Publication Number Publication Date
DE102013202458A1 true DE102013202458A1 (de) 2014-08-14
DE102013202458B4 DE102013202458B4 (de) 2024-06-20

Family

ID=51226317

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013202458.4A Active DE102013202458B4 (de) 2013-02-14 2013-02-14 Verfahren zum freilegen einer schicht

Country Status (2)

Country Link
US (1) US9355891B2 (de)
DE (1) DE102013202458B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017174985A (ja) * 2016-03-24 2017-09-28 キヤノン株式会社 シリコン基板の加工方法
US20200135464A1 (en) * 2018-10-30 2020-04-30 Applied Materials, Inc. Methods and apparatus for patterning substrates using asymmetric physical vapor deposition
US10927450B2 (en) * 2018-12-19 2021-02-23 Applied Materials, Inc. Methods and apparatus for patterning substrates using asymmetric physical vapor deposition
CN117153780B (zh) * 2023-10-26 2024-01-30 甬矽电子(宁波)股份有限公司 硅穿孔结构的制备方法和硅穿孔结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444575B1 (en) * 2001-07-30 2002-09-03 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a bitline contact via within a memory cell structure
KR20050052178A (ko) * 2003-11-29 2005-06-02 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용한 반도체 소자 제조 방법
US20120286430A1 (en) * 2009-10-01 2012-11-15 Austriamicrosystems AG Schloss Premstaetten Method of Producing a Semiconductor Device and Semiconductor Device Having a Through-Wafer Interconnect

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444575B1 (en) * 2001-07-30 2002-09-03 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a bitline contact via within a memory cell structure
KR20050052178A (ko) * 2003-11-29 2005-06-02 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용한 반도체 소자 제조 방법
US20120286430A1 (en) * 2009-10-01 2012-11-15 Austriamicrosystems AG Schloss Premstaetten Method of Producing a Semiconductor Device and Semiconductor Device Having a Through-Wafer Interconnect

Also Published As

Publication number Publication date
DE102013202458B4 (de) 2024-06-20
US20140227875A1 (en) 2014-08-14
US9355891B2 (en) 2016-05-31

Similar Documents

Publication Publication Date Title
DE102009023251B4 (de) Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung
DE102014008026B4 (de) Integrierte vakuum-mikroelektronische Vorrichtung und Verfahren zum Herstellen derselben
DE102015211087B4 (de) Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
DE112011105681T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112015001462T5 (de) Erhöhung einer Ätzgeschwindigkeit für einen Silicium-Ätzprozess durch eine Vorbehandlung einer Ätzkammer
DE102006035645A1 (de) Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis
DE102018200237A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102007025326B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst
DE102019117925A1 (de) Vorreinigung für kontakte
DE102013202458B4 (de) Verfahren zum freilegen einer schicht
DE102014102112A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE2554638A1 (de) Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante
DE102020114001B4 (de) Spaltstrukturierung für metall-source-/drain-stifte in einer halbleitervorrichtung
DE102007030020B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
DE112013001383T5 (de) Verfahren zur Herstellung von Halbleiterwafern
DE10361635A1 (de) Technik zur Herstellung eines Abstandselements für ein Leitungselement durch Anwenden einer Ätzstoppschicht, die durch eine stark richtungsgebundene Abscheidetechnik aufgebracht wird
WO2005071737A1 (de) Integrierte schaltung mit lateraler dielektrischer isolation aktiver bereiche über elektrisch kontaktiertem vergrabenem material und herstellungsverfahren
DE10303926A1 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE102011004672B4 (de) SOI-Halbleiterbauelement mit einer Substratdiode mit reduzierter Metallsilizidleckage
DE102009028037A1 (de) Bauelement mit einer elektrischen Durchkontaktierung, Verfahren zur Herstellung eines Bauelementes und Bauelementsystem
DE19654560B4 (de) Verfahren zur Bildung eines Kontaktloches bei einem Halbleiterbauelement
DE102007033918B4 (de) Halbleiterbauelement und Herstellungsverfahren davon
DE102008021555B4 (de) Verfahren mit einer Abscheidung verspannungsinduzierender Schichten über mehreren ersten und mehreren zweiten Transistoren
DE102015200593A1 (de) Integrierte Schaltungen mit vertikaler Verbindung zwischen nFETs und pFETS und Verfahren zum Herstellen selbiger
DE102004057809A1 (de) Verfahren zur Herstellung von Seitenwandabstandselementen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division