JP4168073B2 - 集積回路においてトレンチアイソレーション構造を形成する方法 - Google Patents
集積回路においてトレンチアイソレーション構造を形成する方法 Download PDFInfo
- Publication number
- JP4168073B2 JP4168073B2 JP2007001007A JP2007001007A JP4168073B2 JP 4168073 B2 JP4168073 B2 JP 4168073B2 JP 2007001007 A JP2007001007 A JP 2007001007A JP 2007001007 A JP2007001007 A JP 2007001007A JP 4168073 B2 JP4168073 B2 JP 4168073B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- dielectric layer
- layer
- forming
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 63
- 238000002955 isolation Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 description 42
- 238000007254 oxidation reaction Methods 0.000 description 42
- 230000008569 process Effects 0.000 description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 230000001590 oxidative effect Effects 0.000 description 7
- 230000002411 adverse Effects 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000011800 void material Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Description
この発明は一般的には半導体装置に関し、かつより特定的には集積回路においてトレンチアイソレーション構造を形成する方法に関する。
半導体産業は絶えず装置性能を高めかつ装置の寸法を低減することにより装置の密度を高めることに奮闘している。与えられたチップサイズに対し、装置の密度はアクティブまたは能動装置を分離する横方向距離、または装置のアイソレーション幅、を低減することによって増大できる。隣接する能動装置間の必要な電気的アイソレーションを維持しながら、装置のアイソレーション幅を低減することの要望によっていくつかの異なるアイソレーション機構が開発されるに至っている。
高密度集積回路における装置のアイソレーションのために提案されている１つの技術はトレンチアイソレーションである。トレンチアイソレーションによれば、まわりの能動領域のフィールド酸化物の浸蝕が除去され、かつ従って装置のアイソレーション幅が低減できる。残念なことに、現存するトレンチアイソレーション機構によって製造された集積回路はしばしば高いリーケージ電流を生じ、かつ従って信頼性が低い。この高いリーケージ電流の１つの理由はトレンチの側壁に沿って寄生トランジスタが形成されることである。現存するトレンチアイソレーション機構によれば、トレンチの充填物がしばしばトレンチ内へと後退し、従ってトレンチの側壁のかなりの部分がもはやトレンチの充填物によって覆われなくなる。その結果、その後トランジスタのゲート電極が、トレンチの側壁に当接する、能動領域の上に形成されたとき、ゲート電極の一部がトレンチの側壁の覆われていない部分に沿って延在することになる。これによって、能動領域の水平面に沿って形成される伝統的なトランジスタと直列の、寄生トランジスタが形成される。
この寄生トランジスタはトレンチの側壁に沿って形成されるから、伝統的な水平トランジスタのものより低いしきい値電圧を有する。従って、前記水平トランジスタがターンオフされるよう設計された電圧において前記寄生トランジスタがリーク電流を導通し続ける。
さらに、現存するトレンチアイソレーション機構によって製造された集積回路の信頼性はそれらの中に形成された欠如部またはボイド（ｖｏｉｄｓ）またはキーホール（ｋｅｙｈｏｌｅｓ）を有するアイソレーショントレンチによって悪影響を受ける。もしこれらのボイドまたはキーホールがトレンチ平坦化（ｐｌａｎａｒｉｚａｔｉｏｎ）プロセスの間に露出されれば、隣接するゲート電極はその後前記欠如部またはキーホール内に形成される導電性フィラメントにより互いにショートされる可能性がある。さらに、高い密度の集積回路要求に適合するためにトレンチ幅が低減しかつトレンチのアスペクト比が増大するに応じてボイドの形成はより問題になってくる。
従って、高密度の集積回路を改善された信頼性を備えて製造できるようにするトレンチアイソレーション構造の必要性が存在する。
上記目的を達成するため、本発明の一実施形態によれば、集積回路においてトレンチアイソレーション構造を形成する方法において、半導体基板（１２）を提供する段階、前記半導体基板（１２）の上に横たわるバッファ層（１３）を形成する段階、前記バッファ層（１３）の上に横たわる耐酸化層（１５）を形成する段階、前記耐酸化層（１５）および前記バッファ層（１３）をパターニングして前記バッファ層（１３）の残りの部分（１４）の上に横たわる前記耐酸化層（１５）の残りの部分（１６）を残し、かつ前記半導体基板（１２）の露出部分（２０）を形成する段階、前記半導体基板（１２）の露出部分（２０）をエッチングしてトレンチ（２２）を形成する段階であって、該トレンチ（２２）はトレンチ底部（２６）およびトレンチ側壁（２４）を備えているもの、前記トレンチ（２２）内にかつ前記耐酸化層（１５）の前記残りの部分（１６）の上に横たわるようにシリコン層（２８）を形成する段階であって、該シリコン層（２８）は前記トレンチ（２２）を充填するには不十分な厚さを有するもの、前記シリコン層（２８）を酸化して第１の誘電体層（３０）を形成する段階であって、該第１の誘電体層（３０）は前記耐酸化層（１５）の前記残りの部分（１６）の上に横たわりかつ前記トレンチ（２２）内に広がり、前記第１の誘電体層（３０）は前記トレンチ（２２）を充填するには不十分な厚さを有するもの、前記第１の誘電体層（３０）をエッチングしてエッチングされた誘電体層（３２）を形成する段階、前記エッチングされた誘電体層（３２）の上に横たわる第２の誘電体層（３４）を形成する段階、前記第２の誘電体層（３４）の一部を除去して前記トレンチ（２２）内にトレンチプラグ（３６）を形成する段階、そして前記耐酸化層（１５）の前記残りの部分（１６）を除去する段階を設ける。
この場合、前記第２の誘電体層（３４）の一部を除去する段階は前記第２の誘電体層（３４）を化学機械的に研磨する段階を具備すると好都合である。
また、本発明の別の形態では、集積回路においてトレンチアイソレーション構造を形成する方法において、半導体基板（１２）を提供する段階、前記半導体基板（１２）の上に横たわるバッファ層（１３）を形成する段階、前記バッファ層（１３）の上に横たわる耐酸化層（１５）を形成する段階、前記耐酸化層（１５）および前記バッファ層（１３）をパターニングして前記バッファ層（１３）の残りの部分（１４）の上に横たわる前記耐酸化層（１５）の残りの部分（１６）を残し、かつ前記半導体基板（１２）の第１の露出部分（２０）を形成する段階、前記半導体基板（１２）の前記第１の露出部分（２０）をエッチングしてトレンチ（２２）を形成する段階であって、該トレンチ（２２）はトレンチ底部（２６）およびトレンチ側壁（２４）を有するもの、前記トレンチ（２２）内にかつ前記耐酸化層（１５）の残りの部分（１６）の上に横たわってシリコン層（２８）を形成する段階であって、該シリコン層（２８）は前記トレンチ（２２）を充填するには不十分な厚さを有するもの、前記シリコン層（２８）を酸化して第１の誘電体層（３０）を形成する段階であって、該第１の誘電体層（３０）は前記耐酸化層（１５）の残りの部分（１６）の上に横たわりかつ前記トレンチ（２２）内に広がり、前記第１の誘電体層（３０）は前記トレンチ（２２）を充填するには不十分な厚さを有するもの、前記第１の誘電体層（３０）をエッチングしてエッチングされた誘電体層（３２）を形成する段階、前記エッチングされた誘電体層（３２）の上に横たわる第２の誘電体層（３４）を形成する段階、前記第２の誘電体層（３４）の一部を除去して前記トレンチ（２２）内にトレンチプラグ（３６）を形成する段階、前記耐酸化層（１５）の前記残りの部分（１６）を除去して前記バッファ層（１３）の前記残りの部分（１４）を露出する段階、酸化雰囲気中で前記バッファ層（１３）の前記残りの部分（１４）をアニールして犠牲的酸化物層（３８）を形成する段階、前記犠牲的酸化物層（３８）を除去して前記半導体基板（１２）の第２の露出部分（４０）を形成する段階、そして前記半導体基板（１２）の前記第２の露出部分（４０）の上に横たわるゲート誘電体層（４２）を形成する段階を設ける。
この場合、前記第２の誘電体層（３４）の一部を除去する段階は前記第２の誘電体層（３４）を化学機械的に研磨する段階を含むと好都合である。
本発明のさらに別の形態では、集積回路においてトレンチアイソレーション構造を形成する方法において、半導体基板（１２）を提供する段階、前記半導体基板（１２）の上に横たわるバッファ層（１３）を形成する段階、前記バッファ層（１３）の上に横たわる耐酸化層（１５）を形成する段階、前記耐酸化層（１５）および前記バッファ層（１３）をパターニングして前記バッファ層（１３）の残りの部分（１４）の上に横たわる前記耐酸化層（１５）の残りの部分（１６）を残し、かつ前記半導体基板（１２）の第１の露出部分（２０）を形成する段階、前記半導体基板（１２）の前記第１の露出部分（２０）をエッチングしてトレンチ（２２）を形成する段階、前記トレンチ（２２）内にかつ前記耐酸化層（１５）の残りの部分（１６）の上に横たわるよう誘電体層（３４）を形成する段階、前記誘電体層（３４）の一部を除去して前記トレンチ（２２）内にトレンチプラグ（３６）を形成する段階、前記耐酸化層（１５）の残りの部分（１６）を除去して前記バッファ層（１３）の残りの部分（１４）を露出する段階、酸化雰囲気中で前記バッファ層（１３）の残りの部分（１４）をアニールして犠牲的酸化物層（３８）を形成する段階、前記犠牲的酸化物層（３８）を除去して前記半導体基板（１２）の第２の露出部分（４０）を形成する段階、そして前記半導体基板（１２）の前記第２の露出部分（４０）の上に横たわるゲート誘電体層（４２）を形成する段階を設ける。
以上の説明および図示は本発明に関連する数多くの利点を示している。特に、改善された信頼性を有するトレンチアイソレーション構造を形成する方法が開示されている。より詳細には、本発明はサブミクロンのトレンチ幅を有するトレンチにおけるボイドまたはキーホールの形成がトレンチ内にシリコン層を被着し、該シリコン層を酸化して誘電体層を形成し、かつ次にトレンチを誘電体材料で充填する前に該誘電体層をエッチングすることにより、最少化できることを示している。さらに、本発明はまた、装置の信頼性に悪影響を与える、その後形成されるトレンチプラグのオーバエッチングを、ドライ酸化プロセスによって犠牲酸化物層を形成しかつ次に上に横たわるバッファ層が除去されるのと同時に該犠牲酸化物層を除去することにより、最少化することができることを教示している。従って、本発明により、高い装置密度および高い信頼性を備えた集積回路が製造できる。
従って、本発明により、前に述べた必要性および利点に完全に適合する集積回路におけるトレンチアイソレーション構造を形成する方法が提供されたことが明らかである。本発明がその特定の実施形態に関し説明されかつ図示されたが、本発明はこれらの例示的な実施形態に限定されるものではないと考える。当業者は本発明の精神から離れることなく修正および変更を行うことが可能なことを認識するであろう。例えば、本発明はトレンチプラグ形成のための特定の平坦化技術に限定されるものではない。さらに、本発明はトレンチ充填のための特定の誘電体層に限定されるものではない。従って、この発明は添付の特許請求の範囲に含まれるすべてのそのような変更および修正を含むものと考える。
図１〜図１１は、断面図で、本発明の１実施形態に係わる、集積回路においてトレンチアイソレーション構造を形成する処理工程を示す。図１には、半導体基板１２、バッファ層１３、および耐酸化層（ｏｘｉｄａｔｉｏｎ ｒｅｓｉｓｔａｎｔ ｌａｙｅｒ）１５を備えた集積回路構造の一部１０が示されている。半導体基板１２は好ましくは単結晶シリコン基板である。あるいは、半導体基板１２はシリコンオンインシュレータ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）基板、シリコンオンサファイア（ｓｉｌｉｃｏｎ ｏｎ ｓａｐｐｈｉｒｅ）基板、その他とすることができる。バッファ層１３は好ましくは１０〜２５ナノメートルの範囲の厚さを有する熱成長２酸化シリコン層である。あるいは、バッファ層１３は化学蒸着された２酸化シリコンとすることもできる。バッファ層１３の形成に続き、耐酸化層１５がバッファ層１３の上に形成される。耐酸化層１５は好ましくは５０〜２００ナノメートルの範囲の厚さを有する化学蒸着された窒化シリコンである。あるいは、耐酸化層１５は、シリコンオキシナイトライド（ｓｉｌｉｃｏｎ ｏｘｙｎｉｔｒｉｄｅ）のような、他の材料とすることもできる。
図２においては、耐酸化層１５の一部の上に横たわる、フォトマスク１８が使用されて耐酸化層１５および下に横たわるバッファ層１３をパターニングし、耐酸化層１５の残りの部分１６がバッファ層１３の残りの部分１４の上に横たわって残され、かつ半導体基板１２の第１の部分２０が露出される。フォトレジストマスク１８は標準的なフォトリソグラフ・パターニングプロセスを使用して形成でき、かつ耐酸化層１５およびバッファ層１３は標準的なエッチング技術を使用してパターニングできる。
図３においては、半導体基板１２の第１の部分２０が次に標準的なエッチング技術を使用して異方性エッチングされてトレンチ側壁２４およびトレンチ底部２６を有するトレンチ２２を形成する。トレンチ２２が形成された後に、フォトレジストマスク１８が標準的なフォトレジスト・ストリップ技術を使用して除去される。トレンチ２２は好ましくは約２００〜６００ナノメートルの範囲のトレンチ幅および約２００〜１０００ナノメートルの範囲のトレンチ深さを有する。
図４においては、次にシリコン層２８が形成され、該シリコン層２８は耐酸化層１５の残りの部分１６の上に横たわりかつトレンチ２２内に広がっている。シリコン層２８はトレンチ側壁２４およびトレンチ底部２６に当接しかつトレンチ２２を充填するには不十分な厚さを有する。好ましい実施形態では、シリコン層２８は多結晶シリコン層である。あるいは、シリコン層２８はまたアモルファスシリコン層とすることができる。シリコン層２８は５〜６０ナノメートルの範囲の厚さを有しかつ標準的な被着技術を使用して形成できる。
図５においては、次にシリコン層２８が酸素を含む雰囲気中で完全に酸化されてトレンチ２２内に広がりかつ耐酸化層１５の残りの部分１６の上に横たわる第１の誘電体層３０を形成する。第１の誘電体層３０はトレンチ２２を充填するには不十分な厚さを有する。好ましい実施形態では、第１の誘電体層３０はウエット酸化プロセスを使用して形成される。例えば、もしシリコン層２８がほぼ３０ナノメートルの厚さを有する多結晶シリコン層であれば、第１の誘電体層３０は該多結晶シリコン層を酸素および水素を含む雰囲気中でほぼ３０分間セ氏約９５０度の温度で酸化することによって形成できる。あるいは、第１の誘電体層３０はまたドライ酸化プロセスまたは高圧酸化プロセスを使用して形成できる。さらに、トレンチ側壁２４の一部およびトレンチ底部２６の一部もまた第１の誘電体層３０が形成されるときに酸化される。
図６においては、第１の誘電体層３０が次に等方性エッチングされてトレンチ２２内に広がりかつ耐酸化層１５の残りの部分１６の上に横たわるエッチングされた誘電体層３２を形成する。前記酸化プロセスの結果として、第１の誘電体層３０がボイドのないトレンチの形成に悪影響を与える表面形態（ｔｏｐｏｇｒａｐｈｙ）をもって形成される。従って、この悪影響を克服するため、第１の誘電体層３０の一部が除去されて、ボイドのないトレンチ充填の形成によりつながる、表面形態を有するエッチングされた誘電体層３２を形成する。好ましい実施形態では、第１の誘電体層３０は希釈したフッ化水素酸（ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ）を使用してエッチングされる。例えば、もし第１の誘電体層３０が３０ナノメートルの厚さの多結晶シリコン層によって形成されれば、それはその厚さがほぼ５００オングストローム減少するよう好適にエッチングされる。その形成の後に、エッチングされた誘電体層３２は次に酸化雰囲気中でアニールされる。好ましい実施形態では、エッチングされた誘電体層３２はドライ酸化プロセスを使用してアニールされる。例えば、エッチングされた誘電体層３２はドライ酸素を含む雰囲気中で約３０分間ほぼセ氏９００度の温度でアニールすることができる。このアニールは応力およびトレンチ側壁２４とトレンチ底部２６に沿った固定電荷を最小にすることによって最終的なトレンチアイソレーション構造の電気的信頼性を改善するものと考えられる。
図７においては、次に第２の誘電体層３４がエッチングされた誘電体層３２を覆って形成されかつ実質的にトレンチ２２を充填する。好ましい実施形態では、第２の誘電体層３４は化学蒸着された２酸化シリコンであり、これはソースガスとしてオゾンおよびテトラエチルオルソシリケート（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ：ＴＥＯＳ）を使用して被着される。あるいは、第２の誘電体層３４はまた、酸化ゲルマニウム、スピンオンガラス、その他、あるいはこれらの誘電体材料の組合せのような、他の誘電体材料とすることもできる。さらに、第２の誘電体層３４は、プラズマ増強化学蒸着、電子サイクロトロン共鳴被着、あるいはスピンオン被着のような、他の技術を使用して形成できる。エッチングされた誘電体層３２がトレンチ２２を第２の誘電体層３４で充填する前に形成されれば、トレンチ２２内のキーホールまたはボイド形成は最小になることが分かった。この理由は完全には理解されていないが、エッチングされた誘電体層３２を形成する、酸化およびエッチング処理が第２の誘電体層３４がトレンチ２２内に形成できるようなプロフィールを生成し、それによって６００ナノメートルまたはそれ以下の幅を有するトレンチにおいてキーホールまたはボイドの形成が最小になるものと思われる。その形成の後第２の誘電体層３４は該第２の誘電体層３４を緻密にする（ｄｅｎｓｉｆｙ）ために不活性または酸化雰囲気中でアニールすることができる。
図８においては、第２の誘電体層３４の一部およびエッチングされた誘電体層３２の一部が次に選択的に除去されて耐酸化層１５の残りの部分１６を露出し、かつトレンチ２２内にトレンチプラグ３６を形成する。図８に示されるように、トレンチプラグ３６はエッチングされた誘電体層３２の残りの部分３３および第２の誘電体層３４の残りの部分３５からなりかつ実質的にトレンチ２２を充填する。１つの実施形態では、化学機械研磨が使用されて第２の誘電体層３４の一部およびエッチングされた誘電体層３２の一部を選択的に除去してトレンチプラグ３６を形成する。あるいは、トレンチプラグ３６を形成するために標準的なフォトマスクおよびエッチング技術を使用することもできる。さらに、トレンチプラグ３６はまた標準的なフォトマスクおよびエッチング技術を化学機械研磨と組合せて使用することによって形成することもできる。装置の信頼性はキーホールまたはボイドを含むトレンチプラグによって悪影響を受けることに注目すべきである。例えば、もしトレンチプラグを形成するために使用される平坦化プロセスがトレンチ充填プロセスの間に形成されたボイドを露出すれば、その後ゲート電極形成の間に前記ボイド内に導電性フィラメントまたはストリンガー（ｓｔｒｉｎｇｅｒ）が形成され、かつ該導電性フィラメントによって隣接するゲート電極が互いにショートされる可能性がある。従って、この発明は６００ナノメートルまたはそれ以下の幅を有するトレンチにボイドのないトレンチプラグが形成できるようにするから装置の信頼性を改善できる。
図９においては、耐酸化層１５の残りの部分１６が次に選択的に除去されてバッファ層１３の残りの部分１４を露出する。耐酸化層１５が窒化シリコンである、好ましい実施形態においては、前記残りの部分１６はリン酸（ｐｈｏｓｐｈｏｒｉｃ ａｃｉｄ）中で除去することができる。あるいは、前記残りの部分１６はまた標準的なドライエッチング技術を使用して除去できる。バッファ層１３の残りの部分１４は次に酸素を含む雰囲気中でアニールされて前記残りの部分１４の下に横たわる犠牲酸化物層（ｓａｃｒｉｆｉｃｉａｌ ｏｘｉｄｅ ｌａｙｅｒ）３８を形成する。好ましい実施形態では、犠牲酸化物層３８はドライ酸化プロセスを使用して形成されかつ１０〜４５ナノメートルの範囲の厚さを有する。例えば、もし前記残りの部分１４がほぼ１５ナノメートルの厚さを有する熱成長２酸化シリコンであれば、ほぼ４０ナノメートルの厚さを有する犠牲酸化物層がドライ酸素を含む雰囲気中でほぼセ氏１０００度の温度で約４０分間前記残りの部分１４をアニールすることによって形成できる。ドライ酸化プロセスは薄い犠牲酸化物層が一様にかつ制御可能に形成できることにも注目すべきである。ドライ酸化プロセスの重要性は犠牲酸化物層３８が引き続き除去されるときにさらに完全に理解されるであろう。
図１０においては、バッファ層１３の残りの部分１４および犠牲酸化物層３８が除去されて半導体基板１２の第２の部分４０を露出する。好ましい実施形態では、前記残りの部分１４および犠牲酸化物層３８は希釈したフッ化水素酸を使用して等方性エッチングされる。図１０に示されるように、トレンチプラグ３６の一部もまた前記エッチングプロセスの間に除去される。トレンチプラグがエッチングされすぎても装置の信頼性が悪影響を受けることに注目すべきである。例えば、オーバエッチング（ｏｖｅｒ ｅｔｃｈｉｎｇ）はトレンチ側壁のかなりの部分を露出し、従って引き続くゲート電極形成の間に導電性フィラメントまたはストリンガーが形成する垂直面を表示させる。従って、オーバエッチングは隣接するゲート電極を互いにショートさせる可能性がある。より重要なことは、トレンチ側壁に沿って形成される寄生トランジスタのゲート幅はまたトレンチプラグがオーバエッチングされる量に依存し、かつ従って、寄生トランジスタのリーケージ電流はトレンチプラグのオーバエッチングが増大するに応じて増加する。しかしながら、トレンチプラグのエッチングは本発明により最少化される。これは、２回エッチングする代わりに、最初に前記残りの部分１４を除去しかつ次に再びその後形成された犠牲酸化物層を除去し、トレンチプラグ３６は１回エッチングされるのみであるためである。さらに、犠牲酸化物層３８は制御可能にかつ一様に形成されるから、それを完全に除去するのに必要なオーバエッチングもまた最少化される。従って、リーケージ電流およびゲート電極のショートは本発明によって最少化され、かつ装置の信頼性の向上が達成できる。
図１１においては、ゲート誘電体層４２が次に半導体基板１２の第２の部分４０の上に横たわるよう形成される。１つの実施形態では、ゲート誘電体層４２は熱２酸化シリコン（ｔｈｅｒｍａｌ ｓｉｌｉｃｏｎ ｄｉｏｘｉｄｅ）の層であり、これは第２の部分４０を熱酸化することによって形成される。あるいは、ゲート誘電体層４２はシリコンオキシナイトライドのような他の誘電体材料とすることができ、これはアンモニア（ＮＨ３）、亜酸化窒素（Ｎ２Ｏ）、または一酸化窒素（ＮＯ）を含む雰囲気中で熱２酸化シリコン層を熱的に窒化することによって形成できる。さらに、ゲート誘電体層４２はまた前に述べたガスの１つを含む雰囲気中で第２の部分４０を直接窒化することによって形成することもできる。導電層が次に形成されかつパターニングされてトレンチプラグ３６およびゲート誘電体層４２の上に横たわるトランジスタのゲート電極４４を形成する。好ましい実施形態では、トランジスタのゲート電極４４は多結晶シリコンからなる。あるいは、トランジスタのゲート電極４４は金属、金属シリサイドまたは多結晶シリコンおよび金属または金属シリサイドを含む複合体とすることができる。
本発明は集積回路においてトレンチアイソレーション構造を形成する方法に関し、半導体集積回路装置の製造において利用できる。
１０ 集積回路構造の一部
１２ 半導体基板
１３ バッファ層
１５ 耐酸化層
１４ バッファ層１３の残りの部分
１６ 耐酸化層１５の残りの部分
１８ フォトレジストマスク
２０ 半導体基板１２の第１の部分
２２ トレンチ
２４ トレンチ側壁
２６ トレンチ底部
２８ シリコン層
３０ 第１の誘電体層
３２ エッチングされた誘電体層
３４ 第２の誘電体層
３６ トレンチプラグ
３８ 犠牲酸化物層
４２ ゲート誘電体層
４４ トランジスタのゲート電極
１２ 半導体基板
１３ バッファ層
１５ 耐酸化層
１４ バッファ層１３の残りの部分
１６ 耐酸化層１５の残りの部分
１８ フォトレジストマスク
２０ 半導体基板１２の第１の部分
２２ トレンチ
２４ トレンチ側壁
２６ トレンチ底部
２８ シリコン層
３０ 第１の誘電体層
３２ エッチングされた誘電体層
３４ 第２の誘電体層
３６ トレンチプラグ
３８ 犠牲酸化物層
４２ ゲート誘電体層
４４ トランジスタのゲート電極
Claims (4)
- 集積回路においてトレンチアイソレーション構造を形成する方法であって、
半導体基板の第１の部分をエッチングしてトレンチを形成する段階、
前記トレンチ内に第１の誘電体層を熱成長する段階であって、該第１の誘電体層は前記トレンチを充填するには不充分な厚さを有する、段階、
前記第１の誘電体層をその形成後にアニールする段階、
前記トレンチ内に第２の誘電体層を被着する段階であって、該第２の誘電体層は前記第１の誘電体層がアニールされた後に形成される、段階、
前記第２の誘電体層をアニールする段階、そして
前記第２の誘電体層の一部を除去して前記トレンチ内にトレンチプラグを形成する段階、
を具備することを特徴とする集積回路においてトレンチアイソレーション構造を形成する方法。 - 集積回路においてトレンチアイソレーション構造を形成する方法であって、
半導体基板の第１の部分をエッチングしてトレンチを形成する段階、
前記トレンチ内に第１の誘電体層を熱成長する段階であって、該第１の誘電体層は前記トレンチを充填するには不充分な厚さを有する、段階、
前記第１の誘電体層をその形成後にアニールする段階、
前記トレンチ内に第２の誘電体層を被着する段階であって、該第２の誘電体層は前記第１の誘電体層がアニールされた後に形成される、段階、
前記第２の誘電体層をアニールする段階、そして
前記第２の誘電体層の一部を除去して前記トレンチ内にトレンチプラグを形成する段階であって、前記第２の誘電体層の一部を除去する段階は前記第２の誘電体層をアニールした後に行なわれる、段階、
を具備することを特徴とする集積回路においてトレンチアイソレーション構造を形成する方法。 - 集積回路においてトレンチアイソレーション構造を形成する方法であって、
半導体基板の第１の部分をエッチングしてトレンチを形成する段階であって、前記トレンチは２００〜６００ナノメートルの範囲の幅を有する、段階、
前記トレンチ内に第１の誘電体層を熱成長する段階であって、該第１の誘電体層は前記トレンチを充填するには不充分な厚さを有する、段階、
前記第１の誘電体層をその形成後にアニールする段階、
前記トレンチ内に第２の誘電体層を被着する段階であって、該第２の誘電体層は前記第１の誘電体層がアニールされた後に形成される、段階、
前記第２の誘電体層をアニールする段階、そして
前記第２の誘電体層の一部を除去するために化学機械研磨を行なって前記トレンチ内にトレンチプラグを形成する段階であって、前記第２の誘電体層の一部を除去する段階は前記第２の誘電体層をアニールした後に行なわれる、段階、
を具備することを特徴とする集積回路においてトレンチアイソレーション構造を形成する方法。 - 集積回路においてトレンチアイソレーション構造を形成する方法であって、
半導体基板の第１の部分をエッチングしてトレンチを形成する段階であって、前記トレンチは２００〜６００ナノメートルの範囲の幅を有する、段階、
前記トレンチ内に第１の誘電体層を熱成長する段階であって、該第１の誘電体層は前記トレンチを充填するには不充分な厚さを有する、段階、
前記第１の誘電体層をその形成後にアニールする段階、
前記トレンチ内に第２の誘電体層を被着する段階であって、該第２の誘電体層は前記第１の誘電体層がアニールされた後に形成される、段階、そして
前記第２の誘電体層の一部を除去するために化学機械研磨を行なって前記トレンチ内にトレンチプラグを形成する段階、
を具備することを特徴とする集積回路においてトレンチアイソレーション構造を形成する方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/416,243 US5786263A (en) | 1995-04-04 | 1995-04-04 | Method for forming a trench isolation structure in an integrated circuit |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10184596A Division JP4416843B2 (ja) | 1995-04-04 | 1996-04-01 | 集積回路においてトレンチアイソレーション構造を形成する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007096353A JP2007096353A (ja) | 2007-04-12 |
| JP4168073B2 true JP4168073B2 (ja) | 2008-10-22 |
Family
ID=23649176
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10184596A Expired - Fee Related JP4416843B2 (ja) | 1995-04-04 | 1996-04-01 | 集積回路においてトレンチアイソレーション構造を形成する方法 |
| JP2007001007A Expired - Fee Related JP4168073B2 (ja) | 1995-04-04 | 2007-01-09 | 集積回路においてトレンチアイソレーション構造を形成する方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10184596A Expired - Fee Related JP4416843B2 (ja) | 1995-04-04 | 1996-04-01 | 集積回路においてトレンチアイソレーション構造を形成する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5786263A (ja) |
| EP (1) | EP0736897B1 (ja) |
| JP (2) | JP4416843B2 (ja) |
| KR (1) | KR100394517B1 (ja) |
| DE (1) | DE69623679T2 (ja) |
| TW (1) | TW348274B (ja) |
Families Citing this family (91)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19528991C2 (de) * | 1995-08-07 | 2002-05-16 | Infineon Technologies Ag | Herstellungsverfahren für eine nichtflüchtige Speicherzelle |
| US5933748A (en) * | 1996-01-22 | 1999-08-03 | United Microelectronics Corp. | Shallow trench isolation process |
| US6064104A (en) * | 1996-01-31 | 2000-05-16 | Advanced Micro Devices, Inc. | Trench isolation structures with oxidized silicon regions and method for making the same |
| JP2891205B2 (ja) * | 1996-10-21 | 1999-05-17 | 日本電気株式会社 | 半導体集積回路の製造方法 |
| TW577128B (en) | 1997-03-05 | 2004-02-21 | Hitachi Ltd | Method for fabricating semiconductor integrated circuit device |
| JP3904676B2 (ja) * | 1997-04-11 | 2007-04-11 | 株式会社ルネサステクノロジ | トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造 |
| TW388095B (en) * | 1997-05-20 | 2000-04-21 | United Microelectronics Corp | Method for improving planarization of dielectric layer in interconnect metal process |
| JPH118295A (ja) | 1997-06-16 | 1999-01-12 | Nec Corp | 半導体装置及びその製造方法 |
| DE19732871C2 (de) * | 1997-07-30 | 1999-05-27 | Siemens Ag | Festwert-Speicherzellenanordnung, Ätzmaske für deren Programmierung und Verfahren zu deren Herstellung |
| US5976947A (en) * | 1997-08-18 | 1999-11-02 | Micron Technology, Inc. | Method for forming dielectric within a recess |
| FR2797603B1 (fr) * | 1997-09-01 | 2004-01-16 | United Microelectronics Corp | Machine et procede de polissage chimio-mecanique et manchon de retenue utilise dans cette machine |
| US7157385B2 (en) * | 2003-09-05 | 2007-01-02 | Micron Technology, Inc. | Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry |
| US6118167A (en) * | 1997-11-13 | 2000-09-12 | National Semiconductor Corporation | Polysilicon coated nitride-lined shallow trench |
| US5952707A (en) * | 1997-12-05 | 1999-09-14 | Stmicroelectronics, Inc. | Shallow trench isolation with thin nitride as gate dielectric |
| US6063691A (en) * | 1997-12-29 | 2000-05-16 | Lg Semicon Co., Ltd. | Shallow trench isolation (STI) fabrication method for semiconductor device |
| US6274455B1 (en) * | 1997-12-29 | 2001-08-14 | Hyundai Electronics Industries Co., Ltd. | Method for isolating semiconductor device |
| US6228741B1 (en) * | 1998-01-13 | 2001-05-08 | Texas Instruments Incorporated | Method for trench isolation of semiconductor devices |
| US6448150B1 (en) * | 1998-01-20 | 2002-09-10 | Nanya Technology Corporation | Method for forming shallow trench isolation in the integrated circuit |
| US6153478A (en) * | 1998-01-28 | 2000-11-28 | United Microelectronics Corp. | STI process for eliminating kink effect |
| WO1999044223A2 (en) * | 1998-02-27 | 1999-09-02 | Lsi Logic Corporation | Process of shallow trench isolating active devices to avoid sub-threshold kinks arising from corner effects without additional processing |
| KR100275908B1 (ko) * | 1998-03-02 | 2000-12-15 | 윤종용 | 집적 회로에 트렌치 아이솔레이션을 형성하는방법 |
| US6071817A (en) * | 1998-03-23 | 2000-06-06 | Lsi Logic Corporation | Isolation method utilizing a high pressure oxidation |
| SG94718A1 (en) * | 1998-05-23 | 2003-03-18 | Samsung Electronics Co Ltd | Cartridge for an information recording medium |
| KR100283469B1 (ko) * | 1998-06-08 | 2001-04-02 | 윤종용 | 반도체소자제조방법 |
| US6040211A (en) * | 1998-06-09 | 2000-03-21 | Siemens Aktiengesellschaft | Semiconductors having defect denuded zones |
| JP2000200827A (ja) * | 1999-01-06 | 2000-07-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6180492B1 (en) * | 1999-01-25 | 2001-01-30 | United Microelectronics Corp. | Method of forming a liner for shallow trench isolation |
| US6140206A (en) * | 1999-06-14 | 2000-10-31 | Chartered Semiconductor Manufacturing Ltd. | Method to form shallow trench isolation structures |
| US6524931B1 (en) * | 1999-07-20 | 2003-02-25 | Motorola, Inc. | Method for forming a trench isolation structure in an integrated circuit |
| US6200881B1 (en) * | 1999-07-23 | 2001-03-13 | Worldwide Semiconductor Manufacturing Corp. | Method of forming a shallow trench isolation |
| US6300219B1 (en) * | 1999-08-30 | 2001-10-09 | Micron Technology, Inc. | Method of forming trench isolation regions |
| US6251753B1 (en) * | 1999-11-23 | 2001-06-26 | Ching-Fa Yeh | Method of sidewall capping for degradation-free damascene trenches of low dielectric constant dielectric by selective liquid-phase deposition |
| US6737359B1 (en) * | 1999-12-13 | 2004-05-18 | Taiwan Semiconductor Manufacturing Company | Method of forming a shallow trench isolation using a sion anti-reflective coating which eliminates water spot defects |
| KR100400301B1 (ko) * | 1999-12-30 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
| DE10110974C2 (de) * | 2001-03-07 | 2003-07-24 | Infineon Technologies Ag | Verfahren zum Verbreitern eines aktiven Halbleitergebiets auf einem Halbleitersubstrat |
| US20020197823A1 (en) * | 2001-05-18 | 2002-12-26 | Yoo Jae-Yoon | Isolation method for semiconductor device |
| JP2004153173A (ja) * | 2002-10-31 | 2004-05-27 | Sharp Corp | 半導体装置の製造方法 |
| US7422961B2 (en) * | 2003-03-14 | 2008-09-09 | Advanced Micro Devices, Inc. | Method of forming isolation regions for integrated circuits |
| US6844082B2 (en) * | 2003-04-28 | 2005-01-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gas distribution plate with anodized alumnium coating |
| US7125815B2 (en) * | 2003-07-07 | 2006-10-24 | Micron Technology, Inc. | Methods of forming a phosphorous doped silicon dioxide comprising layer |
| US7754550B2 (en) * | 2003-07-10 | 2010-07-13 | International Rectifier Corporation | Process for forming thick oxides on Si or SiC for semiconductor devices |
| US7053010B2 (en) * | 2004-03-22 | 2006-05-30 | Micron Technology, Inc. | Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells |
| US7235459B2 (en) * | 2004-08-31 | 2007-06-26 | Micron Technology, Inc. | Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry |
| FR2876220B1 (fr) | 2004-10-06 | 2007-09-28 | Commissariat Energie Atomique | Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees. |
| US7217634B2 (en) * | 2005-02-17 | 2007-05-15 | Micron Technology, Inc. | Methods of forming integrated circuitry |
| US7510966B2 (en) * | 2005-03-07 | 2009-03-31 | Micron Technology, Inc. | Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines |
| US8012847B2 (en) | 2005-04-01 | 2011-09-06 | Micron Technology, Inc. | Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry |
| CN100461342C (zh) * | 2005-04-18 | 2009-02-11 | 力晶半导体股份有限公司 | 沟槽式栅介电层的形成方法 |
| DE102005039667A1 (de) * | 2005-08-22 | 2007-03-01 | Infineon Technologies Ag | Verfahren zum Herstellen einer Struktur mit geringem Aspektverhältnis |
| FR2897982B1 (fr) | 2006-02-27 | 2008-07-11 | Tracit Technologies Sa | Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat |
| US7790634B2 (en) * | 2006-05-30 | 2010-09-07 | Applied Materials, Inc | Method for depositing and curing low-k films for gapfill and conformal film applications |
| US7902080B2 (en) * | 2006-05-30 | 2011-03-08 | Applied Materials, Inc. | Deposition-plasma cure cycle process to enhance film quality of silicon dioxide |
| US20070277734A1 (en) * | 2006-05-30 | 2007-12-06 | Applied Materials, Inc. | Process chamber for dielectric gapfill |
| US7825038B2 (en) * | 2006-05-30 | 2010-11-02 | Applied Materials, Inc. | Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen |
| US8232176B2 (en) * | 2006-06-22 | 2012-07-31 | Applied Materials, Inc. | Dielectric deposition and etch back processes for bottom up gapfill |
| US7833893B2 (en) * | 2007-07-10 | 2010-11-16 | International Business Machines Corporation | Method for forming conductive structures |
| US7745352B2 (en) * | 2007-08-27 | 2010-06-29 | Applied Materials, Inc. | Curing methods for silicon dioxide thin films deposited from alkoxysilane precursor with harp II process |
| US7803722B2 (en) * | 2007-10-22 | 2010-09-28 | Applied Materials, Inc | Methods for forming a dielectric layer within trenches |
| US7943531B2 (en) | 2007-10-22 | 2011-05-17 | Applied Materials, Inc. | Methods for forming a silicon oxide layer over a substrate |
| US7867923B2 (en) * | 2007-10-22 | 2011-01-11 | Applied Materials, Inc. | High quality silicon oxide films by remote plasma CVD from disilane precursors |
| US8357435B2 (en) | 2008-05-09 | 2013-01-22 | Applied Materials, Inc. | Flowable dielectric equipment and processes |
| US8980382B2 (en) | 2009-12-02 | 2015-03-17 | Applied Materials, Inc. | Oxygen-doping for non-carbon radical-component CVD films |
| US7935643B2 (en) * | 2009-08-06 | 2011-05-03 | Applied Materials, Inc. | Stress management for tensile films |
| US8741788B2 (en) | 2009-08-06 | 2014-06-03 | Applied Materials, Inc. | Formation of silicon oxide using non-carbon flowable CVD processes |
| US7989365B2 (en) * | 2009-08-18 | 2011-08-02 | Applied Materials, Inc. | Remote plasma source seasoning |
| US8105956B2 (en) * | 2009-10-20 | 2012-01-31 | Micron Technology, Inc. | Methods of forming silicon oxides and methods of forming interlevel dielectrics |
| US8449942B2 (en) | 2009-11-12 | 2013-05-28 | Applied Materials, Inc. | Methods of curing non-carbon flowable CVD films |
| KR20120111738A (ko) | 2009-12-30 | 2012-10-10 | 어플라이드 머티어리얼스, 인코포레이티드 | 융통성을 가진 질소／수소 비율을 이용하여 제조된 라디칼에 의한 유전체 필름의 성장 |
| US8329262B2 (en) | 2010-01-05 | 2012-12-11 | Applied Materials, Inc. | Dielectric film formation using inert gas excitation |
| JP2013517616A (ja) | 2010-01-06 | 2013-05-16 | アプライド マテリアルズ インコーポレイテッド | 酸化物ライナを使用する流動可能な誘電体 |
| CN102714156A (zh) | 2010-01-07 | 2012-10-03 | 应用材料公司 | 自由基成分cvd的原位臭氧固化 |
| CN102844848A (zh) | 2010-03-05 | 2012-12-26 | 应用材料公司 | 通过自由基成分化学气相沉积的共形层 |
| US8236708B2 (en) | 2010-03-09 | 2012-08-07 | Applied Materials, Inc. | Reduced pattern loading using bis(diethylamino)silane (C8H22N2Si) as silicon precursor |
| US7994019B1 (en) | 2010-04-01 | 2011-08-09 | Applied Materials, Inc. | Silicon-ozone CVD with reduced pattern loading using incubation period deposition |
| US8476142B2 (en) | 2010-04-12 | 2013-07-02 | Applied Materials, Inc. | Preferential dielectric gapfill |
| US8524004B2 (en) | 2010-06-16 | 2013-09-03 | Applied Materials, Inc. | Loadlock batch ozone cure |
| US8318584B2 (en) | 2010-07-30 | 2012-11-27 | Applied Materials, Inc. | Oxide-rich liner layer for flowable CVD gapfill |
| US9285168B2 (en) | 2010-10-05 | 2016-03-15 | Applied Materials, Inc. | Module for ozone cure and post-cure moisture treatment |
| US8664127B2 (en) | 2010-10-15 | 2014-03-04 | Applied Materials, Inc. | Two silicon-containing precursors for gapfill enhancing dielectric liner |
| US10283321B2 (en) | 2011-01-18 | 2019-05-07 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
| US8450191B2 (en) | 2011-01-24 | 2013-05-28 | Applied Materials, Inc. | Polysilicon films by HDP-CVD |
| US8716154B2 (en) | 2011-03-04 | 2014-05-06 | Applied Materials, Inc. | Reduced pattern loading using silicon oxide multi-layers |
| US8445078B2 (en) | 2011-04-20 | 2013-05-21 | Applied Materials, Inc. | Low temperature silicon oxide conversion |
| US8466073B2 (en) | 2011-06-03 | 2013-06-18 | Applied Materials, Inc. | Capping layer for reduced outgassing |
| US9404178B2 (en) | 2011-07-15 | 2016-08-02 | Applied Materials, Inc. | Surface treatment and deposition for reduced outgassing |
| US8617989B2 (en) | 2011-09-26 | 2013-12-31 | Applied Materials, Inc. | Liner property improvement |
| US8551891B2 (en) | 2011-10-04 | 2013-10-08 | Applied Materials, Inc. | Remote plasma burn-in |
| US8889566B2 (en) | 2012-09-11 | 2014-11-18 | Applied Materials, Inc. | Low cost flowable dielectric films |
| US9018108B2 (en) | 2013-01-25 | 2015-04-28 | Applied Materials, Inc. | Low shrinkage dielectric films |
| US9412581B2 (en) | 2014-07-16 | 2016-08-09 | Applied Materials, Inc. | Low-K dielectric gapfill by flowable deposition |
| US20160225652A1 (en) | 2015-02-03 | 2016-08-04 | Applied Materials, Inc. | Low temperature chuck for plasma processing systems |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58171832A (ja) * | 1982-03-31 | 1983-10-08 | Toshiba Corp | 半導体装置の製造方法 |
| US4714520A (en) * | 1985-07-25 | 1987-12-22 | Advanced Micro Devices, Inc. | Method for filling a trench in an integrated circuit structure without producing voids |
| US4666556A (en) * | 1986-05-12 | 1987-05-19 | International Business Machines Corporation | Trench sidewall isolation by polysilicon oxidation |
| JPS63314844A (ja) * | 1987-06-18 | 1988-12-22 | Toshiba Corp | 半導体装置の製造方法 |
| US4927780A (en) * | 1989-10-02 | 1990-05-22 | Motorola, Inc. | Encapsulation method for localized oxidation of silicon |
| US5175123A (en) * | 1990-11-13 | 1992-12-29 | Motorola, Inc. | High-pressure polysilicon encapsulated localized oxidation of silicon |
| US5112772A (en) * | 1991-09-27 | 1992-05-12 | Motorola, Inc. | Method of fabricating a trench structure |
| US5246537A (en) * | 1992-04-30 | 1993-09-21 | Motorola, Inc. | Method of forming recessed oxide isolation |
| US5316965A (en) * | 1993-07-29 | 1994-05-31 | Digital Equipment Corporation | Method of decreasing the field oxide etch rate in isolation technology |
| US5294562A (en) * | 1993-09-27 | 1994-03-15 | United Microelectronics Corporation | Trench isolation with global planarization using flood exposure |
| US5387540A (en) * | 1993-09-30 | 1995-02-07 | Motorola Inc. | Method of forming trench isolation structure in an integrated circuit |
-
1995
- 1995-04-04 US US08/416,243 patent/US5786263A/en not_active Expired - Lifetime
-
1996
- 1996-02-03 TW TW085101342A patent/TW348274B/zh not_active IP Right Cessation
- 1996-03-25 DE DE69623679T patent/DE69623679T2/de not_active Expired - Lifetime
- 1996-03-25 EP EP96104675A patent/EP0736897B1/en not_active Expired - Lifetime
- 1996-04-01 JP JP10184596A patent/JP4416843B2/ja not_active Expired - Fee Related
- 1996-04-02 KR KR1019960009824A patent/KR100394517B1/ko not_active IP Right Cessation
-
2007
- 2007-01-09 JP JP2007001007A patent/JP4168073B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0736897A3 (en) | 1998-03-11 |
| KR960036914A (ko) | 1996-11-19 |
| TW348274B (en) | 1998-12-21 |
| JPH08279552A (ja) | 1996-10-22 |
| US5786263A (en) | 1998-07-28 |
| DE69623679D1 (de) | 2002-10-24 |
| JP4416843B2 (ja) | 2010-02-17 |
| DE69623679T2 (de) | 2003-05-22 |
| JP2007096353A (ja) | 2007-04-12 |
| EP0736897A2 (en) | 1996-10-09 |
| KR100394517B1 (ko) | 2003-10-17 |
| EP0736897B1 (en) | 2002-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4168073B2 (ja) | 集積回路においてトレンチアイソレーション構造を形成する方法 | |
| US6524931B1 (en) | Method for forming a trench isolation structure in an integrated circuit | |
| JP3874816B2 (ja) | 集積回路内のトレンチ分離構造および作成方法 | |
| US6285073B1 (en) | Contact structure and method of formation | |
| US6331469B1 (en) | Trench isolation structure, semiconductor device having the same, and trench isolation method | |
| US7132349B2 (en) | Methods of forming integrated circuits structures including epitaxial silicon layers in active regions | |
| US20040132253A1 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| US20070269969A1 (en) | Semiconductor structure pattern formation | |
| JP4411677B2 (ja) | 半導体装置の製造方法 | |
| US6248636B1 (en) | Method for forming contact holes of semiconductor memory device | |
| US5998302A (en) | Method of manufacturing semiconductor device | |
| KR20000003352A (ko) | 반도체 장치 제조방법 | |
| US6284624B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6696743B1 (en) | Semiconductor transistor having gate electrode and/or gate wiring | |
| KR100340867B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| CN113539968B (zh) | 半导体器件的形成方法 | |
| JPH09232573A (ja) | コンタクト孔の形成方法 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JPH08321607A (ja) | 半導体装置およびその製造方法 | |
| JP2822795B2 (ja) | 半導体装置の製造方法 | |
| KR20070013726A (ko) | 리세스 채널 트랜지스터의 제조 방법 | |
| JPH07202025A (ja) | 半導体装置の製造方法 | |
| KR100537185B1 (ko) | 반도체소자 제조 방법 | |
| KR19990084622A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070808 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070813 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |