DE1439728A1 - Festkoerper- bzw. Hybridschaltung mit geringer Nebenschlusskapazitaet und guter Waermeableitung - Google Patents

Festkoerper- bzw. Hybridschaltung mit geringer Nebenschlusskapazitaet und guter Waermeableitung

Info

Publication number
DE1439728A1
DE1439728A1 DE19641439728 DE1439728A DE1439728A1 DE 1439728 A1 DE1439728 A1 DE 1439728A1 DE 19641439728 DE19641439728 DE 19641439728 DE 1439728 A DE1439728 A DE 1439728A DE 1439728 A1 DE1439728 A1 DE 1439728A1
Authority
DE
Germany
Prior art keywords
semiconductor
carrier plate
layer
insulating
semiconductor bodies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19641439728
Other languages
English (en)
Inventor
Schuetze Dr Hans Juergen
Hennings Dr Klaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1439728A1 publication Critical patent/DE1439728A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Pressure Sensors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

9728
Telefunken Patentver.<ertungsgesellschaft
m.b.H.
Ulm (Donau), Elisabethenstraße 3
Ulm, den 29. Sept. 1964 J?£/Pt-ül/Be U 135/64
Festkdrper- bas. Hybridschaltunß mit geringer Nebenschlußkapazität und guter Wärmeableitung
Die Erfindung betrifft eine Festkörper- bzw. Hybridschaltung, bestehend aus Halbleiterkörpern mit darin befindlichen aktiven und/oder passiven Bauelementen, einem isolierenden Trägerplättchen, vorzugsweise aus Keramik und einer Leitungsbahnen bzw. auch passive Bauelemente tragenden Isolierschicht.
In der elektronischen r-dkrominiaturisierungstechnik sind Festkörperschaltungen bekannt, die aus aktiven und/oder passiven Bauelementen in einem Halbleiterkörper und Leitungsbahnen auf einer den Halbleiterkörper bedeckenden Isolierschicht bestehen. Bei sog. Hybridschaltungen befinden sich auch passive Bauelemente
909845/1214
BAD ORIGINAL
U39728
mit den Leitungsb:linen gemeinsam auf der den HalbleiterkörpT "bedeckenden Isolierschicht. Um .«echsel*virkungen zwischen den einzelnen Bauelementen der mikrominiaturisierten Schaltung zu verhindern, müssen die Bauelemente voneinander elektrisch isoliert sein. Dies geschieht mit Hilfe sog. üeparationsver.'aiiren. Meist v;erden zur Reparation in den Halbleiterkörper tiin^e-brachta pn-ubergange oder Isolierschichten benutzt. Ferner ist vorgeschlagen v.orden, längs der Barandung dor gewünschten separierten Halbleiterbereiche Graben aus dem Halbleitcrkörp ;r herauszuätzen, um auf diese .eise eine Isolierung vorschiedcn'r Bereiche im Halbleiterkörper zu erreichen. Die erahnten Vorfahren weisen jedoch mehrere Nachteile auf. während pn-übexvgängun und im Halbloitorkürpt'r eingebötteten Isolierschichten noch eine gewisse= Febenschlußkapazität in bezu,3 auf den übrigen Halbleiterkörper anhaftet, welche dor Anwendung der Schaltung bei höhten Frequenzen bzw.. geringen Schaltzeiten eina Grenze setzt, und ie Herstellung eingebetteter Isolierschichten nit komplizierten Atzverfahren verbunden ist, besitzen die mit herausgeätzten Gräben längs ihrer Bararidung versehenen Bauelemente einer mikrordniaturiäiorten Schaltung den Hachteil einer geringen värmeableitung, so daß letztere nur für lov;~ power-Kreise geeignet sind. In der Mikroiainiaturisierungstechnik sind nun sog. Dünnfilmschaltungen bekannt, das sind Schaltungen, bei denen aktive und/oder passive Bauelemente und
909845ΠΖ14
BAD ORIGINAL
U39728
n \ηϊ uine-r.* isolierenden Trägcrplättchen, ζ. Δ. aus Keramik, ngebraeht Dind. Die Dünnfilnschaltungen zeichnen sich durch sehr gering·;; Nv.-benschlußkapözitäten und eine gute ./äriaeab-Iu it ung aus.
Der Erfindung lic^t dii aufgäbe zugrunde, eine mikrominiaturisiiTto Fentlcörperschultung anzugeben, welche eine vernachlässigbar ti-c ringe iiebenschlußkapazität und trotzden eine gute ..'cirmoabloitung besitzt. Erfindungsgοmaß >.ird die Aufgabe dadurcL gelöüt, daß eine Festkörper- bz%. Kybridechaltungsanordnung, be stehe· na aus Halbleiterkörpern mit d< rin befindlichen aktiven und/oder passiven Bauelementen, c-inem isolierenden Trägerplätfcchen, vorzugsweise aus Keramik und einer Leitungsbahnen bzv/. auch passive -aueleiaenfce tragendBö. Isolierschicht vorgeschlagen .ird, bei der die Halbleiterkörper in Vertiefungen des Trägorplc-ttcliens eingebeti;et sind, und Halbleiterkörper und Trägerplattchon mit einer fortlaufenden, vorzugsweise stufenlosen und isolierenden Deckschicht bedeckt sind. Die erfindungsgemäße .Festkörper- bzw. Hybridschaltung zeichnet sich durch eine vernachlässigbar geringe Nebenschlußkapazität aus, da sich die Halbleiterkörper auf einem isolierenden Träger mit einer gegenüber Halbleitern geringeren Dielektrizitätskonstante befinden. Dabei weist der isolierende Träger noch etvis die gleiche Wärmeableitung wie ein Halbleitersubstrat auf. Gegenüber den durch Grabenätzung separierter. Elementen ist die «iärmoableitung ,um Größenordnungen besser.
909845/1214
BAD ORIGINAL
U39728
Ein a-.us.fülirün{jSbci£"piol für diu erfindungsgcmäßo bchalbunasoiiord-· nung ist in der Fig. Λ dargestellt, ^in Trägerplättchen 1 -.us Kpraiaik oder einen anderen geeigneten Isoliermaterial ist an seiner Oberfläche mit Vertiefungen 2 vorgegebener Tiefe z. Ii. 5o - 2oo /U und eiiioia querschnitt parallel zur Oberfläche, der etwas größer aiii der der gewünschten- separierten Halbleiterbertiche int,vorsehen. In die Vertiefungen 2 sind Halbleiterkörper 3, z. B. Siliziumhalbleiterkörper, eingesetzt. Die seitlichen Spalte zwischen dem Halbleiterkörper 3 und aem Trägörplättchcn sind uit teils oin-, teils polykristallinem Halbleitermaterial 4 aufgefüllt. Die Halbleiterkörper 3 und das Trägerplättchen 1 sind mit oiner"fortlaufenden Isolierschicht 5t z. B. einer biliziumoxjdschicht bedeckt.
Mn Verfahren zur Herstellung einer orfindungsgemäßen FestkÖrpor- bzw. Hybridschaltung sei anhand der Fig. 2 erläutert, ilin Träserplättchen 1, z. J. uus Keramik, wird an seiner Oberfläche mit Vertiefungen 2 vorgegebener Tiefe, otwa 5o - 2oo /U, und einem Querschnitt, der etwas größer als der der gewünschten separierten Halbloiterbereiche ist, versehen. Die Vertiefungen 2 werden entweder aus dem Trägersubstrat herausgearbeitet, z· B. chemisch, mechanisch durch Sandstrahlen oder Ultraschall oder thermisch mittels Elektronen« oder Laserstrahlen, oder es wird außerhalb ! der ^«unechten Vertiefungen eine ca, 5o - 2οό λχ dicke Schicht
- 5 - . Mtt4t/1tU V
BAD ORIGtNAL
U3972Ö
aus gleichem oder ähnlichem Kttorial. -.in das Träßürsubstrab auf «ba lrägurpläfctchen auffyitragon. In üie Vertiefungen 2 v*erdon Milbloiterkdrpür 3» z. ß. oiliziuinhalbluitorkörpor, eingesetzt, iucztere haben solche ^bmossunken^ daß sie sich seitlich !.üblichst Jgut an die· ßarandung dor Vortivfungen anfügen und nach oben hin mit dur Oberfläche des Trägerplättchons abschließen odor otv;as i Anschlioßond wird :uf der Halbleiterajioranung
ca; 2o ~ 1oo yU dicke Halbloit jrdeckschicht 4f z. IJ. aus oar Gasphase in oinem Epitaxialr^aictor abguschiedun, die'auf den eingesetzten Halbleiterkörpern 3 epitaxial und auf dom Trägerplatfcchon 1 polykristallin lufvächst. Dabei wachsen tuch c'.ie Spalte 4' zvjischen den Halbloitorkörp^r 3 und dem Trägerplättchcn 1 zu - sie sind dann mit t..ils ein-, teils polykri;.tdllinem Salbluituraiaterial gefüllt - und cc bleiben auf der Oberfläche der abgeschiedenen Schicht 4 nur noch leichte Unebenheiten 4" zurück. Falls Vorunreinigunpen, die aus dem Trägersubstrat horeusdaiiipfun oder -diffundieren, stören, ..ird die Oberfläche des irägorplättchens 1 schon vor dem Einsetzen der Halbleiterkörper Äit eiiior öittige Ju. dicken Passivierungsschicht aus Halblaiteraidterialj vorzugsweise mit einer aus der Gasphase abgeschiedenen Haitioiterschicht» oder mit einer Passivierungsschicht aus Isoiiermatferidlf a* B. biliziumoxyd, überzogen. Nach dem Abscheiden dbi« BeekseiiieiLt 4 steht zur t^oiteren Bearbeitung eine geschlossene HaIBl tiitörötlorfiächd zur Verfügung * welche dann z» B* dtireli
§09845/1214
BADORIGJNAt.
U39728
mechanisches Policron eingeebnet wird - in aer ϊΐ^;. 2 it-*t dies durch die gestrichelte Linie angedeutet - und z. B. Curcliclurrii— schos Polioron bis suf einige ,ü über der Träger- bz·.«. ll.ilbleiterkörperoborflache, in dor Fig. 2 bis zur Höhe- ·!· r .strichpunktierten Linie,.'ab^-tngon ..ird. Jun --rfölgt dnc- 2. i1. "th-.ri.iiKche Oxydation, bei der ai . :mf djr Träger- bzu. Halbleitcrkörpjrqberflache noch befindliche Hulbleit .rschicht durchoxydiert wird. Auf diese /eise- bildet sich e-ino fortlaufende Öxyd^chicht 5* iü Falle ein^r Siliziumhalbleit^rschicht -ine Siliziuuoxydschichfc^ welche das substrat 1 und di-j einkristallinen Bereiche 5 gleichmäßig bedeckt. In den einkristallin^n Bereichen der no her^eiitcll ten Hr.lbl-itoranordnung v.trdon dann in bekannter .»eis ;iit Hilfe dor PIm:r- und AUfdanpft-chnik aktive und/oder passive Halbleiterbauelouente erzeugt. Zun Cchluß './erden Leitungsbahnea bzv/. la Falle der bekannten Hybridtechnik Leitungsbuhnen und passive Bauoloia^r.te auf die Oxydschicht 5' aufgebracht.
In einer, in dor Figur 3 üozcigton ..Eiterbildung der Erfindung wird vorgeschlagen, die Halbleiterkörper 3 vor dem £insetzon in die Vertiefuiigv-ii αοε Träg:rplatJ;chens nit einer sie teilweise öder allseitig bedeckenden Isolierschicht 6 zu versehen, die bei Silizium z. B. \<i.dor durch thermische t-xydation erzeugt v.ird. Iii diesen F-Il , ächst die auf dem oübstrat 1 und den eingesetzten Haibleitorkörpern $ abgeschiedene Deckschicht 4 durchweg polykristallin odor amorph auf. Deshalb müssoii iaierbei die it
909845/1214
BADORlGiNAt
^; GC U39728
körper über di. outstratplättchenoberflache herausragen, damit bein tcilfecisün Abtr^en der abgvschiede«nen Schicht Lv bic zur Ti.f„ der ,jCstrichelt.-a Liui^ der Fig. 3 der oin^^ctztj jinkristallinc Halbleiterkörper an dii Oberfläche tritt, .uidornf Jlti Viürdx; sich übv-r d η Halbleiterkörpern ο int. polykristallin odor amorphe Schicht b.fiuden, die bei der Erzousun; von ßauwlei ontoii im Halbleiterkörper bzv/. auf der Isolierschicht hinderlich . ärc. Anschließend wird, v*iu in dor Fic,. ''.· darr;cstv.llt ist, du-r freigelegte Halbleiterkörper 3 und die Deckschicht 4 mit jiner Isolierschicht 5f z. B. durch eine thermische Oxidation, überzogen, bei e.r die Deckschicht 4 ^:anz oder teilweise durchoxydiert v.ird. Durch die auf die ILl ,1-it^ranordnung aufgebrachte Isolierschicht 6 sind die ILilbleitcrkörpor von den übrigun Teilen der Schaltung isoliert, auch wenn dio nach den .vbtragungsvorgang verbleibende Deckschicht M nicht ganz durchoxydiert \ iw. xius dem gleichen Grund wäre es liier auch nöglich, ein lialbleitendos Trägerplättchen zu verwenden, was jedoch wegen der dabei wisder auftretenden Koppelkapazitäten nicht zu empfehlen ist. Abschließend sei noch erwähnt, daß es bei Verwendung geeigneter abseheidungsverfahren für die Dockschicht 4 erfindungsgemäß möglich ist, die Herstellung der aktiven und/oder passiven Bauelemente in den Halbleiterkörpern sowohl vor als auch nach, dem Einbau der Halbleiterkörpex" in das fcubstratplättchen vorzunehmen. Ebenso ist.es auch möglich, in »-ff* Substratßlättchen Halbleiterkörper aus verschiedenem Material einzusettfiu
•••148Π114
BAD

Claims (6)

  1. U39728
    Patentanspruch ο-. Festkörper- bs;v. Hybridschaltungsanordnung, buscehend .'US Halbleiterkörpern mit darin befindlichen, aktiven und/oder passiven Bauelementen, oinoia isolierenden Trägerplättchen, vorzugsweise aus Keranik und einer Leitungsbahnen bz\.. auch passive Bauelemente tragenden Isolierschicht, dadurch gekennzeichnet, daß die Halbleiterkörper in Vertiefungen des Trägerplättchuns eingebettet sind und Halbleiterkörper und Trä&vrplättchen mit einer fortlaufenden, vorzugsweise stu- und isolierenden Deckschicht bedeckt sind.
  2. 2. Feitkörper- bzv*. Hybridecholtungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Spalte zwischen den Halbleiterkörpern bzw. deren Isolierschicht und dem Trägerplättchen mit teils ein-, teils polykristallinen Material aufgefüllt sind.
  3. 3. Festkörper- bzw. Hybridschaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Halbleiterkörper Siliziumhalbleiterkörper sind·
    909845/1214
    BAD OBIQiNAL
    U39728
  4. 4·. Verfahren zur Herstellung einer Festkörper- bzu. Hybridreh, ltvuif·;ε xnordnung nach einem der vorhergehenden iaisprüche dadurch gekennzeichnet, daß das isolierende Trägerplättchen an seiner Oberfläche mit Vertiefungen versehen wird, in diese Vertiefungen Halbleiterkörper eingesetzt worden, derart, doß üurch sie die Vertiefungen ausgefüllt '..-erden, anschließend t!.aj? Trägerplättchen und die eingesetzten Halbleiterkörper fciit einer Halbleitcrschicht bedeckt vtrdon, d'-nn diese Halbleiterschicht vorzugsweise durch Liechanischeä Polieren eingeebnet und daraufhin bis auf eine Renbdiokj von einigen λχ abgetragen .tird und schließ— lieh die verbleibende Halbleiterechicht vorzugsweise Eiittols thernischcr Oxydation c 11Z oder teilv.eise durchoxydiert . ird.
  5. 5. Verfahren nach Anspruch 4, dadurch gokennzeichnet, daß die das Trägerplättchen und die eingesetzten Halbleiterkörper bedeckende Halbleiterschicht in einem Epitaxialreaktor cus der Gasphase abgeschieden
  6. 6. Verfahren nach iaispruch 4 oder 5» dadurch gekennzeichnet, daß vor de* Einsetzen dor Halbleiterkörper in die Vertiefungen des Träg-rplättchens das Trägerplättchen an seinor
    909845/1214
    BAD
    U39728
    Oberfläche nit eiii^r dünnen ochicht -jus Halbleiter- odor Isoliermaterial überzogen -.ird.
    7# Verfahren nach -nspruch 4 bis b, dadurch pckwiiuz«;ichnc;t, d*ß die Halbluitorkörpor vor d-u Einsetzen iii die V^i?tio fungjn dos Trägerplättcht-ns nit uincr ihre Oberfläche ^..\ oder teilweise bo-Iockünde-n Isolierschicht, böispiclöv.oic·- nib einor uurch thornische Oxydation _rzoujjrt--n Oxydschicht, uurdon.
    303848/1214
    BAD ORIGINAL
    Leersei te
DE19641439728 1964-08-08 1964-10-03 Festkoerper- bzw. Hybridschaltung mit geringer Nebenschlusskapazitaet und guter Waermeableitung Pending DE1439728A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DET0026759 1964-08-08
DET0027136 1964-10-03
DET0027418 1964-11-14

Publications (1)

Publication Number Publication Date
DE1439728A1 true DE1439728A1 (de) 1969-11-06

Family

ID=27213131

Family Applications (3)

Application Number Title Priority Date Filing Date
DE19641439712 Pending DE1439712A1 (de) 1964-08-08 1964-08-08 Verfahren zur Herstellung isolierter einkristalliner Bereiche mit geringer Nebenschlusskapazitaet im Halbleiterkoerper einer mikrominiaturisierten Schaltungsanordnung auf Festkoerperbasis
DE19641439728 Pending DE1439728A1 (de) 1964-08-08 1964-10-03 Festkoerper- bzw. Hybridschaltung mit geringer Nebenschlusskapazitaet und guter Waermeableitung
DE1439741A Expired DE1439741C3 (de) 1964-08-08 1964-11-14 Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19641439712 Pending DE1439712A1 (de) 1964-08-08 1964-08-08 Verfahren zur Herstellung isolierter einkristalliner Bereiche mit geringer Nebenschlusskapazitaet im Halbleiterkoerper einer mikrominiaturisierten Schaltungsanordnung auf Festkoerperbasis

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE1439741A Expired DE1439741C3 (de) 1964-08-08 1964-11-14 Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität

Country Status (6)

Country Link
US (1) US3689992A (de)
CH (1) CH449777A (de)
DE (3) DE1439712A1 (de)
FR (1) FR1453410A (de)
GB (2) GB1124628A (de)
SE (1) SE337871B (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3815223A (en) * 1971-02-08 1974-06-11 Signetics Corp Method for making semiconductor structure with dielectric and air isolation
US3786560A (en) * 1972-03-20 1974-01-22 J Cunningham Electrical isolation of circuit components of integrated circuits
US3883948A (en) * 1974-01-02 1975-05-20 Signetics Corp Semiconductor structure and method
JPS589584B2 (ja) * 1974-01-11 1983-02-22 株式会社日立製作所 ハンドウタイソウチ
US4169000A (en) * 1976-09-02 1979-09-25 International Business Machines Corporation Method of forming an integrated circuit structure with fully-enclosed air isolation
US4106050A (en) * 1976-09-02 1978-08-08 International Business Machines Corporation Integrated circuit structure with fully enclosed air isolation
US4860081A (en) * 1984-06-28 1989-08-22 Gte Laboratories Incorporated Semiconductor integrated circuit structure with insulative partitions
US4987101A (en) * 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
US5070026A (en) * 1989-06-26 1991-12-03 Spire Corporation Process of making a ferroelectric electronic component and product
US5098856A (en) * 1991-06-18 1992-03-24 International Business Machines Corporation Air-filled isolation trench with chemically vapor deposited silicon dioxide cap
US5227658A (en) * 1991-10-23 1993-07-13 International Business Machines Corporation Buried air dielectric isolation of silicon islands
GB9305448D0 (en) * 1993-03-17 1993-05-05 British Tech Group Semiconductor structure and method of manufacturing same
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US5508231A (en) * 1994-03-07 1996-04-16 National Semiconductor Corporation Apparatus and method for achieving mechanical and thermal isolation of portions of integrated monolithic circuits
US5750415A (en) * 1994-05-27 1998-05-12 Texas Instruments Incorporated Low dielectric constant layers via immiscible sol-gel processing
EP1084511A1 (de) 1998-05-08 2001-03-21 Infineon Technologies AG Substrat und dessen herstellungsverfahren
US6211057B1 (en) 1999-09-03 2001-04-03 Taiwan Semiconductor Manufacturing Company Method for manufacturing arch air gap in multilevel interconnection
GB2371922B (en) 2000-09-21 2004-12-15 Cambridge Semiconductor Ltd Semiconductor device and method of forming a semiconductor device
AU9006801A (en) * 2000-09-21 2002-04-02 Cambridge Semiconductor Ltd Semiconductor device and method of forming a semiconductor device
US7679160B2 (en) * 2004-09-03 2010-03-16 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
FR2947949B1 (fr) 2009-07-08 2012-03-02 Centre Nat Rech Scient Module electronique de puissance
US8853816B2 (en) 2012-12-05 2014-10-07 Nxp B.V. Integrated circuits separated by through-wafer trench isolation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3079254A (en) * 1959-01-26 1963-02-26 George W Crowley Photographic fabrication of semiconductor devices
US3158788A (en) * 1960-08-15 1964-11-24 Fairchild Camera Instr Co Solid-state circuitry having discrete regions of semi-conductor material isolated by an insulating material
US3290753A (en) * 1963-08-19 1966-12-13 Bell Telephone Labor Inc Method of making semiconductor integrated circuit elements
US3307239A (en) * 1964-02-18 1967-03-07 Bell Telephone Labor Inc Method of making integrated semiconductor devices

Also Published As

Publication number Publication date
FR1453410A (fr) 1966-06-03
GB1124627A (en) 1968-08-21
CH449777A (de) 1968-01-15
SE337871B (de) 1971-08-23
DE1439741B2 (de) 1975-01-09
GB1124628A (en) 1968-08-21
DE1439741C3 (de) 1975-08-21
DE1439741A1 (de) 1969-09-04
US3689992A (en) 1972-09-12
DE1439712A1 (de) 1968-11-28

Similar Documents

Publication Publication Date Title
DE1439728A1 (de) Festkoerper- bzw. Hybridschaltung mit geringer Nebenschlusskapazitaet und guter Waermeableitung
DE3038187C2 (de) Feldeffekt-Speichertransistor
DE10036725C2 (de) Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
DE3922456C2 (de)
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE2201150A1 (de) Ladungsgekoppelte Halbleiterschaltung
DE1514818A1 (de) Festkoerperschaltung,bestehend aus einem Halbleiterkoerper mit eingebrachten aktiven Bauelementen und einer Isolierschicht mit aufgebrachten passiven Bauelementen und Leitungsbahnen
DE19727466A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE1564336A1 (de) Isolierung fuer Halbleiter
DE3247197A1 (de) Elektrisch programmierbare und loeschbare speicherzelle
EP0005165A1 (de) Verfahren zur Herstellung von isolierten Leitbereichen aus polykristallinem Silicium sowie entsprechend aufgebaute Halbleiteranordnungen mit Feldeffektelementen
DE19637189A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP1161770A1 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE102004044619B4 (de) Kondensatorstruktur in Grabenstrukturen von Halbleiterbauteilen und Halbleiterbauteile mit derartigen Kondensatorstrukturen und Verfahren zur Herstellung derselben
DE4007604A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE1589687B2 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE2902665C2 (de)
DE4038115C2 (de) Halbleiterspeicher
DE19723936A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE10306315B4 (de) Halbleitervorrichtung und entsprechendes Herstellungsverfahren
DE1639349B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung
EP0626100B1 (de) Verfahren zur herstellung einer halbleiterstruktur
EP1234332B1 (de) Dram-zellenstruktur mit tunnelbarriere