DE2201150A1 - Ladungsgekoppelte Halbleiterschaltung - Google Patents

Ladungsgekoppelte Halbleiterschaltung

Info

Publication number
DE2201150A1
DE2201150A1 DE19722201150 DE2201150A DE2201150A1 DE 2201150 A1 DE2201150 A1 DE 2201150A1 DE 19722201150 DE19722201150 DE 19722201150 DE 2201150 A DE2201150 A DE 2201150A DE 2201150 A1 DE2201150 A1 DE 2201150A1
Authority
DE
Germany
Prior art keywords
electrode
substrate
charge
area
semiconductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722201150
Other languages
English (en)
Other versions
DE2201150B2 (de
DE2201150C3 (de
Inventor
Kosonocky Walter Frank
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2201150A1 publication Critical patent/DE2201150A1/de
Publication of DE2201150B2 publication Critical patent/DE2201150B2/de
Application granted granted Critical
Publication of DE2201150C3 publication Critical patent/DE2201150C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76825Structures for regeneration, refreshing, leakage compensation or the like
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287Organisation of a multiplicity of shift registers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76808Input structures
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/053Field effect transistors fets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/122Polycrystalline

Description

7322-7l/Kö/S
RCA Docket No. 63,696
Convention Date:
January 14, 1971
RCA Corporation, New York, K.Y., V.St.A.
Ladungsgekoppelte Halbleiterschaltung
Die Erfindung betrifft eine ladungsgekoppelte Halbleiterschaltung mit einem Substrat aus Halbleitermaterial gegebenen Leitungstyps. Die Halbleiterschaltung eignet sich besonders für Serien-Register.
Die Verwendung von ladungsgekoppelten Halbleiterschaltungen oder -Schaltungsbausteinen ist in der Arbeit von W.S. Boyle und G.D. Smith "Charge Coupled Semiconductor Devices" in der Zeitschrift "Bell System Technical Journal", April 1970, Seite 587, sowie in der Arbeit von G.F. Amelio, M.F. Tompsett und G.E.Smith "Experimental Verification of the Charge Coupled Device Concept" auf Seite 593 der gleichen Zeitschrift beschrieben. Ferner sind ladungsgekoppelte Halbleiterschaltungen in der Arbeit von M.F. Tompsett, G.F. Amelio und G.E. gmith "Charge Coupled 8-Bit Shift Register" in "Applied Physics Letters", Band 17, 3, Seite 1.11, August I97O, erörtert. Bei solchen Halbleiterschaltungen werden Ladungen in an der Oberfläche eines Halbleiterkörpers erzeugten Potentialgruben oder -wannen gespeichert und mit Hilfe von angelegten Spannungen entlang dieser Oberfläche transportiert. Und zwar handelt es sich bei diesen Ladungen um Minoritätsträger, die an den Grenzflächen zwischen dem Silicium (Si) und dem Siliciumdioxyd (SiOg) von MOS-Kondensatoren gespeichert sind.Sie werden durch Beeinflussung der Spannungen an den Kondensatoren von Kondensator
209833/1012
SAD ORlQiNAt
zu Kondensator auf dem selben Substrat oder Halbleiterkörper übertragen.
Der Erfindung liegt die Aufgabe zugrunde, ladungsgekoppelte Halbleiterschaltungen dieser Art zu verbessern.
Eine Halbleiterschaltung der eingangs genannten Art ist ge maß einer Ausführungsform der Erfindung gekennzeichnet durch eine Ladungsträgerquelle in Form eines das Substrat berührenden Gebietes eines anderen Leitungstyps; eine dicht bei der Ladungsträgerquelle angeordnete Einrichtung zum Bilden einer Potentialwanne im Substrat, in die Ladungsträger von der Ladungsträgerquelle fließen können; eine mit der Ladungsträgerquelle gekoppelte Einrichtung zum Steuern des Ladungsträgerflusses von der Ladungsträgerquelle zur Potentialwannej und eine die Ladungsträgerquelle gegenüber dem Substrat in Sperrichtung vorspannende Einrichtung.
In Weiterbildung dieser Ausführungsform ist die Halbleiterschaltung gekennzeichnet durch eine Einrichtung, die bei Empfang eines einzelnen Impulses im Substrat eine Potentialwanne erzeugt, die an ihrem einen Rand erheblich tiefer als an ihrem anderen Rand ist.
Gemäß einer anderen Ausführungsform der Erfindung ist eine ladungsgekoppelte Halbleiterschaltung mit einem Substrat aus Halbleitermaterial, in dem Ladungen gespeichert werden können, gekennzeichnet durch eine Anzahl von Reihen aus verhältnismäßig dünner Isolierschicht auf dem Substrat, wobei jede dieser Reihen eine Substratlänge für die Fortleitung von Ladungen bildet; mehrere längs jeder Reihe nebeneinander angeordnete Elektroden, deren jede im Substrat eine asymmetrische Potentialwanne erzeugt, die in dem in Richtung der gewünschten Signalfortleitung gelegenen Teil erheblich tiefer als in dem in der entgegengesetzten Richtung gelegenen Teil ist; und eine Einrichtung, die in jeder Reihe jede zweite Elektrode mit der einen Phase und die übrigen Elektroden mit der anderen Phase einer zweiphasigen Schiebespannung beaufschlagt.
Gemäß einer weiteren Ausführungsform der Erfindung ist eine Halbleiterschaltung der eingangs genannten Art gekennzeichnet durch zwei voneinander beabstandete, das Substrat berührende Gebiete aus Halbleitermaterial eines vom Leitungstyp des Substrats verschiedenen Leitungstyps; eine Einrichtung, die das erste dieser Gebiete auf einer solchen Spannung hält, daß es als Akzeptor für Minoritätsträger verfügbar ist; eine im Abstand vom Substrat zwischen den beiden Gebieten angeordnete Steuerelektrode zum Steuern des Minoritätsträgerflusses vom- zweiten zum ersten Gebiet; eine mit dem Substrat gekoppelte Einrichtung, die in demjenigen Substratteil, wo das zweite Gebiet sich befindet, eine Minoritätsträgerladung erzeugt; eine an das zweite Gebiet angeschlossene Ausgangsklemme, an der ein Signal abfühlbar ist; und eine Einrichtung, welche die Steuerelektrode mit einem Signal in einem solchen Sinne beaufschlagt, daß eine etwa im zweiten Gebiet vorhandene Ladung zum^rsten Gebiet geleitet und das zweite Gebiet daraufhin auf einen Bezugsspannungspegel zurückgesetzt wird.
Gemäß einer weiteren Ausführungsform der Erfindung ist die Halbleiterschaltung gekennzeichnet durch zwei ladungsgekoppelte Schieberegister; eine Einrichtung, die gleichzeitig Ladungssignale durch das eine und Komplemente dieser Signale durch das andere Schieberegister schiebt; und einen mit seinem einen Eingang an eine Stufe des einen Schieberegisters und mit seinem anderen Eingang an eine entsprechende Stufe des anderen Schieberegisters angekoppelten Differenzsignaldetektor.
Gemäß einer nreiteren Ausführungsform der Erfindung ist eine ladungsgekoppelte Halbleiterschaltung mit einem Substrat gegebenen Leitungstyps gekennzeichnet durch zwei in verhältnismäßig dichtem Abstand im Substrat angeordnete Gebiete des entgegengesetzten Leitungstyps; eine mit dem zweiten dieser Gebiete gekoppelte Einrichtung, die im Substrat während eines gegebenen Zeitintervalls einen Leitungsweg vom zweiten Gebiet nach einer Bezugsspannungsquelle (Y+) zum Zurücksetzen des zweiten Gebietes auf einen Bezugsspannungspegel erzeugt; und eine mit dem zweiten Gebiet und dem Teil des Substrats zwischen den beiden Gebieten gekoppelte Elektrodenanordnung, die das erste Gebiet während eines zweiten
233633/1612
Zeitintervalls auf einen Spannungspegel zurücksetzt.
Erfindungsgemäß ist ferner ein Verfahren zur Fortleitung einer Ladung mit hoher Geschwindigkeit von einer Potentialwanne in einem Substrat unterhalb einer Elektrode in ein Gebiet des Substrats unterhalb einer benachbarten Elektrode vorgesehen, das dadurch gekennzeichnet ist, daß die Elektroden um eine Strecke voneinander beabstandet werden, die nicht größer ist als der Abstand der Elektroden vom Substrat; und daß im Substrat unterhalb der benachbarten Elektrode ein Verarmungsgebiet mit einer der Elektroden! breite vergleichbaren Tiefe erzeugt wird.
Die Erfindung wird nachstehend an Hand der Zeichnungen im einzelnen erläutert. Es zeigen:
Figur 1 ein teilweise in Blockform und teilweise im Querschnitt dargestelltes Schema eines Teils einer erfindungsgemäßen Halbleiterschaltungj
Figur 2 und 3 Blockschaltschemata verschiedener Ausführungsformen der erfindungsgemäßen Halbleiterschaltung;
Figur 4 eine Querschnittsdarstellung des Eingangsendes eines Schieberegisters gemäß einer Ausführungsform der Erfindung;
Figur 5 ein Diagramm, das in der Schaltung nach Figur 4 auftretende Signalformen wiedergibt;
Figur 6a bis 6e Darstellungen der Potentialwannen, die bei Anlegen verschiedener Spannungen an die Schaltung nach Figur 4 gebildet werden;
Figur 7 eine schematische Querschnittsdarstellung einer anderen Form des Eingangsendes der erfindungsgemäßen Schaltung;
Figur 8 ein Diagramm, das im Betrieb der Schaltung nach Figur 7 auftretende Signalformen wiedergibt;
Figur 9 eine realistischere Querschnittsdarstellung eines Teils eines Schieberegisters gemäßjeiner Ausführungsform der Erfindung;
Figur 10 eine schematische Querschnittsdarstellung einer anderen Ausführungsform eines erfindungsgemäßen Schieberegisters;
209833/1015
Figur 11 eine realistischere QuerSchnittsdarstellung der Ausführungsform nach Figur 10;
Figur 12 eine Ouerschnittsdarstellung einer anderen Ausführungsform eines erfindungsgemäßen Schieberegisters;
Figur 13 die Wirkungsweise der Schaltungen nach Figur 9 bis 12 erläuternde Diagramme, die Signalformen sowie Potentialwannen wiedergeben;
Figur 14 eine, teilxveise schematische Grundrißdarstellung einer ziieidimensionalen Schieberegisteranordnung gemäß einer weiteren Ausführungsform der Erfindung;
Fignr 15 und 16 Querschnittsdarstellungen entlang den Schnitt linien 15-15 bzw. l6-l6 in Figur 14;
,Figur 17 eine teilweise schematische Grundrißdarstellung einer anderen Ausführungsform einer erfindungsgemäßen zweidimensionalen Schieberegisteranordnung;
Figur 18 und 19 Querschnittsdarstellungen entlang den Schnittlinien I8-I8 bzw, 19-19 in Figur 17;
Figur 20 eine Grundrißdarstellung einer weiteren Ausführungsform eines erfindungsgemäßen Schieberegisters;
Figur 21 eine Grundrißdarstellung eines Teils eines erfindungsgemäßen Mehrkanal-Schieberegisters;
Figur 22 eine Querschnittsdarstellung entlang der Schnittlinie 22-22 in Figur 21;
Figur 23 eine Grundrißdarstellung eines Teils einer weiteren Ausführungsform eines erfindungsgemäßen Schieberegisters;
Figur 24 eine Querschnittsdarstellung entlang der Schnittlinie 24-24 in Figur 23;
Figur 2 5 eine Grundrißdarstellung eines Teils einer weiteren Ausführungsform eines erfindungsgemäßen Schieberegisters;
Figur 26j 27 und 28 Querschnittsdarstellungen entlang den Schnittlinien 26-26, 27-27 bzw. 28-28 in Figur 25;
Figur 29 eine schematische Querschnittsdarstellung einer
209833/1012
Ausführungsform einer erfindungsgemäßen Koppelanordnung für ein dreiphasiges Schieberegistersystem zum Koppeln des Ausgangsendes eines Registers mit dem Eingangsende eines zweiten Registers;
Figur 30 eine die Ladungsfortleitung in der Schaltung nach Figur 29 veranschaulichende Darstellung;
Figur 31 ein Diagramm, das in der Schaltung nach Figur 29 auftretende Signalformen wiedergibt;
Figur 32 eine schematische Querschnittsdarstellung einer anderen Ausführungsform einer erfindungsgemäßen Koppelanordnung für ein vierphasiges Schieberegistersystem;
Figur 33 ein Diagramm, das im Betrieb der Schaltung nach Figur 32 auftretende Signalformen wiedergibt;
Figur 34 eine Querschnittsdarstellung einer weiteren Ausführungsform einer erfindungsgemäßen Koppelschaltung;
Figur 35 ein Diagramm, das im Betrieb der Schaltungnach Figur 34 auftretende Signalformen wiedergibt;
Figur 36 eine die Wirkungsweise der Schaltung nach Figur 34 veranschaulichende Darstellung;
Figur 37 eine realistischere Darstellung einer weiteren Ausführungsform einer erfindungsgemäßen Koppelschaltung für ein vierphasiges Schieberegistersystem;
Figur 38 und 39 Querschnittsdarstellungen abgewandelter Ausführungsformen der Eingangsschaltung des Empfangsregisters nach Figur 37;
Figur 40 eine Querschnittsdarstellung einer weiteren Ausführungsform einer erfindungsgemäßen Koppelschaltung, die mit einer zweiphasigen Versorgungsspannung arbeitet;
Figur 41 ein Diagramm, das im Betrieb der Schaltung nach Figur 40 auftretende Signalformen wiedergibt;
Figur 42 eine Grundrißdarstellung, die eine mögliche Auslegung der Schaltung nach Figur 40 veranschaulicht;
Figur 43 eine Querschnittsdarstellung einer anderen Ausführungsform einer Koppelschaltung, die mit einer zweiphasigen
209033/101^
Versorgungsspannung arbeitet;
Figur 44 ein Diagramm^ das im Betrieb der Schaltung nach Figur 43 auftretende Signalformen wiedergibt]
Figur45 eine Grundrißdarstellung, die eine mögliche Auslegung der Schaltung nach Figur 43 veranschaulicht;
Figur 46 eine schematische Darstellung einer weiteren Ausführungsform einer erfindungsgemäßen Koppelschaltung;
Figur 47 das Blockschaltschema einer Koppelschaltung für z.B. die Schaltungsausführung nach Figur 21;
Figur 48 eine teils querschnittliche, teils schaltschematische Darstellung des Aufbaus der Schaltung nach Figur 47J
Figur 49 das Schaltschema einer anderen möglichen Form der Schaltung nach Figur 47;
Figur 50 eine teils querschnittliche, teils schaltschematische Darstellung einer weiteren Ausführungsform einer erfindungsgemäßen· Koppelschaltung;
Figur 51 eine schematische Darstellung einer das Ausgangsende eines I^gisters mit dem Eingangsende eines anderen Registers koppelnden Schaltung sowie von Eingangs-Ausgangsschaltungen für das System;
Figur 52a-52h QuerSchnittsdarstellungen, die ein Verfahren zum Herstellen der erfindungsgemäßen Halbleiterschaltungen veranschaulichen.
Bevor die Erfindung im einzelnen beschrieben wird, soll zunächst ein Gesamtsystem allgemein erläutert werden. Hierzu wird als Ausführungsbeispiel ein Serien-Speicher herangezogen, der aus mehreren Schieberegistern aufgebaut ist und als Umlaufspeicher betrieben werden kann. Darauf folgt eine eingehendere Erläuterung (l) des Eingangsendes des Systems, (2) der Mitte des Systems, ^3) der Kopplung zwischen den Schieberegistern des Systems, A) des Ausgangsendes des Systems, (5) allgemeiner Überlegungen der Konstruktion von ladungsgekoppelten Schiebeanordnungen, (0; spezieller Überlegungen für den Schnellbetrieb und (7) von Herstellungsverfahren.
209833/1012
Das gemeinsame Substrat 10 der Halbleiterschaltung nach Figur 1 ist um der besseren Übersichtlichkeit willen in zwei Teilen dargestellt. Das Substrat besteht aus einem Halbleitermaterial wie η-leitendem Silicium. Andere Möglichkeiten werden später erörtert. Eine dünne Schicht aus Isoliermaterial wie Siliciumdi oxyd (SiO2) ist auf denjenigen Teilen der Oberfläche des Halbleitersubstrats angeordnet, unter denen die Ladungssignale sich bewegen. Die Schichtdicke kann 500 bis 2000 A* betragen. Die übrigen Gebiete der Siliciumoberfläche (nicht gezeigt) können mit einer dicken Siliciumdioxydschicht von z.B. 10000 A oder mehr bedeckt sein.
Auf der Siliciumdioxydschicht sind mehrere leitende Platten oder Elektroden 14-0, 14-1, 14-2...l4-(n+l) aus einem Metall wie Aluminium angebracht. Im Substrat 10 sind dicht bei der Steuerelektrode 14-0 eine Ladungsträgerquelle S. und dicht bei der Steuerelektrode 14-(n+l) eine Einrichtung C1 mit einem Ladungsträgerkollektor angeordnet. Die Ladungsträgerquelle S und die Einrichtung C1 sind in Figur 1 nur in Form von Rechtecken wiedergegeben. Ihre tatsächliche Ausbildung ist in anderen Figuren gezeigt und wird später erläutert. Die vollständige Anordnung arbeitet in noch zu erläuternder Weise als Schieberegister.
Neben dem ersten Schieberegister befindet sich ein ähnlich wie dieses aufgebautes zweites Schieberegister. Es enthält eine Mxnoritätsträgerquelle S0, mehrere leitende Platten oder Elektroden 16-0, 16-1, 16-2 usw.auf der Siliciumdioxydoberfläche 12 und eine bei der Steuerelektrode l6-(n+l) angeordnete Einrichtung C-, die den gleichen Aufbau und die gleiche Funktion wie die Einrichtung C1 haben kann.
Der Ausgang 18 des ersten Schieberegisters ist mit dem Eingangskreis des zweiten Schieberegisters über eine Signalrückkopplungsschaltung verbunden. Diese kann einfach aus einer einzelnen Verbindung zwischen den beiden Registern, angedeutet durch die gestrichelte Linie 171, oder aus einer zwischen die beiden Register gekoppelten äußeren Schaltung, angedeutet duroh den Block 19, bestehen. Die Ausgangsleitung 18-1 des zweiten Schieberegisters
209833/1015
kann an den Eingang des nächstfolgenden Schieberegisters (nicht gezeigt) angekoppelt sein. Diese Kopplung kann in der bereits erläuterten Weise bewerkstelligt werden, oder die Ausgangsleitung l8-l kann über eine Rückkopplungsschaltung an die Ladungsträgerquelle S1 angekoppelt sein, so daß sich ein Umlaufspeicher ergibt. Als dritte Möglichkeit oder zusätzlich kann die Ausgangsleitung I8-I den Ausgang des Systems bilden. Diese verschiedenen Möglichkeiten werden später an Hand der Figuren 2 und 3 erläutert.
Die in den Serien-Speicher nach Figur 1 eingegebene Information kann von Stufe zu Stufe unter Steuerung durch eine Mehrphasen-Spannungsquelle fortgeleitet werden, die ein drei-, vier- oder höherphasiges Signal erzeugt, jedoch vorzugsweise eine zweiphasige Spannungsquelle ist, da in diesem Fall der Speicher kompakter ausgebildet werden kann und unter gewissen Bedingungen· schneller arbeitet. Bei Verwendung einer zweiphasigen Spannungsquelle ergibt sich allerdings nicht zwangsläufig eine Signalfortleitung in nur einer Richtung.
Die Anordnung nach Figur 1 enthält außerdem verschiedene Gleichstromvorspanneinrichtungen, die zwar nicht in Figur 1, jedoch in späteren Figuren gezeigt sind und im dortigen Zusammenhang näher erläutert werden.
Vor der Erläuterung der Wirkungsweise der Anordnung nach Figur 1 soll zunächst die allgemeine Theorie der Wirkungsweise von ladungsgekoppelten Schaltungen erörtert werden. Wird an eine Leiterplatte oder Elektrode wie 14-2 ein Spannungsimpuls gelegt, so entsteht in demjenigen Teil des η-leitenden Substrats, der sich unmittelbar unterhalb dieser Elektrode befindet, ein sogenanntes tiefes Verarmungsgebiet. Das heißt, die angelegte negative Spannung treibt oder stößt Majoritätsträger, Elektronen im Falle eines η-leitenden Substrats, von der Substratoberfläche direkt unter der Elektrode wie 14-2 weg oder zurück. Dies hat zur Folge, daß an der Oberfläche des n-Siliciums eine Potentialgrube oder -wanne entsteht, die dem induzierten Verarmungsgebiet entspricht. Die Tiefe der Potentialwanne ist dem Quadrat der Tiefe des Verarmungsgebietes proportional. Je höher der spezifische Widerstand
209833/1012
des Substrats ist, desto größer ist die Verarmungstiefe bei einem Spannungsimpuls gegebener Amplitude. Je dicker die Siliciumdioxydschicht unterhalb der Elektrode ist, desto flacher ist die Verarmungstiefe bei einer gegebenen Spannungsamplitude an der Elektrode.
Eine an der Oberfläche des Siliciuiasubstrats gebildete Potentialwanne ist bestrebt, Minoritätsträger (in diesem Fall Löcher oder Defektelektronen) anzusammeln. Diese kommen, wenn sie von keiner anderen Stelle verfügbar sind, aus dem Substrat selbst. In diesem Fall werden die Ladungsträger thermisch, und zwar hauptsächlich durch einen Oberflächenerzeugungsvorgang erzeugt. Sie bilden an der Oberfläche des Siliciumstrats eine Inversionsschicht, in der die Potentialwanne in einer Zeit von ungefähr einer Sekunde entsteht. Das heißt, die unterhalb der Elektrode bei Auftreten eines negativen Spannungsimpulses erzeugte Potentialwanne wird "auf natürliche Weise" mit Minoritätsträgern gefüllt. Die Ladungsmenge, die in einer solchen Potentialwanne angesammelt werden kann, ist gleich derjenigen Ladung, die erforderlich ist, um die Anzahl der zuvor "freigesetzten" immobilen Ionen (Ionen, die zuvor ihre Ladung aufgegeben haben) im tiefen Verarmungsgebiet zu ersetzen, plus der zusätzlichen Ladung, dieaufgrund der Kapazität zwischen dem Substrat und der betreffenden Elektrode aufgebaut wird.
Bei der in Figur 1 gezeigten bevorzugten Ausführungsform beruht die Bereitstellung der in eine Potentialwanne als Signal eingeführten Ladung nicht auf der thermischen Erzeugung von Ladungsträgern. Statt dessen ist eine Ladungsträgerquelle S1 vorgesehen, die ein stark dotiertes p+-Gebiet int Substrat sein kann, wie in Kürze erläutert werden wird. Bei Anlegen einer Spannung V an die
Steuerelektrode 14-0, die negativer ist als die Quellenspannung, und einer negativen Spannung an die Elektrode 14-1, deren Vorderflanke die Hinterflanke der Spannung -V überlappen kann, (oder einfach durch Anlegen eines Spannungsimpulses V an die Elektrode
14-0, der zeitlich mit der an die Elektrode 14-1 gelegten Spannung zusammenfällt) entsteht zwischen der Quelle S1 und der unterhalb der Elektrode 14-1 erzeugten Potentialwanne eine Inversionsschicht. Ladungsträger wandern sehr rasch, in einer Zeit von einigen wenigen bis einigen zehn Nanosekunden bei entsprechendem Schaltungsaufbau,
209633/1013
von der Ladungsträgerquelle durch diese Inversionsschicht oder diesen "Kanal" unter der Elektrode 14-0 in die Potentialwanne unter der Elektrode 14-1. Eine Steuerung dieses Ladungsdurchgangs kann über die Steuerelektrode 14-0 erfolgen, und/oder die Ladungsträgerquelle selbst kann impulsgesteuert werden, wie in Kürze erläutert wird.
Die Speicherung von Ladung unter einer Elektrode oder Leiterplatte kann die Anwesenheit einer Binärziffer (eines Bits), beispielsweise "1", darstellen. Die Abwesenheit von Ladungsträgern im Gebiet des Substrats unter einer Elektrode kann die Speicherung des Bits "0" darstellen. Andere Möglichkeiten werdenspäter erörtert.
Bei der Anordnung nach Figur 1 werden Ladungen von einer Potentialwanne zur nächsten, d.h. vom Substratgebiet unter einer Elektrode zum Substratgebiet unter der nächstbenachbarten Elektrode, durch mehrphasige Spannungen übertragen. Das heißt, die Übertragung erfolgt unter dem Einfluß eines elektrischen Feldes, das als "Driftfeld" bezeichnet werden kann. Ein anderer Mechanismus, der für die übertragung von Ladung von "Kondensator" zu "Kondensator" (wobei als Kondensator eine Elektrode wie 14-1, das Gebiet des n-Halbleitersubstrats unter dieser Elektrode und die Siliciumdioxidschicht zwischen beiden angesehen werden kann) in Frage kommt, ist die Ladungsträgerdiffusion, die bei ladungsgekoppelten Schaltungen normalerweise ebenfalls ein induziertes Drift- oder Wanderfeld zur Folge hat. Wie noch erläutert werden wird, sollte im Hinblick auf schnelles Arbeiten die ladungsgekoppelte Schaltung so ausgebildet sein, daß sie unter dem Einfluß des Driftfeldes statt der Diffusion arbeitet.
Wenn eine Ladung die letzteElektrode 14-n des Schieberegisters erreicht, kann sie abgefühlt werden, und das abgefühlte Signal kann dazu verwendet werden, den Übergang von Ladung nach den Eingangsstufen des nächsten Registers zu steuern. Bei der Übertragung sind eine Steuerelektrode 14-(n+l) und die Einrichtung C. beteiligt, Die Funktion der Einrichtung C1 besteht darin, die Anwesenheit von Ladung wahrzunehmen und daraufhin einen Spannungspegel, der das Signal im zweiten Schieberegister regenerieren kann, zu er-
2098^3/101^
zeugen und das Ladungssignal vom ersten Schieberegister zu entfernen. Beispielsweise kann ein massefreier Schaltungspunkt in der Einrichtung C1 dazu verwendet werden, ein Signal auf die Steuerelektrode l6-0 zu koppeln, so daß die Quelle S0 Ladung in das Gebiet unter der Elektrode I6-I übertragen kann oder nicht, wenn die Elektrode I6-I von der Spannungsquelle 20 mit einem entsprechenden negativen Spannungsimpuls beaufschlagt ist. Diese Verbindung ist durch die gestrichelte Linie 171 oder durch die Anordnung l8, 19 angedeutet. Im ersteren Fall ist die Verbindung so beschaffen, daß das Komplement des bei 14-n anwesenden Bits in das Gebiet unter I6-I übertragen wird. Im letzteren Fall kann entweder das Bit oder dessen Komplement übertragen werden, wie noch erläutert werden wird.
Figur 2 zeigt das Blockschaltschema einer möglichen Anordnung von Schieberegistern. Die Schieberegister sind über Signalregenerierschaltungen jeweils Ende an Ende gekoppelt, so daß sich ein großer Ring ergibt. Derartige Anordnungen sind vielseitig für Datenverarbeitungsanlagen, z.B. als Serien-Speicher großer Kapazität, verwendbar, und große Umlaufregister dieser Art eignen sich ferner als Informationserneuerungsspeicher für Kathodenstrahlröhren-BildLdarsteller sowie für Nachrichtenübertragungsund Videosignalbehandlungszwecke. Die Anordnung nach Figur 2 enthält außerdem eine Eingabe-Ausgabe-Schaltung 20 mit Einrichtungen zum Empfang neuer Informationen und zur Ausgabe von Ausgangsinformationen. Schaltungseinzelheiten werden später erläutert.
Die Anordnung nach Figur 3 ist anders aufgebaut. Hier bildet jedes Paar von Schieberegistern einen Ring, der je nach der Größe des Schieberegisters von z.B. 32 bis 256 Bits speichern kann. Die Signalregenerier- und Steuerschaltungen 21 können eine Decodierereinrichtung, die auf Signale in Adressenleitungen anspricht, und eine Steuereinrichtung, die auf Signale in den Steuerleitungen anspricht, enthalten. Die Schaltungen können von der gleichen Art sein, wie sie in einem Speicherwerk Anwendung finden. Sie können dazu verwendet werden, ein Auslesen der in irgendeiner Schleife gespeicherten Bits zu. ermöglichen. Oder die verschiedenen ringgeschalteten Register können als den Spuren eines Trommelspeichers
209833/1012
mit paralleler Auslesung der Bits analog angesehen werden. Hier sowie in Figur 2 ist ebenfalls die Mehrphasen-Spannungsquelle, obwohl nicht dargestellt, vorgesehen.
nicht
Obwohl im folgenden/ausdrücklich erwähnt, eignen sich die
ladungsgekoppelten Anordnungen und Schaltungen auch für Ladungsspeicher mit beliebigem Zugriff sowie für Photofühleranordnungen mit Selbstabtastung. Im letzteren Falle kann als Ladungsträgerquelle für das ladungsgekoppelte Schieberegister das Lichtsignal (statt eines elektrischen Impulses)- verwendet werden. Bei den noch zu erläuternden Zweiphasenanordnungen kann das Eingangslichtsignal den Polysiliciumelektroden zugeführt werden und die Anordnung als Photofühlersystem mit Selbstabtastung verwendet werden. Bei diesen Anwendungen kann, wenn ein Analog-Ausgangssignal gewünscht wird, dieses von einem gemeinsamen Abflußgebiet erhalten werden, das durch parallele ladungsgekoppelte Schieberegister, die das Signal in nur einer Richtung verschieben, gespeist wird. Ein einfaches Wählen der gewünschten Zeile in einer Matrix ist möglich, wenn eine der mehrphasigen Spannungen unbedingt, dagegen die andere dieser Spannungen nur der gewählten Zeile zugeführt wird. Diese eine Phase wechselt zwischen einem Gleichspannungswert, bei dem sich eine flache Potentialwanne bildet, und einer Spannung, bei der sich eine tiefe Potentialwanne bildet, so daß an den diese eine Phase empfangenden Elektroden stets eine Potentialwanne vorhanden ist, die zwischen zwei Pegeln oder Werten schwankt. Die lichterzeugten Ladungsträger sammeln sich somit an diesen Elektroden an, und sie (d.h. die in einer Zeile gespeicherten Ladungsträger) können nach Wunsch durch Beaufschlagen der betreffenden Zeile mit der anderen Phase oder den anderen Phasen nach einem Ausgang verschoben werden.
Eingangsseite des Systems
Gemäß dem Stand der Technik wurde als Ladungsträgerquelle (S in Figur l) für das ladungsgekoppelte Schieberegister ein gittergesteuerter p-n-Übergang (bei einem η-Substrat ein p+-Gebiet), der die Substratspannung führt, verwendet. Im Betrieb des Schieberegisters wird dabei die Signalladung durch Beaufschlagen des
' ) 209633/1Ό Ιί
Gitters oder der Steuerelektrode wie I4-O in Figur 1 mit einem negativen Impuls (entsprechend V in Figur l) von diesem p+-Gebiet
t C
zur ersten Potentialwanne übertragen. Um die in die erste Potentialwanne einzubringende Ladungsmenge zu steuern, ist dabei eine sorgfältige Kontrolle oder Steuerung der Größe und Dauer dieser angelegten Spannung V erforderlich.
Bei ladungsgekoppelten Schaltungen ist während der Ladungsfortleitung von der Ladungsträgerquelle zur Potentialwanne unter der ersten Speicherelektrode (wie I4-I in Figur l) und später vom Substratgebiet unter einer Speicherelektrode zum Substratgebiet unter der nächstbenachbarten Speicherelektrode das Ausmaß oder die Geschwindigkeit des Ladungsflusses von der Ladungsmenge abhängig, mit der die Potentialwanne der Nachbarelektrode gefüllt werden soll. Wenn beispielsweise unter der Elektrode 14-2 (Figur l) Ladung vorhanden ist und diese Ladung in das "leere" Verarmungsgebiet unter der Elektrode 14-3 zu fließen beginnt, erfolgt der Ladungsfluß anfänglich sehr schnell. Wenn dagegen die Ladung das Gebiet unter der Elektrode 14-3 mehr und mehr füllt, wird das Eindringen zusätzlicher Ladung immer schwieriger, weil in dem Maße, wie die Potentialwanne voll wird, das Oberflächenpotential der Wanne immer näher an das Potential des Substrats herankommt (d.h. die Potentialdifferenz sich erniedrigt). Ferner wurde erfindungsgemäß gefunden, daß, wenn man jede Potentialwanne von der jeweils vorherigen Wanne aus vollständig zu füllen versucht, die Tendenz besteht, daß etwas Ladung in der vorherigen Wanne zurückbleibt. Diese Restladung beeinträchtigt, wenn das nächste in die vorherige Potentialwanne zu übertragende Bit eine "0" ist (Abwesenheit von Ladung), das Signal/Storverhältnis, da in diesem Fall die Tendenz besteht, daß eine gespeicherte "0" wie eine gespeicherte "1" aussieht. Diese Wirkung ist kumulativ und wird bei einer großen Anzahl von Stufen sehr spürbar.
Ein Merkmal der vorliegenden Erfindung besteht darin, daß die Einrichtung zum Erzielen eines gewünschten Grades der teilweisen Füllung der ersten Potentialwanne (der Wanne unter der Elektrode 14-1) im wesentlichen unabhängig von der Größe der der Steuerelektrode 14-0 zugeführten Spannung ist (solange die Ampli-
209833/1013
tude des Steuerimpulses V genügend großüst). Wie dies im ein-
zelnen erreicht wird, wird noch erläutert.
In Figur 4 besteht die Ladungsträgerquelle S.. aus einem Leiter im n-Siliciumsubstrat. Diese Anordnung kann in der Weise hergestellt werden, daß man eine erhebliche Menge von p-leitendem Ma terial wie Bor in ein beschränktes Gebiet des Substrats eindiffun diert. Dadurch wird dieses Substratgebiet verhältnismäßig hochleitend und eine gute Quelle positiver Ladungsträger. Das n-Siliciumsubstrat wird auf einer erhöhten Spannung, beispielsweise +5 Volt, gehalten, damit die an die Siliciumdioxydschicht angrenzende Siliciumoberflache, d.h. die Oberfläche, entlang der das Signal darstellende Ladungsträger im Betrieb des Registers wandern, verarmt. Durch eine solche Vorspannung wird der durch Oberflächenrekombinationen bedingte Signalverlust beseitigt, indem dafür gesorgt wird, daß die Majoritätsträger (in diesem Fall Elektronen) des Siliciumsubstrats nicht an die Oberfläche gelangen können, um die Fangstellen für die Minoritätsträger (in diesem Fall Löcher), die das Signal verkörpern, auszulöschen.
Um eine Steuerung der Auffüllung der Potentialwanne zu erzielen, ist die Ladungsträgerquelle S1 nicht an das gleiche Potential wie das Substrat angeschaltet, sondern statt dessen um beispielsweise -5 Volt gegenüber Masse oder Nullpotential (-10 Volt gegenüber dem Substrat) sperrgespannt. Wie noch gezeigt wird, stellt diese Sperrspannung zusammen mit der Wahl von Impulsen V
und φ geeigneter Amplitude und Zeitgebung sicher, daß die unter der ersten Elektrode 14-1 erzeugte Potentialwanne sich nur auf einen vorbestimmten Pegel, der nur einen Bruchteil der Kapazität dieser Potentialwanne betragen kann, auffüllt.
Bei der nachstehenden Erläuterung der Arbeitsweise der Anordnung nach Figur 4 werden die Figuren 5 und 6a-6e herangezogen. Die Ruhespannungszustände, d.h. die Zustände vor dem Zeitpunkt t~ in Figur 5 sind in Figur 6a dargestellt. Die Wanne unter dem Quellengebiet S1, das eine Spannung von -5 Volt führt, ist tiefer als die Wanne unter den Elektroden 14-0 und 14-1» so daß die in S1 vorhandenen Ladungsträger dort bleiben.
209833/101$
Wenn ein negativer Spannungsimpuls V mit beispielsweise
einer Amplitude von -10 Volt der Elektrode 14-0 zugeleitet wird, entsteht eine Inversionsschicht 23 (Figur 6b). Diese Inversionsschicht erstreckt sich vom p+-Gebiet S1 entlang der Oberfläche des Siliciumsubstrats unter der Steuerelektrode 14-0, Diese Inversions schicht oder dieser Leitungskanal ist dem stromführenden Kanal analog, der entsteht, wenn die Gitterelektrode eines MOS-Transistors (MOS = Metall-Oxyd-Halbleiter) durchlaßgespannt wird. Notwendige Voraussetzung für das Entstehen des Leitungskanals ist, daß die der Steuerelektrode 14-0 zugeführte negatixe Spannung um einen Betrag negativer ist als die Vorspannung der Quellenelektrode, der die Schwellenspannung V, des η-leitenden Substrats übersteigt. Diese Schwellenspannung V. ist die selbe Kenngröße wie die Schwellenspannung eines MOS-Transistors. Die Stromleitung der induzierten Inversionsschicht 23 ist der Differenz zwischen der angelegten Spannung V und (V. + V_ ) proportional, wobei Vc die
C t Ö.J Ö J
Quellenspannung ist.
Der Eingangsimpuls V muß zeitlich mit dem Impuls φ1 zusammenfallen, damit das Ladungssignal in die erste Potentialwanne übertragen wird. Das folgende Beispiel veranschaulicht den Fall, daß die Hinterflanke des Impulses V die Vorderflanke des Impulses
. C
φ., überlappt und der Impuls V vor dem Impuls A1 endet.
Wie in Figur 5 gezeigt, gelangt zum Zeitpunkt tj, während die Steuerspannung V noch anwesend ist, die Vorderflanke des negativen Impulses φ1 zur ersten Elektrode 14-1· Dieser Impuls kann negativer als die Steuerspannung sein und hat im vorliegenden Fall eine Amplitude von -15 Volt. Die sich ergebende Wirkungsweise ist schematisch in Figur 6c dargestellt. Die der Elektrode 14-1 zugeführte negative Spannung hat die Entstehung einer Potentialwanne im Substratgebiet unter dieser Elektrode zur Folge. Die Minoritätsträger, im vorliegenden Fall positive Ladungen, fließen daraufhin von der Quelle S1 durch den induzierten Leitungskanal 23 unter der Steuerelektrode 14-0 zur Potentialwanne unter der Elektrode 14-1. Dieser Ladungsfluß dauert nur solange an, bis die Oberflächenspannung unter der ersten Elektrode 14-1 den Wert der Spannung der Quelle Sj erreicht (vorausgesetzt, daß ausreichend Zeit, in der Größen-
209833/1015
Ordnung von Nanosekunden, für diesen Vorgang zur Verfügung steht). Wenn somit die Differenz zwischen der Quellenspannung und der Steuerspannung V genügend groß ist (in diesem Fall wird mit 5
Volt gearbeitet, jedoch wäre auch eine kleinere Spannungsdifferenz brauchbar), kann die erste Potentialwanne auf den gewünschten Pegel aufgefüllt werden. Dieser gewünschte Pegel kann nur einen Bruchteil der Kapazität der Potentialwanne betragen und ist, im. Unterschied zum Stand der Technik, genau steuerbar, ohne daß die Dauer oder die Amplitude des Steuerimpulses V genau gesteuert
werden muß.
Figur 6d veranschaulicht die Vorgänge zum Zeitpunkt t„, d.h. nach dem Ende des Steuerimpulses V , jedoch vor dem Ende des Im-
pulses φ1. Wenn die Steuerelektrode 14-0 eine Spannung von 0 Volt führt, d.h. positiver ist als die Quelle S-, ist der Leitungskanal hochohmig. Das heißt, die in der Potentialwanne unter der ersten Speicherelektrode 14-1 gespeicherten Ladungsträger finden einen Po.tentialberg vor, der verhindert, daß sie zurück zur Quelle entweichen. Diese Ladungen bleiben somit unter der Elektrode 14-1 gespeichert, bis sie durch die nächste Spannungsphase φ_ zur folgenden Elektrode 14-2 verschoben werden, wie noch erläutert wird.
Die oben beschriebenen Vorgänge umfassen das Einschreiben einer "1" in die erste Stufe des Schieberegisters. Zum Einschreiben einer "0" wird während des Zeitintervalls t_ - t- kein Spannungsimpuls an die Steuerelektrode 14-0 gelegt, so daß, solange die Oberflächenspannung unter der Steuerelektrode positiver (in Wirklichkeit weniger negativ im vorliegenden Fall), und zwar um ungefähr 1 Volt, als die Spannung der Quelle ist, keine Ladung von der Quelle zur ersten Potentialwanne übertragen wird. (Der Spannungs wert von 1 Volt ergibt eine mehr als ausreichende Potentialschwelle, um dieLadungsübertragung durch Ladungsträgerdiffusion zu verhindern, und außerdem einen Sicherheitsfaktor im Hinblick auf mögliche Änderungen oder Schwankungen der Schaltungsparameter.)
Die obigen Vorgänge sind in einer Reihe von Figuren veranschaulicht. Figur 6a gibt immer noch den Ruhezustand der Schaltung wieder. Zwischen t„ und tj herrscht nach wie vor die in Figur 6a
2 09833/-1012
dargestellte Lage. Da die Steuerelektrode 14-0 gegenüber der Quelle noch sperrgespannt ist, entsteht unter der Elektrode 14-0 .kein Inversionsgebiet. Zu einem Zeitpunkt wie t„ herrscht die in Figur 6e dargestellte Situation. Während unter der ersten Elektrode 14-1 eine Potentialwanne vorhanden ist, können keine Ladungsträger von der Quelle in diese Potentialwanne fließen, da die Steuerelektrode immer noch 0 Volt führt. Wie bereits erwähnt, entspricht die Abwesenheit von Ladung unter der Elektrode 14-1 der Speicherung einer "0".
Figur 7 zeigt eine andere Ausführungsform der erfindungsgemäßen Eingangsschaltung. Der Unterschied zwischen dieser Schaltung und der Schaltung nach Figur 4 besteht darin, daß in Figur 7 die Ladungsträgerquelle S1 normalerweise ausreichend sperrgespannt ist (und zwar in diesem Fall um -15 Volt gegenüber dem Substrat und um -20 Volt gegenüber Masse), so daß in ihrem Ruhezustand die Quelle nicht als Minoritätsträgerquelle für Potentialwannen mit höheren Oberflächenpotentialen als die Quelle wirkt. Eine solche Vorspannung kann bewirken, daß das Quellengebiet als Senke (Abflußelektrode) für die in einer Potentialwanne vorhandenen Ladungs träger wirkt. Die Quelle kann durch Anlegen eines Spannungsimpulses V,- zu einem entsprechenden Zeitpunkt "eingeschaltet11 werden, wie in Figur 8 gezeigt.
Im Betrieb der Anordnung nach Figur 7 übertragen bei Abwesenheit eines Impulses V, die Impulse V und φ ^ eine "0w (keine Ladung) zur Potentialwanne unter der ersten Speicherelektrode 14-1. Dagegen wird bei Anwesenheit eines positiven Impulses V- während der Impulse φ1 und V eine "1" unter der ersten Elektrode 14-1
J. C
gespeichert.
Die in Figur 8 dargestellte Zeitgebung der Impulse nach Figur 7 ist von Interesse. Zum Zeitpunkt t_ wird der Impuls φ1 an die Speicherelektrode 14-1 gelegt. Dadurch entsteht unter der ersten Elektrode 14-1 eine Potentialwanne. Kurz nach dem Einsetzen des Impulses ^1, d.h. zum Zeitpunkt t^, beginnt der Steuerimpuls V . Dadurch entsteht unter der Elektrode 14-0 eine Potentialwanne, die mit der Potentialwanne unter der Steuerelektrode 14-1 ver-
209833/1012
bunden ist. Da an der Quelle S1 noch keine Ladungen verfügbar sind, entsteht noch keine Inversionsschicht oder kein Leitungskanal. Kurz danach, zum Zeitpunkt to, gelangt der positive Impuls V- zur Quelle S1· Dieser Impuls kann eine Amplitude von 10 Volt haben, so daß Vc eine von -15 bis -5 Volt reichende Amplitude hat. Es herrschen jetzt genau die gleichen Zustände wie in Figur 6c, d.h. es besteht ein Leitungskanal von S zur Potentialwanne unter der Elektrode 14-1, und die positiven Minoritätsträger fließen von der Quelle ab und füllen die Potentialwanne unter der Elektrode 14-1 auf den im voraus bekannten Bruchteil ihrer Kapazität teilweise auf. Die Hinterflanken der Impulse haben die in Figur 8angegebene Lage, d.h. der Impuls V endet vor den anderen Impulsen, so daß verhindert wird, daß Ladung aus der teilweise gefüllten Potentialwanne unter der Elektrode 14-1 zur Quelle S^ zurückfließt.
Ein wichtiges Merkmal der Schaltung nach Figur 7 besteht darin, daß die Zeitpunkte, wo Ladungen eingebracht werden, durch Steuern der zeitlichen Lage der Impulse V0 und V mit der in
ο c
Figur 8 dargestellten Impulsreihenfolge genau gesteuert werden kann. Im allgemeinen Fall liefert der Impuls V die Zeitsteuerung,
während die Quellenspannung Y„ denjenigen Pegel bestimmt, auf den die erste Potentialwanne gefüllt (oder geleert) wird. In diesem allgemeinen Fall ist die Zeitsteuerung so, daß der gesamte Impuls V in das Zeitintervall sowohl des Impulses V- als auch des Impulses ^1 fällt.
Bei den bisher erläuterten Ausführungsformen der Eingangsschaltung wird als Steuersignal ein Signal wie V verwendet. Man kann auch ohne weiteres logische Verknüpfungen mit den Eingangssignalen vornehmen. Beispielsweise können die beiden mit 14-0 und 14-1 in Figur 4 bezeichneten ersten Elektroden Steuerelektroden sein, die mit 14-01 und 14-02 bezeichnet werden können. In diesem
■'- X
Fall können die den beiden Steuerelektroden zugeführten Signale zwei Informationsbits darstellen, wobei die beiden Steuerelektroden die UND-Verknüpfung simulieren» Gewünschtenfalls kann der ersten Elektrode 14-01 ein verhältnismäßig längeres Signal und der Elektrode 14-02 ein kürzeres Signal, das zeiäLch mit dem der Elektrode 14-01 zugeführten Signal zusammenfällt, zugeführt werden.
209833/1012
Beide Signale können Information darstellen, oder das erste, d.h. das längere Signal kann Information darstellen, während das kürzere Signal ein Takt- oder Abtastimpuls sein kann.
Statt dessen können die beiden Eingangssignale auch die
Signale V, und V nach Figur 7 sein, wobei das erste dieser Signao c
Ie der Quelle und das zweite Signal der Steuerelektrode 14-0 zugeführt wird. In diesem Fall kann der positiv gerichtete Impuls V, eine "lw und der negativ gerichtete Impuls V ebenfalls eine "1"
darstellen, in welchem Fall die Schaltung gleichfalls die UND-Verknüpfung erfüllt.
Allgemein kann bei ladungsgekoppelten Schaltungen der oben erläuterten Art die mehreingängige UND-Verknüpfung dadurch realisiert werden, daß gleichzeitig mehrere negative Impulse einer entsprechenden Anzahl von Steuerelektroden sowie ein positiver Impuls der Quelle S. zugeleitet werden. Eine ODER-Verknüpfung kann dadurch realisiert werden, daß meh-rereQuellen, die sämtlich die erste Potentialwanne (unter der Elektrode 14-1) parallel mit Eingangsladung beschicken, verwendet werden. In diesem Fall wird durch einen positiven Impuls, der gleichzeitig mit dem unbedingt zugeführten positiv gerichteten Steuerimpuls V irgendeiner Quellenelektrode zugeleitet wird, ein Ladungssignal auf die erste Potentialwanne gekoppelt. Auch andere Ausführungsformen sind möglich.
Ferner kann die Eingangsschaltung auch so betrieben werden, daß Ladungen unterschiedlicher Größe die Bits "1" und "0" darstellen. Eingangssignale dieser beiden Pegel können dadurch erhalten werden, daß mit Hilfe des Gleichspannungspegels des der Steuerelektrode 14-0 zugeführten Signals die n0n mit einem niedrigeren Ladungspegel als die "1" erzeugt und/oder die Spannung der Quelle so gesteuert wird, daß die erste Potentialwanne bei "0" auf einenniedrigeren Pegel als bei "1" gefüllt wird.
Mittelteil des Systems
Die Übertragung von Ladung aus dem Gebiet unter einer Elektrode wie 14-1 (Figur 4) in das Gebiet unter einer benachbarten
209833/1012
Elektrode wie 14-2 erfolgt durch Anlegen eines negativen Spannungsimpulses φ an die Elektrode 14-2, während der Spannungsimpuls φ in seiner Amplitude verringert wird. Dadurch wird die Potentialwanne unter der Elektrode 14-1 flacher und zugleich die Potentialwanne unter der Elektrode 14-2 tiefer gemacht, und die Ladung stürzt aus der flacheren in die tiefere Wanne. Gewöhnlich werden überlappende Taktimpulse für ladungsgekoppelte Schaltungen mit zwei-, drei-, vier- und höherphasigen Betrieb verwendet. Jedoch kann man bei Zweiphasenbetrieb (und auch bei Drei- sowie Vierphasenbetrieb) auch mit nichtüberlappenden Taktimpulsen arbeiten, wenn bestimmte Voraussetzungen erfüllt sind, wie noch erläutert wird.
Bei einer Anordnung von der in Figur 1 gezeigten Art besteht kein Problem hinsichtlich der Signalfortleitung in nur einer Richtung, wenn die Quelle 20 eine drei- oder höherphasige Quelle ist. In diesen Fällen wird bei der Übertragung von Ladung aus z.B. dem Gebiet unter der Elektrode 14-2 in das Gebiet unter der Elektrode 14-3 (Figur 1) kein negatiser Spannungsimpuls an die Elektrode 14-1 gelegt. Die sehr flache Potentialwanne unter der Elektrode 14-1 (eine solche Wanne wird lediglich aufgrund einer vorspannenden Gleichspannung zwischen Elektrode und Substrat gebildet) wirkt daher als Schwelle oder Sperre gegen den Ladungsfluß in der Rückwärtsrichtung, so daß nur die Vorwärtsrichtung für den Ladungsfluß verfügbar ist, wenn die Quelle 20 drei oder mehr Phasen liefert. Eine solche Beschränkung des Ladungsflusses auf nur eine Richtung ist nicht gegeben, wenn die Quelle zweiphasig ist. In diesem Fall müssen besondere Maßnahmen getroffen werden, um den Ladungsfluß auf eine Richtung zu beschränken, wie noch erläutert wird.
Im Zusammenhang mit vorliegender Erfindung ist die Entwicklung spezieller Elektrodenkonstruktionen von Bedeutung, die verhältnismäßig leicht herzustellen sind und den Ladungsfluß in nur einer Richtung bei zweiphasigen Spannungen sicherstellen. Im allgemeinen besteht jede Elektrode nicht aus einer einzigen Platte, sondern aus-z^ei sich überlappenden oder übereinandergreifenden Platten. Figuie? 9 zeigt eine Anordnung, deren Wirkungsweise haupt-
20983 3/1012
sächlich auf der Geometrie der Elektroden, und zwar insbesondere darauf beruht, daß die eine Elektrode eines Elektrodenpaars einen größeren Abstand vom Substrat hat als die andere Elektrode. Figur 10 und 11 zeigen schematisch bzw. etwas realistischer eine andere Anordnung, die hauptsächlich darauf beruht, daß zwischen den beiden Elektroden jedes Paares eine Spannungsdifferenz aufrechterhalten wird. Figur 12 zeigt eine dritte Ausführungsform, bei der die Geometrie nach Figur 9 mit der Spannungsdifferenz nach Figur 11 kombiniert ist.
In allen diesen Fällen ist der Elektrodenaufbau so, daß unter einem Elektrodenpaar bei Anlegen einer negation Spannung (oder negativer Spannungen) ein asymmetrisches Verarmungsgebiet erzeugt wird. Die Richtung der Asymmetrie des Verarmungsgebietes ist so, daß eine dort eingebrachte Ladung sich am vorderen Rand des Verarmungsgebietes ansammelt, da die Potentialwanne in diesem Bereich erheblich tiefer als im übrigen Teil des Gebietes ist.
In Figur 9 besteht jede der 14-1, 14-2 uiw. in Figur 1 entsprechenden Elektroden aus zwei übereinandergreifenden Elektroden. Die eine Elektrode 26-1, 26-2 usw. besteht aus einem Metall wie Aluminium, während die andere Elektrode jedes Paares 28-1, 28-2 usw. aus einem p+-Polysiliciumgebiet besteht, das elektrisch direkt mit der dazugehörigen Aluminiumelektrode verbunden ist. Der Ausdruck "Polysilicium" bezeichnet eine polykristalline Form des Siliciums, die dadurch erhalten wird, daß man das Silicium bei einer erhöhten Temperatur aufbringt oder amorphes Silicium aufbringt und dann 10 Minuten lang oder länger auf 900° C. erhitzt, so daß das amorphe in ein polykristallines Gefüge umgewandelt wird. (Die Verwendung von Polysilicium ist an sich in der MOS-Technik bekannt.) Bei jedem Elektrodenpaar befindet sich die Polysilicium elektrode näher oder dichter beim n-Siliciumsubstrat als die Aluminiumelektrode. Jede Aluminiumelektrode wie 26-2 überlappt den vorderen Rand der dazugehörigen Polysiliciumelektrode 28-2 sowie den hinteren Rand der Polysiliciumelektrode 28-1 des nächstvorderen Elektrodenpaares.
Der übereinandergreifende Polysilicium-Aluminiumelektroden-
209833/1012
aufbau ermöglicht; einen sehr dichten Abstand zwischen jeder Aluminiumelektrode und den beiden von ihr überlappten Polysiliciumelektroden. Typische Abmessungen werden später angegeben; hier sei nur erwähnt, daß dieser Abstand 1000 A oder weniger betragen kann. Ferner ermöglichen die später zu erläuternden Herstellungsverfahren für den Elektrodenaufbau eine Selbstausrichtung der Aluminiumelektroden in bezug auf die Polysiliciumelektroden. Die einzige kritische Ausrichtung betrifft das Ätzen der Aluminiumelektroden auf den Polysiliciumelektroden. Ferner kann man bei diesen Herstellungsverfahren ohne weiteres zwei verschiedene Dicken für die Kanaloxydschicht (a und b in Figur 9) erhalten.
Im Betrieb der Schaltung nach Figur 9 wird bei Anlegen eines negativen Spannungsimpulses φ2 an z.B. das Elektrodenpaar 26-2, 28-2 ein asymmetrisches Verarmungsgebiet erzeugt, wie durch die gestrichelte Linie 30 angedeutet. Dieses Gebiet ist unter der Elektrode 28-2 erheblich tiefer als unter der Aluminiumelektrode 26-2 des betreffenden Paares. Dies hat zwei Gründe. Einmal ist die Elektrode 28-2 aufgrund ihres geringeren Abstandes vom n-Silicium fester mit dem n-Silicium gekoppelt, so daß am Siliciumdioxyd unter der Elektrode 28-2 (Gebiet c) ein kleinerer Spannungsabfall als unter der Elektrode 26-2 (Gebiet b) herrscht, was die Entstehung einer Potentialwanne zur Folge hat, die unter der Polysiliciumelektrode 28-2 tiefer ist als unter der Aluminiumelektrode 26-2. Der andere Grund besteht darin, daß die Austrittsarbeit für p+-Polysilicium auf η-Substraten um ungefähr 1 Volt niedriger ist als für Aluminium. Dies bedeutet, daß bei Anlegen einer gegebenen negativen Spannung an eine Polysiliciumelektrode diese eine größere Anzahl von Hektronen aus dem benachbarten Substratgebiet zurückstößt als eine Aluminiumelektrode der gleichen Größe, die den gleichen Abstand vom Substrat hat und mit der gleichen Spannung beaufschlagt ist.
Da die Hauptfunktion der Aluminiumelektrode darin besteht, eine Schwelle oder Sperre für den Ladungsfluß zu bilden, wenn eine einem Elektrodenpaar zugeführte Phasenspannung positiver (in Wirklichkeit weniger negativ) gemacht wird, wobei die Ladung in die Potentialwanne unter dem nächsten Elektrodenpaar "gespült"
209833/1Ö12
wird, macht man das "aktive Gebiet" (der am dichtesten beim Substrat befindliche Teil mit der Abmessung k) dieser Elektrode kürzer als die entsprechende Abmessung cder Polysiliciumelektrode. Dadurch ergibt sich eine schnellere Übertragungszeit sowie die Möglichkeit einer größeren Packungsdichte. Diese Abmessung (die ungefähr gleich dem Abstand k zwischen zwei benachbarten Polysiliciumelektroden ist) kann bei den derzeitigen Herstellungsverfahren für MOS-Anordnungen so klein gemacht werden, daß er nur 2,5 Mikron (0,1 Mil) beträgt.
Wie bereits erwähnt, wird eine Beschränkung der Ladungsübertragung auf nur eine Richtung bei einer zweiphasigen Anordnung, wie in Figur 9 gezeigt, dadurch erhalten, daß in der beschriebenen Weise asymmetrische Potentialwannen unter den aufeinanderfolgenden Elektrodenpaaren erzeugt werden. Um eine verhältnismäßig große Asymmetrie in diesen Wannen ohne sehr große Unterschiede zwischen den beiden Dicken (bei b und c) der Siliciumdioxydschicht zu erhalten, verwendet man zweckmäßigerweise Siliciumsubstrate mit verhältnismäßig niedrigem spezifischen Widerstand, beispielsweise
als
kleiner/3 Ohmzentimeter, vorzugsweise ungefähr 1 Ohmzentimeter. Jedoch kann das Substrat auch einen etwas höheren spezifischen Widerstand haben, wenn man mit einer verhältnismäßig hohen Substratvorspannung V„, beispielsweise +10 Volt oder mehr, arbeitet. Eine hohe Substratvorspannung in Verbindung mit den beiden Oxyddicken ergibt eine tiefere Potentialwanne unter der sich dichter bei der Substratoberfläche befindenden Elektrode.
Es sei angenommen, daß im Betrieb der Anordnung nach Figur sich bei Anlegen eines negativen Impulses A„ eine positive Ladung im tieferen Teil der Potentialwanne 30 ansammelt, wie bei 31 angedeutet. Kurz vor der Hinterflanke dieses Impulses wird der negative Impuls ^1 dem nächsten Elektrodenpaar 26-3, 28-3 zugeleitet (Zeitpunkt t2 in Figur 13). Bei gleichzeitiger Anwesenheit des letzten Teils des Impulses φ~ und des ersten Teils des Impulses ^1 hat die Ladung 31 das Bestreben, nach rechts zu fließen, wobei die Vorgänge in der in Figur 13 angegebenen Weise ablaufen. In dem Maße, wie die Potentialwanne unter der Elektrode 28-2 flacher wird, wird die Potentialwanne unter dem Elektrodenpaar 26-3, 28-3
209833/1012
tiefer, und die Ladung bei 31 stürzt in diese Potentialwanne und sammelt sich unter der Elektrode 28-3 an.
Zwar wird gleichzeitig mit dem Anlegen des Impulses φ. an das Elektrodenpaar 26-3, 28-3 auch das vorausgehende Elektrodenpaar 26-1, 28-1 mit diesem gleichen Impuls beaufschlagt, jedoch wird ein Ladungsfluß in der Rückwärtsrichtung durch die Potentialschwelle unter der Aluminiumelektrode 26-2 verhindert. Unmittelbar vor dem Auftreten des Impulses φ1 ist sämtliche Ladung unter der Aluminiumelektrode 26-2 in der tieferen Wanne unter der Elektrode 28-2 gespeichert (Zeitpunkt t., in Figur 13). Wenn daher der negative Impuls φ1 einsetzt und der Impuls φ2 aufzuhören beginnt (Zeitpunkt t» in Figur 13), wird die Ladung in disem tieferen Teil 31 der Potentialwanne in der Vorwärtsrichtung, d.h. in der Richtung, in der die gespeicherte positive Ladung das negativere.Potential vorfindet, gespült, während ein Rückwärtsfließen durch den Potentialberg (die weniger negative Spannung), den die Ladung in dieser Richtung vorfindet, verhindert wird.
Wenn die Anordnung nach Figur 9 mit ausreichend großer Substratvorspannung betrieben wird, so daß das Ladungssignal in der tieferen Potentialwanne durch lediglich das Vorspannsignal festgehalten werden kann, brauchen die zweiphasigen Spannungsimpulse sich nicht zu überlappen. Ein solcher Betrieb ermöglicht die Verwendung einfacherer Signalregenerierschaltungen, wie noch erläutert wird.
Typische Abmessungen für die Anordnung nach Figur 9 sind beispielsweise wie folgt:
a = 1000 8
b = 2000 8
c = 0,01 - 0,013 mm (0,4 - 0,5 Mil ^10 - 13 Mikron (u))
d "= 3000 - 10000 8
e = 0,008 - 0r013 mm (0,3 -0,5 Mil)
f = 500 - 1000 8
g = 3000 - loooo 8
h = größer als 0,01 mm (4 Mil)
2098 33/1012
j = 0,005 - 0,008 mm (0,2 - 0,3 Mil) k = 0,0025 - 0,005 nun (0,1 - 0,2 Mil) 1 = 0,0025 mm (0,1 Mil)
Für die Anordnungen nach Figur 11 und 12 kommen gleiche oder ähnliche Abmessungen (außer für b in Figur 11) in Frage.
Figur 10 veranschaulicht schematisch eine zweite Methode der Erzeugung asymmetrischer Verarmungszonen. Auch hier besteht jede Speicherstelle, entsprechend 14-2, 14-3 usw. in Figur 1, aus zwei sehr dicht beabstandeten Elektroden wie 30-la und 30-lb mit fester Gleichspannungsdifferenz, angedeutet schematisch durch die Batterie 32, zwischen ihnen. Bei Anlegen eines Taktimpulses wie φ^ wird die erste Elektrode jedes Paares wie 30-1 weniger negativ als die zweite Elektrode wie 30-lb. In der Praxis kann diese Spannungsdifferenz auf irgendeine herkömmliche Weise innerhalb der Mehrphasen-Spannungsquelle erzeugt werden. Als einfaches Beispiel kann die Spannung für die Elektrode 30-la von einem und die Spannung für die Elektrode 30-lb von einem anderen Punkt eines Spannungsteilers abgenommen werden. Die Spannungsdifferenz hat die Wirkung, daß eine asymmetrische Potentialwanne entsteht, wie durch die gestrichelte Linie 34 angedeutet, die schematisch die Situation für die Spannung ^1 wiedergibt.
Figur 11 zeigt eine teilweise schaltschematische Querschnittsdarstellung einer praktischen Ausführungsform der Anordnung nach Figur 10'. Der Aufbau ist dem nach Figur 9 sehr ähnlich, wobei jedoch die Aluminiumelektroden 30-la, 3O-2a usw. in diesem Fall den gleichen Abstand vom Substrat haben können wie die Polysiliciumelektroden 30-lb, 3O-2b usw., d.h. a = b.
Während das asymmetrische Verarmungsgebiet in Figur 11 auf andere Weise erhalten wird als in Figur 9, entspricht die Wirkungs weise der Anordnung nach Figur 11 bei Betrieb mit den zweiphasigen Spannungsimpulsen weitgehend der Wirkungsweise der Anordnung nach Figur 9. Diese Wirkungsweise ist in Figur 13 veranschaulicht.
Die im Querschnitt in Figur 12 gezeigte Anordnung vereinigt die Merkmale der Anordnungen nach Figur 9 und 11. Figur 12 braucht
209833/1012
daher nicht näher erläutert zu werden.
Wie bereits angedeutet, ist bei den verschiedenen oben erläuterten Anordnungen bei leerer Potentialwanne (wenn sich noch keine Ladungsträger in der Potentialwanne angesammelt haben) und einem gegebenen Spannungsabfall am Siliciumdioxyd die entstehende Potentialwanne um so tiefer, je höher der spezifische Widerstand des Substrats ist. In dem Maße, wie eine Potentialwanne sich mit beweglichen Ladungen füllt, wird mehr und mehr von der Spannung, die von der für die Wanne verantwortlichen Elektrode geliefert wird, als Spannungsabfall am Siliciumdioxyd verbraucht. Dadurch wird die Asymmetrie der Potentialwanne vergrößert. Mathematische Berechnungen für elektrische Felder in ladungsgekoppelten Schaltungen ergeben jedoch, daß das an einer Elektrode erzeugte elektrische Streufeld um so kleiner ist, je niedriger der spezifische Widerstand des Substrats ist, und die derzeitige Theorie besagt, daß, je kleiner das Streufeld ist, desto niedriger die erhältliche Ladungsverschiebungsgeschwindigkeit ist. Bei bestimmten Anwendungen ist es daher vorteilhaft, Substrate mit hohem spezifischen Widerstand zu verwenden. Die Ausführungsformen nach Figur und 12, bei denen die Gleichspannungsdifferenz zwischen den beiden Elektroden eines- Paares auf der Potentialwannenasymmetrie beruht, ermöglichen eine derartige Ausführung, d.h. sie ermöglichen die Bildung asymmetrischer Potentialwannen bei Verwendung von Substraten mit höherem spezifischen Widerstand. Beispielsweise dürfte ein Betrieb bei Verwendung von zweiphasigen Spannungen und Substraten mit spezifischen Widerständen von etwa 10 Ohmzentimetern und bei Verwendung der Anordnung nach Figur 11 und 12 mit den angegebenen Abmessungen und mit einer Gleichspannungsdifferenz von z.B. 5 Volt möglich sein.
Figur 14 zeigt einen Teil einer zweidimensionalen, ladungsgekoppelten Kondensatoranordnung mit Elektrodenpaaren nach Art der Figur 9 (zweidimensional bedeutet mehr als eine einzige Zeile oder Reihe von Elektroden). Die Aluminiumelektroden 40-la, 40-2a usw. sind zickzackförmig im einen Sinne angeordnet, während die PoIysiliciumelektroden 40-lb, 40-2b usw. zickzackförmig im entgegengesetzten Sinne angeordnet sind. Dies bedeutet, daß z.B. im oberen
209833/1012
Bereich der Anordnung der rechte Rand der Elektrode 40-la mit der dazugehörigen Elektrode 40-Ib am rechten Rand der Elektrode 40-la und am linken Rand der Elektrode 40-Ib gekoppelt ist, während in der Mitte der Anordnung der linke Rand der Elektrode 40-la mit dem rechten Rand der Elektrode 40-Ib gekoppelt ist. Diese Anordnung hat den Zweck, daß die Ladungen sich im oberen Dünnschichtgebiet in der einen Richtung (nach rechts) und im nächsten Dünnschichtgebiet in der entgegengesetzten Richtung (nach links) bewegen, wie noch erläutert wird.
Die Folysiliciumelektroden 40-Ib (und die Aluminiumelektroden) sind auch in der dritten Dimension, d.h. innerhalb und außerhalb der Zeichenebene in Figur 14 zickzackförmig ausgelegt. Das heißt, im oberen Teil der Figur befindet sich eine Elektrode wie 40-Ib sehr dicht beim Substrat und ist daher mit diesem gekoppelt. Im folgenden Gebiet ist der Abstand zwischen der Elektrode 40-Ib und dem Substrat verhältnismäßig groß, so daß die Elektrode 40-Ib effektiv vom Substrat entkoppelt ist. Es können z.B. die dünne Schicht aus Siliciumdioxyd eine Tiefe von 500 - 2000 8 und die dicke Schicht eine Tiefe von 10000 A oder mehr haben. Diese verschiedenen dünnen und dicken Schichtgebiete sind auf der rechten Seite der Figur 14 angegeben. Jede Elektrode wie 40-la ist elektrisch direkt mit der dazugehörigen Elektrode des Paares wie 40-Ib verbunden. Diese Verbindungen sind in Figur 14 schematisch durch die sich diagonal kreuzenden Linien angedeutet.
Der Aufbau des obersten Dünnschichtgebietes entlang 9-9 in Figur 14 entspricht der Querschnittsdarstellung nach Figur 9 (de~ doch mit anderen Bezugszeichen). Die Zickzackauslegung der PoIysilicium- und Aluminiumelektroden in der dritten Dimension (innerhalb und außerhalb der Zeichenebene in Figur 14) sowie die Verbindung einer Aluminiumelektrode mit der dazugehörigen Polysiliciumelekt ro de sind in Figur 15 und 16 in Querschnitten entlang den Schnittlinien 15-15 bzw. 16-16 in Figur 14 gezeigt. Bei der nachstehenden Erläuterung der Wirkungsweise kann auf alle drei Figuren Bezug genommen werden.
Für die Zwecke der nachstehenden Erläuterung kann vorausge-
209833/1012
setzt Werden, daß sich bei Anlegen eines Impulses φ. eine Ladung bei A in Figur 14 im oberen Schieberegister unter der Elektrode 40-Ib des Paares 40-Ib, 40-la angesammelt hat. Der Aufbau dieses Elektrodenpaares ist ähnlich wie in Figur 9, so daß die Potentialwanne asymmetrisch ist. Beim Zweitphasenimpuls φ_ wandert die unter der Elektrode 40-Ib gespeicherte Ladung nach rechts und wird bei B unter der Elektrode 4O-2b des nächsten Elektrodenpaars 40-2a, 40-2b gespeichert. Beim nächsten Impuls (J^ wandert diese Ladung weiter nach rechts und wird bei C unter der Elektrode 4O-3b des Paares 4O-3a, 4O-3b gespeichert, und so fort. Wenn eine Ladung das Ende des Schieberegisters (nicht gezeigt in Figur 14) erreicht, überträgt eine Ladungsregenerierschaltung (die später erläutert wird) eine Ladung oder deren Komplement (je nach der Art der verwendeten Regeneiierschaltung) an das nächste Schieberegister. Die Richtung des Lädüngssignalflusses ist durch die gestrichelte Linie 42 angedeutet.
Es.sei angenommen, daß diese Ladung während der Zeit der Phase 1 (während des negativen Impulses φ<) im Gebiet E unter der Elektrode 4O-4b des Paares 40-4a» 4O-4b eingetroffen ist. Es ist klar, daß die Asymmetrierichtung der Potentialwanne jetzt umgekehrt ist. Bei _E befindet sich die Aluminiumelektrode 4O-4a rechts von der dazugehörigen Elektrode 40-4b, während bei D die Aluminium elektrode 4O-4a sich links von der dazugehörigen Elektrode 40-4b befindet. Beim nächsten Impuls φ_ wandert daher die bei E_ gespeiche£ te Ladung nach links nach J?.
Bei der Anordnung nach Figur 14 kann man auf einem einzigen Substrat mehrere Schieberegister (wie schematisch in Figur 2 angedeutet) unterbringen, die ein sehr langes Schieberegister simulieren. Wie bereits erwähnt und noch erläutert wird, können die den Ausgang jedes Schieberegisters mit dem Eingang des folgenden Schieberegisters verbindenden Einrichtungen in integrierter Form auf dem gleichen Substrat untergebracht werden wie die Register. Was das Verhältnis der Größe zur Speicherkapazität betrifft, so kann, wenn jede Speicherstelle eine Fläche von etwa 0,0025 0,005 mm (1 - 2 Mil) einnimmt, ein 10 -Bit-Register auf einem Substrat mit einer Fläche von 2,54 x 2,54 mm (100 χ 100 Mil) oder
209833/1012
2
6,45 mm (0,01 Quadratzoll) untergebracht werden.
Das später zu erläuternde Herstellungsverfahren ist ähnlich wie das bekannte Herstellungsverfahren für MOS-FeIdeffekttransistoren mit Siliciumgitter. Jede Speicherstelle erfordert nur ein einziges Speicherelement (einen einzigen Ladungsspeicherkondensator), zum Unterschied von den erforderlichen vier oder sechs Transistoren pro Speicherstelle bei vielen derzeit bekannten Speichern.
Figur 17 zeigt eine andere Ausführungsform einer zweidimensionalen Anordnung mit einem n-Siliciumsubstrat 43, einer Siliciumdioxydschicht 44, die in einigen Gebieten dick und in anderen Gebieten dünn ist, und auf dem Siliciumdioxyd angebrachten p+-Polysiliciumstreifen 65-69. Die Querschnittsdarstellungen nach Figur l8 und 19 dienen der Veranschaulichung des Aufbaus. Das dünne Schichtgebiet (Schnitt 9'-9') ist im Querschnitt ähnlich wie in Figur 9.
Der Schlußteil der Anordnung, d.h. der auf der Oberfläche in Figur 17 befindliche Teil enthält die Aluminiumstreifen 50 und 52, die zur Doppelkammanordnung, im einen Fall mit z.B. den Ansätzen 53 bis 58 und im anderen Fall z.B. den Ansätzen 59 bis 63, reichen. Der Streifen 50 ist an die φ 1 -Spannungsquelle angeschlossen und der Streifen 52 ist an die <^„-Spannungsquelle angeschlossen, Der Streifen 50 ist mit jeder zweiten Polysiliciumelektrode 66 und 68 verbunden, und der Streifen 52 ist mit jeder zweiten Polysiliciumelektrode 65, 67 und 69 verbunden, und zwar in beiden Fällen in der gleichen Weise wie in Figur I4.
An einer Speicherstelle wird beispielsweise ein Elektrodenpaar für die Phase 1 durch den Ansatz 75 und die Elektrode 68, das nächste Elektrodenpaar für die Phase 2 durch den Ansatz 56 und die Elektrode 67, das nächste Elektrodenpaar für die Phase 1 durch den Ansatz 74 und die Elektrode 66 gebildet und so fort.
Im Betrieb der Anordnung nach Figur I7 wandert, wenn anfänglich eine Ladung während eines Impulses der Phase 1 unter dem Elektrodenpaar 75-68 gespeichert wird, diese Ladung während des nächsten !«pulses der Phase 2 nach links unter das Elektrodenpaar
209833/1012
56-67j während des nächsten Impulses der Phase 1 weiter nach links unter das Elektrodenpaar 74-66 und so fort. Somit wird beim Schieberegister entlang 9'-9' die gespeicherte Ladung nach links fortgeleitet. Dagegen wird beim nächsten Schieberegister mit den Ansätzen 53/ 60, 55 usw. die dort gespeicherte Ladung nach rechts foitgeleitet. Wie bei der Ausführungsform nach Figur 9 bewirken also, wenn jeder horizontale Satz von Ansätzen als ein Schieberegister aufgefaßt wird, die der Elektrode 50 und 52 zugeleiteten zweiphasigen negativen Spannungsimpulse, daß in aufeinanderfolgenden Registern Ladungen in entgegengesetzten Richtungen fortgeleitet werden.
Ein Schieberegister mit der Anordnung nach Figur 11 oder Figur 12 ist in Figur 20 gezeigt. Es enthält einen gemeinsamen Leiter 90, der an die Doppelkammansätze 91, 92, 93, die jeweils eine Elektrode, eines Paares bilden, angeschlossen ist. Die PoIysiliciumelektrode 94 ist die zweite Elektrode des Paares 91, 94, und die Polysiliciumelektrode 95 ist die zweite Elektrode des Paares 92, 95. Die Polysiliciumelektroden 94 und 95 sind bei 96 und 97 direkt mit dem Aluminiumleiter 98 verbunden. Die Elektroden für die Phase 2 sind gleichartig aufgebaut und symmetrisch zu den Elektroden der Phase 1, und sie sind wie gezeigt angeordnet.
Wie bei den bereits erläuterten Ausführungsformen enthält derjenige Teil der Anordnung nach Figur 20, in dem gespeicherte Ladungen fortgeleitet werden, ein dünnschichtiges Siliciumdioxydgebiet bei 11'-11'. Der Querschnitt in diesem Dünnschichtgebiet ähnelt dem nach Figur 11. Stattdessen kann der Querschnitt auch wie in Figur 12 sein. Die Wirkungsweise des Schieberegisters nach Figur 20 entspricht weitgehend der Wirkungsweise der bereits erläuterten Ausführungsformen.
Der Aufbau nach Figur 20 ist etwas ungünstig im Hinblick auf die Packungsdichte, da zusätzlicher Platz für die Leiter 98 und 98' benötigt wird. Trotzdem erhält man eine brauchbare und wirtschaftiicheAnordnung, wenn, man diesen Aufbau in der in Figur 21 gezeigten Weise abwandelt. Hier bildet im Gebiet 100 jede Polysiliciumelektrode wie 104b mehrere Speicherstellen statt nur
209833/1012
einer einzigen Speicherstelle. Dies veranschaulicht Figur 22, die einen Querschnitt entlang der Schnittlinie 22-22 in Figur 21 darstellt.
Im Betrieb der Anordnung nach Figur 21 sind mehrere Quellenelektroden (nicht gezeigt) vorhanden, die in das erste "Elektroden paar" eine Anzahl von Ladungen einbringen, die einer Informationseinheifc (l Byte) entsprechen. Beispielsweise kann jede Polysilicium elektrode eines Paares acht oder mehr dünne Siliciumdioxydschichtgebiete 104 nach Figur 22 enthalten, unter denen 8 Informationsbits gespeichert werden können. Diese Bits, dargestellt durch die Anwesenheit oder Abwesenheit von Ladung, werden z.B. informationseinheitsweise (Byte um Byte) von Elektrodenpaar zu Elektrodenpaar verschoben. Beispielsweise können sie (die 8 Bits) vom Elektrodenpaar 104-la, 104-Ib zum Elektrodenpaar 104-2a, 104-2b verschoben werden, wobei in jedem Fall die a-Elektrode die Aluminiumelektrode an der Oberfläche und die b-Elektrode die Polysiliciumelektrode sind.
Wenn man versucht, ein Signal entlang einer verhältnismäßig langen Polysiliciumleitung im dichten Abstand von einem Siliciumsubstrat zu senden, ergibt sich eine ziemlich lange Signallaufzeit, weil die Polysiliciumleitung einen verhältnismäßig hohen Flächenwiderstand, in der Größenordnung von 10 bis 20 0hm pro Flächeneinheit, hat, so daß die leitung sich wie eine RC-Übertragungs- oder -Verzögerungsleitung verhält, wobei der "Kondensator" durch die verteilte Kapazität zwischen der Leitung und dem Substrat gebildet wird. Zur Lösung dieses Problems haben die Anordnungen nach Figur 20 und 21 mehrere verhältnismäßig kurze Polysiliciumleitungen oder -streifen wie 94 und 95 in Figur 20, die sämtlich parallel zu einer verhältnismäßig hochleitenden Leitung wie der Aluminiumleitung 98, die einen verhältnismäßig großen Abstand (10000 8 oder mehr) vom Substrat hat, geschaltet sind. Jedoch muß dafür, wie bereits erwähnt, ein größerer Platzbedarf in Kauf genommen werden, wodurch die Packungsdichte sich verringert.
Bei der Anordnung nach Figur 23 ist das oben genannte Problem auf andere Weise so gelöst, daß kein zusätzlicher Platz benötigt
209833/1012
wird. Hier hat das Schieberegister, ähnlich wie in Figur 20 und wie in der Querschnittsdarstellung nach Figur 11, einen Doppelkammaufbau, und der Polysiliciumteil ist ebenfalls doppelkammförmig (d.h. ineinandergreifend) aufgebaut. Die der Leitung 98 in Figur 20 analoge Sammelleitung besteht aus einer langen PoIysiliciumleitung wie IO6, die mit ihrer gesamten Länge unter der entsprechenden Aluminiumleitung IO8 liegt. Der Abstand f (Figur 24) zwischen diesen beiden Leitungen kann in der Größenordnung von 500 bis 1000 A* betragen, was kleiner als der oder vergleichbar mit dem Abstand a (Figur 11) zwischen der Polysiliciumleitung und dem Substrat im dünnschichtigen Siliciumdioxydgebiet sein kann. Der Abstand zwischen der Polysiliciumleitung IO6 und dem Substrat im dickschichtigen Siliciumdioxydgebiet (Abmessung q in Figur 24) kann in der Größenordnung von 10000 A oder mehr bettagen .
Aufgrund dieser Geometrie wird die Kapazität zwischen der Polysiliciumleitung und den Aluminiumelektroden erheblich größer als zwischen der Polysiliciumleitung und dem Substrat, weil eine viel größere Fläche des Polysiliciums vorhanden ist, die einen kleinen Abstand vom Aluminium hat, als eine solche, die einen vergleichbaren Abstand vom Substrat hat. Außerdem kann, wie bereits erwähnt, der Aufbau so sein, daß der dichteste Abstand der Polysiliciumleitung vom Siliciumsubstrat 1000 bis 2000 A beträgt, während die Abmessung f etwa 500 A betragen kann.
Die Kopplung zwischen einer Aluminiumleitung und ihrer dazugehörigen Polysiliciumleitung kann auch auf andere Weise vergrößert werden. Beispielsweise kann die Siliciumdioxydschicht nach Figur durch eine etwa 500 A dicke Schicht aus Siliciumnitrid oder einem anderen Dielektrikum, das eine höhere Dielektrizitätskonstante als Siliciumdioxyd hat, ersetzt werden. Oder die Siliciumdioxydschicht kann durch eine ziemlich dünne dotierte Oxydschieht ersetzt werden, die an der Oberfläche des Polysiliciums einen p-n-Übergang bildet, so daß Direktschlüsse aufgrund von Poren, die bei der sehr dünnen Oxydschieht, die weniger als 500 8 dick sein kann, auftreten können, vermieden werden.
209633/1013
Bei dem oben erläuterten Aufbau sind die Aluminiumleitungen wechselspannungsmäßig fest mit den entsprechenden Polysiliciumleitungen gekoppelt. Wenn daher z.B. die Leitung 108' mit einem Impuls φ1 beaufschlagt wird, wird sie "augenblicklich" kapazitiv mit der Polysiliciumleitung 106' gekoppelt, während zugleich die beiden Leitungen eine gegenseitige Spannungsdifferenz in der bereits erläuterten Weise führen.
Figur 25 zeifft eine zweidimensional Anordnung, die auf den im Zusammenhang mit Figur 23 und 24 erläuterten Prinzipien beruht. Diese Anordnung hat im wesentlichen die gleiche Packungsdichte wie die Anordnung nach Figur 17 und arbeitet mit einer Spannungsdifferenz wie die Anordnung nach Figur 17 sowie nach Figur 11 und 12. Auch hier sind dünnschichtige und dickschichtige Siliciuradioxydgebiete vorhanden. Dünnschichtige Gebiete befinden sich beispielsweise bei 11-11 in Figur 25. Der Querschnitt dieser Gebiete kann wie in Figur 11 oder wie in Figur 12 sein. Die dickschichtigen Gebiete liegen zwischen den dünnschichtigen Gebieten. Figur 27 und 28 zeigen im Querschnitt entlang der Schnittlinien 27-27 bzw. 28-28 in Figur 25 sowohl die dickschichtigen als auch die dünnschichtigen Gebiete.
Von Interesse bei der Anordnung nach Figur 25 ist ferner die Art und Weise der äieitung der zweiphasigen Spannungen nach den Ansätzen der Anordnung. Beispielsweise wird die Spannung der Phase 1 direkt über den Aluminium!eiter 116 den jeweils zweiten AIuminiumleitungen 118, 120, 124 zugeleitet. Die negativere Spannung der Phase 1 wird über den Aluminiumleiter 126 der Polysiliciumleitung 128 über deren gesamte Ausdehnung zugeleitet. Dieser Direktanschluß ist deutlicher in Figur 26 gezeigt, die einen Querschnitt entlang der Schnittlinie 26-26 in Figur 2 5 darstellt. Die lange Polysiliciumleitung 128 liegt parallel zu den Polysiliciumleitungen Il8a, 120a, 124a. Eine ähnliche Anordnung ist für die Spannung der Phase 2 vorgesehen.
Bei der Anordnung nach Figur 2 5 wie bei der Anordnung nach Figur 23 ist die Kapazität zwischen jeder Aluminiumleitung wie und der dazugehörigen Polysiliciumleitung wie 118a viel größer als
209833/1013
die Kapazität zwischen der Polysiliciumleitung und dem Substrat, weil über einen verhältnismäßig großen Fläehenbereich der verhält nismäßig dichte Abstand zwischen den Leitungen 118 und Il8a besteht, wie im Zusammenhang mit Figur 23 erläutert.
Die Wirkungsweise der Anordnung nach Figur 25 ergibt sich aus den betreffenden Erläuterungen im Zusammenhang mit Figur 23. In der im Zusammenhang mit dem Eingangsteil des Systems erläuterten Weise kann Ladung in ein Schieberegister eingebracht werden. Diese Ladung, wenn sie einmal sich in eine« Schieberegister befindet, wandert im obersten Schieberegister in der einen Richtung (nach rechts), im nächsten Schieberegister in der entgegengesetzten Richtung (nach links) und so fort. Die einzelnen Schieberegister sind durch Regenerierschaltungen miteinander gekoppelt.
Kopplung zwischen benachbarten Schieberegistern des Systems
Figur 29 zeigt im Querschnitt die Kopplungsanordnung zwischen dem Ausgangsende eines Registers und dem Eingangsende eines zweiten Registers. Die Platten oder Elektroden 14-(n-l), 14-n, 16-0 usw. sind einfach als Einzelelemente dargestellt. Ihr tatsächlicher Aufbau kann ähnlich wie in Figur 9, 11 und 12 sein und wird später erläutert. Das Substrat 10 ist ein geraeinsames Substrat, und die Siliciumdioxydschicht 12 ist ebenfalls eine gemeinsame Schicht.
Neuartig in Figur 29 ist ein masseanschlußfreies oder Übergangsgebiet F sowie ein Abfluß D, beide im Substrat. Diese Gebiete sind stark dotierte p+-Siliciumgebiete, ähnlich wie die Quelle S^ in Figur 4 und 7. Der Übergang F und der Abfluß D entsprechen der Quellenelektrode bzw. der Abflußelektrode eines MOS-Transistors, und die Elektrode 14-(n+l) entspricht der Gitterelektrode eines solchen Transistors. Der Abfluß D ist an eine Spannungsquelle V. angeschlossen, die eine Spannung von z.B. -10 Volt liefert.
Das Eingangsende des nächsten Schieberegisters enthält eine Quelle S_ und eine Gitterelektrode 17, die ähnlich arbeiten und aufgebaut sind wie die Quelle S1 und die Gitterelektrode 14-0 in den zuvor erläuterten Figuren. Die durch den Spannungsimpuls V
209833/1012
gesteuerte Elektrode 17 gibt den Zeittakt für die Übertragung des Ladungssignals von der Quelle S_ zur Potentialwanne unter der ersten Elektrode 16-1. Wie bereits erläutert, kann diese Potentialwanne unter der ersten Elektrode des zweiten Schieberegisters in einem vorausbekannten Maße mit Ladung gefüllt werden, so daß ihr Oberflächenpotential der Spannung der Quelle S_, d.h. der Spannung von V1, die z.B. -5 Volt betragen kann, angenähert ist.
Figur 29 zeigt auch einige der im System vorhandenen Kapazitäten. Diese Kapazitäten sind nachstehend definiert, und ihre Bedeutung im Betrieb des Systems wird später erläutert.
C = Kapazität zwischen Elektrode 14-n und masseanschluß-
£1
freiem Übergang Fj
C, = Kapazität zwischen Rückstellelektrode 14-(n+l) und Übergang Fj
C,- = Kapazität zwischen Übergang F und Substrat lOj C. = Kapazität zwischen Gitterelektrode 16-0 und Substrat 10j C_ = Kapazität zwischen Substrat 10 und dem den Übergang F mit der Gitterelektrode 16-0 verbindenden Leiter 140j Ca +.Cb + C3+C,
des Übergangs F.
C„ = C + C- + C- + C. + C_ = effektive Gesamtkapazität r β D J 4 5
Die Wirkungsweise des Systems nach Figur 29 wird zunächst für den Fall erläutert, daß die Kapazitäten C und C. erheblich kleiner als Cp sind. Ferner sei angenommen, daß die Schieberegister mit einer dreiphasigen Spannungsquelle betrieben werden, da dies eine der einfacheren Betriebsarten ist. Die Arbeitsweise anderer Anordnungen, die mit vierphasigen und mit zweiphasigen Spannungsquellen arbeiten, wird später erläutert.
Figur 31 zeigt die im Betrieb der Anordnung nach Figur 29 verwendeten Signalverlaufe. Figur 30 zeigt schematisch die entstehenden Potentialwannen und die Art und Weise der Ladungsübertragung bei Beaufschlagung mit den Signalverlaufen nach Figur
Figur 30(a) veranschaulicht die Situation während des Impulses ^2 (Zeitpunkt tj in Figur 31). Gleichzeitig mit dem negativen
209833/1012
Impuls φ» ist ein Rückstellimpuls VR anwesend, der vorzugsweise negativer als die Betriebsspannung V ist. Figur 30(a) zeigt, daß sich bei Auftreten des Impulses φ0 eine Ladung 142 in der Potentialwanne unter der Elektrode 14-(n-l) angesammelt hat. Gleichzeitig hat der an der Rückstellelektrode 14-(n+l) anliegende Impuls V„ von -15 Volt einen niederohmigen Kanal, schematisch dargestellt bei 144, zwischen der Quelle F und dem Abfluß Derzeugt, wodurch das Gebiet F auf ein Bezugspotential dicht bei dem Wert von V. zurückgeschaltet wird, während die Ladung, die sich während des vorausgegangenen Zyklus bei F angesammelt hat, zum Abfluß D übertragen wird.
Figur 30(b) veranschaulicht die Situation nach dem Ende des Impulses der Phase 2 und dem Einsetzen des Impulses φ« der Phase 3 (Zeitpunkt t~ in Figur 31). Die zuvor unter der Elektrode 14-(n-l) anwesende Ladung ist in die vereinigte Potentialwanne unter der Elektrode 14-n und dem Übergang F geflossen. Im vorliegenden Fall ist die Wanne unter der Elektrode 14-n tiefer als die unter der Elektrode F (14-n führt eine Spannung von -15 Volt, während F eine Spannung von ungefähr -10 Volt führt), so daß die Ladung bestrebt ist, sich im erstgenannten Gebiet der Potentialwanne anzusammeln, wie gezeigt. Zu diesem Zeitpunkt t„ ist V_, die Rückstellspannung, 0 Volt. Es wird daher eine Potentialschwelle unter der Rückstellelektrode erzeugt, d.h. der Kanal zwischen dem Übergang F und dem Abfluß D befindet sich in seinem hochohmigen Zustand. Betrachtet man F als eine Quelle, die Elektrode 14-(n+l) als ein Gitter und D als einen Abfluß eines MOS-Transistors, so ist dieser Transistor gesperrt, und es gelangt keine Ladung nach D.
Die bei Auftreten des nächsten Impulses φ1 sich ergebende Situation ist in Figur 30(c) veranschaulicht. Nach dem positiven Pegelübergang des Impulses φ_ (z.B. zum Zeitpunkt t_ in Figur 31) wird die etwa unter der Elektrode 14-n vorhandene Ladung zum übergang F übertragen. Wenn am Übergang F Ladung vorhanden ist, wird das Potential dieses Übergangs relativ positiv (tatsächlich weniger negativ). Da dieser masseanschlußfreie Übergang direkt mit der Steuerelektrode 16-0 verbunden ist, erhält diese Steuerelektrode
209833/1012
ein relativ positives Potential, so daß die Potentialwanne unter dieser Elektrode sehr flach wird. Diese flache Potaitialwanne wirkt als Spannüngsschwelle. Während des gleichen Intervalls, z.B. zum Zeitpunkt t- in Figur 31, wird der Impuls V angelegt. Dieser Impuls bewirkt, daß ein leitender Kanal von der Quellenelektrode S_, die eine Spannung von -5 Volt führt, nach einem Substrägebiet unter der Elektrode 17 entsteht. Da jedoch die Steuerelektrode 16-0 erheblich positiver ist als V -5 Volt, die Spannung des leitenden Kanals, können keine Ladungen von der Quelle S» in die Potentialwanne fließen, die unter der Elektrode 16-1 durch den dieser Elektrode zugeführten negativen Spannungsimpuls φ^ erzeugt wird.
Figur 30(d) veranschaulicht den Fall, daß das letzte im ersten Register gespeicherte Bit eine "0" statt einer "1" ist. In diesem Fall wird während des Impulses φ« unter der Elektrode 14-n eine "0" gespeichert. Der Übergang F bleibt daher negativ auf ungefähr -10 Volt, der Spannung, auf die er während des Impulses φ2 geladen worden ist. Diese der Steuerelektrode 16-0 zugeführte Spannung hat daher die Durchlaßrichtung, so daß während des Impulses V ein leitender Kanal 146 von der Quelle S_ zum Substratc ί
gebiet unmittelbar unter den Elektroden 17 und I6-O und zur Potentialwanne, die unter der ersten Elektrode I6-I durch den -15-Volt-Impuls ^1 erzeugt worden ist, besteht. Dadurch können die an der Quelle S„ verfügbaren positiven Ladungsträger zur Potentialwanne unter der Elektrode I6-I fließen, bis das Oberflächenpotential der Wanne sich dem Potential der Quelle S- anzunähern beginnt· Wenn daher unter der letzten Elektrode 14-n des ersten Schieberegisters eine "0" gespeichert ist, wird zur ersten Elektrode I6-I des nächsten Schieberegisters eine "1" übertragen.
Wenn also während des Impulses φ2 eine dem Bit "1B entsprechen de Ladung unter der Elektrode 14-(n-l) gespeichert worden ist, so wird das Bit nln während des Impulses φ- zur Potentialwanne unter der Elektrode 14-nübertragen. Während des Impulses ^1 wird unter der ersten Elektrode I6-I des nächsten Schieberegisters die Abwesenheit einer Ladung, entsprechend dem Bit n0n, gespeichert. Somit wird, wenn das letzte Bit im ersten Register eine "I" ist,
209833/1012!
deren Komplement "0" in das zweite Schieberegister eingeschoben. Wenn dagegen das letzte Bit im ersten Schieberegister eine "0" ist, wird deren Komplement "1" in das zweite Schieberegister eingeschoben.
Die Anordnung nach Figur 32 entspricht schaltungsmäßig der nach Figur 29> wobei jedoch in diesem Fall eine vierphasige statt einer dreiphasigen Spannungsquelle verwendet wird. Durch das Arbeiten mit vier statt mit drei Phasen wird die Taktgebung insofern etwas vereinfacht, als statt des Impulses V„ der Impuls <^„ der Elektrode 14-(n+l) zugeleitet werden kann.
Im Betrieb der Anordnung nach Figur 32 wandert während des Impulses ^„ (Zeitpunkt t.. in Figur 33) eine Ladung, falls vorhanden, unter die Elektrode 14-(n-2). Dieser gleiche, der Elektrode 14-(n+l) zugeführte Impuls bewirkt, daß zwischen dem Übergangsgebiet F und der Abflußelektrode D eine Inversionsschicht entsteht, so daß das Übergangsgebiet F die etwa im vorausgegangenen Zyklus angesammelte positive Ladung abgibt und eine negative Spannung von ungefähr -10 Volt annimmt. Während des Impulses φ_ wandert die unter der Elektrode 14-(n-2) anwesende Ladung in das Substratgebiet unter der Elektrode 14-(n-l). Während des Impulses φ. (Zeitpunkt t» in Figur 33) wandert die Ladung in das Gebiet unter der Elektrode 14-n und kann sich im Übergangs gebiet F anzusammeln beginnen. Der Ladungsübergang nach F ist bis zum Ende des Impulses φ. beendet, wodurch die Steuerelektrode 16-0 relativ positiv gegenüber dem Potential von S_ wird, wenn sich in F eine dem Bit "1" entsprechende positive Ladung angesammelt hat, während sie negativ wird, wenn das Gebiet F negativ, entsprechend dem Bit n0M, bleibt.
Während des Anliegens des negativen Impulses φ gelangt der St euer spannungsimpuls V zur Elektrode 17, und zwar zum Zeitpunkt
t, in Figur 33. Je nachdem, ob die Elektrode 16-0 relativ negativ oder relativ positiv gegenüber S„ ist, entsteht ein leitender Kanal von der Quelle S„ zur Potentialwanne unter der Elektrode 16-1 oder entsteht kein solcher Kanal. Das heißt, die an der Quelle S_ verfügbaren positiven Ladungsträger gelangen oder gelangen nicht zum Gebiet der Potentialwanne unter der Elektrode 16-1.
209833/101
Vorstehend wurde der Betrieb des Systems mit überlappenden Impulsen betrachtet. Dabei wird der Ladungsübergang von einer zur nächsten Potentialwanne durch Erniedrigen des Oberflächenpotentials einer folgenden Wanne hervorgerufen, während das Potential der die zu übertragende Ladung enthaltenden Wanne angehoben wird, so daß deren Ladung in die folgende Potentialwanne fließt. Verwendet man eine verhältnismäßig große Substratvorspannung V . beispielsweise von 10-15 Volt, so kann man die Anordnung mit mehrphasigen Impulsen, die sich nicht überlappen, betreiben. In diesem Fall kann der Steuerimpuls V durch einen entsprechenden der mehrphasigen Spannungsimpulse ersetzt werden. In diesem Fall hängt, ob der Steuerimpuls V gänzlich entfallen kann oder nicht, davon ab, wie
schnell die Ladung au-s dem Gebiet unter der Elektrode 14 η zum Gebiet unter dem Übergang F übertragen werden kann, Wenn diese Ladungsübertragung ausreichend schnell erfolgt (ein kürzeres Zeitinter"veLl beansprucht als das Intervall zwischen den nichtüberlapperi den Impulsen φ- und φ1, Figur 29), so ergibt sich ein einwandfreier Betrieb.
Wenn (Figur 29) die Kapazitäten C und C, größer als ein
a D
kleiner Bruchteil des Wertes der Gesamtkapazität Cp des Übergangsgebietes F sind, kann die Arbeitsweise der Ausgangsschaltung beträchtlich von der eben erläuterten Arbeitsweise abweichen. Es soll zunächst die Wirkung der Kapazität C1 betrachtet werden. Wenn diese Kapazität gegenüber der Gesamtkapazität C„ nicht vernachlässigbar ist, so wird bei der Vorderflanke des Rückstellimpulses Vj an der Elektrode 14-(n+l), wo der positiv gerichtete Spannung«- übergang auftritt, dieser positive Spannungsübergang kapazitiv auf das Gebiet F gekoppelt, so daß eine positive Stufe im Potential von F auftritt. Dies hat zur Folge, daß am Ende dieses Rückstell impulses VR das Gebiet F ein höheres (positiveres) Potential als V. (die Gleichspannung, auf der das Abflußgebiet D liegt,) führt. Da bei sämtlichen in Betracht kommenden .Schaltungen C. möglichst klein sein sollte, sollte das Ausmaß der Überlappung zwischen der Elektrode 14-(n+l) und dem Gebiet F minimal sein. Eine Methode, um eine solche minimale Überlappung zu erzielen, besteht in der Verwendung eines "selbstausgerichteten Polysiliciumgitters" wie
209833/1012
bei 14-(n+l) in Figur 37 gezeigt. Ein geeignetes Herstellungsverfahren hierfür wird später beschrieben.
Während die Kapazität C, möglichst nicht vorhanden sein sollte, kann mit Hilfe der Kapazität C in vorteilhafter Weise eine andere Betriebsart der Ausgangsschaltung erhalten werden. Für den Fall eines ladungsgekoppelten Schieberegisters mit Dreiphasen-Spannungsbetrieb kann die Schaltung in genau der gleichen Weise aufgebaut sein wie in Figur 29, jedoch kann der negative Taktsteuerspannungsimpuls V entfallen.
Im Betrieb besteht der Hauptunterschied zwischen dieser Schaltungsart und der nach Figur 29 darin, daß wegen der verhältnismäßig starken kapazitiven Kopplung C das Potential des Gebietes F das Bestreben hat, der Spannungsausschwingung der überlappenden Elektrode 14-n, die mit dem Spannungsimpuls <j>„ angesteuert wird, zu folgen. Somit wird während des Impulses φ« das Gebiet F verhältnismäßig stark negativ. Man kann daher das Potential des Gebietes F direkt dazu verwenden, den Ladungsübergang von der Quelle S„ zur ersten Potentialwanne (unter der Elektrode 16-1) des zweiten Schieberegisters zu steuern. Das heißt, wenn während des negativen Impulses (J>- keine Ladung unter der Elektrode 14-n anwesend ist, entsprechend der Speicherung des Bits "0", so hält das Gebiet F die Gitterelektrode 16-0 ausreichend negativ, so daß während der Zeit, wo die Vorderflanke des negativen Impulses φ1 die Hinterflari ke des negativen Impulses $„ überlappt, Ladung von der Quelle S„ zum Gebiet unter der Elektrode 16-1 fließen kann. Wenn dagegen während des Impulses <j>,, unter der Elektrode 14-n positive Ladung anwesend ist, entsprechend dem Bit "1", so wird das Gebiet F ausreichend positiv, um den Ladungsfluß von der Quelle S„ zum Gebiet unter der Elektrode 16-1 während des nächsten Impulses φ. zu verhindern. All dies ist möglich, ohne daß der zusätzliche Taktsteuei? impuls V gebraucht wird.
Es gibt noch andere Betriebseigenschaften, die in vorteilhafter Weise ausgenützt werden können, wenn die Kapazität C einen
erheblichen Wert hat. Bei Beendigung des Impulses ψ- (Zeitpunkt t2 in Figur 31) erzeugt die positive Spannungsausschwingung von φ-
209833/1015
eine positive Spannungsstufe im Gebiet F, durch die der Vorgang der Rückstellung von F auf das Bezugspotential V verändert wird. Aufgrund dieses Effektes läßt sich die Ausgangsschaltung in zweierlei Weise vereinfachen. Zunächst kann der Rückstellimpuls V_ durch eine Gleichspannung, beispielsweise Masse- oder Nullspannung (da das Substrat eine Spannung +V führt) oder eine negativere Spannung wie V1 ersetzt werden. Sodann kann der Aufbau der Ausgangsschaltung vereinfacht werden, indem man die Rückstellelektrode 14-(n+l) sowie den Abfluß D und die Quelle S0 mit der gleichen Spannung, beispielsweise V , betreibt. Schließlich kann durch Verwendung einer speziellen Steuersignalform V nach Figur 3 5 die Wirkungsweise
Sl
der Schaltung verbessert %verden.
Figur 34 zeigt eine Schaltungsausführung, bei der die oben genannten Merkmale vereinigt sind. Die gemeinsame Spannung V1, auf der die Elektroden D und S„ gehalten werden, kann -5 Volt betragen, während das Substrat 10 auf +5 Volt vorgespannt sein kann.
Bei der Erläuterung der Arbeitsweise der Schaltung nach Figur 34 sind Figur 34» 35 und 36 heranzuziehen. Zum Zeitpunkt t1 kann unter der Elektrode 14-(n-2) eine Ladung anwesend sein. Das zusammengesetzte Signal V hat seinen positivsten Wert, der Null-
el
potential entsprechen kann. Aufgrund dieses positiven Impulses wird das Gebiet F, das durch die Kapazität C mit erheblichem Wert kapazitiv mit der Elektrode 14-n gekoppelt ist, ebenfalls relativ positiv gesteuert. Als Folge davon verhält sich das Gebiet F wie eine verhältnismäßig stark durchlaßgespannte Quellenelektrode eines MOS-Transistors, und etwa zuvor dort gespeicherte Ladung wird über das Kanalgebiet unter der Elektrode 14-(n+l) zur Abflußelektrode D übertragen. Dabei nimmt das Gebiet F einen negativen Wert an, der etwas weniger negativ als -5 Volt ist, und zwar -5
Volt + V , wobei V die Schwellenspannung ist, wie bereits erwähnt, t t
Die Form der Potentialwannen zum Zeitpunkt t1 ist in Figur 36(a) gezeigt.
Danach tritt der Impuls φ_ auf, und die unter der Elektrode 14-(n-2) anwesende Ladunp· vqndert zum Substratgebiet unter der Elektrode 14-(n-i). Dieser Vorgang ist unkompliziert und in Figur 36 nicht veranschaulicht.
209833/1015
Zum Zeitpunkt t„ hat die Steuerspannung V ihren negativsten Wert. Der negative Impuls φ, hat eingesetzt, und der Impuls φ_ geht zu Ende. Wenn der Impuls <}>„ ein negatives Maximum von -15 Volt hat, beträgt die tatsächlich an der Elektrode 14-(n-l) zu diesem Zeitpunkt herrschende Spannung ungefähr -8 Volt. Die zu dieser Zeit erzeugten Potentialwannen sind in Figur 36(b) gezeigt. Die zuvor in der Potentialwanne unter der Elektrode 14-(n-l) anwesende Ladung fließt in die Potentialwanne unter der Elektrode 14-n und in das Gebiet F. Aufgrund der kapazitiven Kopplung zwischen der Elektrode 14-n und dem Gebiet F führt das Gebiet F eine negativere Spannung als die Elektrode 14-n, da das GebietF anfänglich um fast -5 Volt negativ war. Die tiefste Potentialwanne befindet si—ch daher beim Gebiet F, und wenn anfänglich Ladung unter der Elektrode 14-(n-2) gespeichert war, so sammelt sich diese Ladung schließlich im Gebiet F an. Der Abfluß D ist nicht so negativ wie das Gebiet F, und ferner ist, da die Elektrode 14-(n+l) vom Substrat beabstandet ist, das Oberflächenpotential unter dieser Elektrode etwas weniger negativ als das des Abflusses D.
Während des Zeitintervalls mit t„ steht der· Impuls 6„ an. Dieser Impuls wird anderswo in der Anordnung,, beispielsweise an die Elektrode 16-3 in Figur 34 angelegt, so daß eine zuvor unter der Elektrode 16-2 gespeicherte Ladung zur Elektrode 16-3 wandert. Gewüns.chtenf alls könnte man, statt die Steuerspannung V zu ver-
wenden, den Impuls φ. der Elektrode 14-n zuleiten, wie bereits erläutert; jedoch ist die dabei erhältliche Steuerung der Ladungsübertragung und Signalregenerierung nicht so vielseitig, wie noch erläutert wird.
Zum Zeitpunkt t~ steht der Impuls φ1 an. Zugleich steigt die ung V auf einen Wert zwischen 0 und -15 Volt an. Der tat-
el
sächliche Wert hängt von Schaltungsparametern wie dem Wert der Kapazität
: iiten ab.
Spannung V auf einen Wert zwischen 0 und -15 Volt an. Der tat-
el
W
Kapazität C (Figur 29) und anderer verteilter Schaltungskapazi-
Durch das Ansteigen der Spannung von V auf -V wird die Potentialwanne des Gebietes F etwas flacherj sie bleibt jedoch
209833/1015
immer noch ausreichend tief, um zu verhindern, daß der größte Teil der Ladung im Gebiet F zum Gebiet D fließt. Der Wert von -V ist so gewählt, daß, wenn bei F Ladung anwesend ist, entsprechend dem Bit "1", die Spannung bei 16-0 den Ladungsübergang von der Quellenelektrode S_ zum Gebiet unter 16-1 verhindert. Diese Situation ist in Figur 36(c) veranschaulicht. Die Spannung V kann auch so bemessen sein, daß bei Abwesenheit von Ladung im Gebiet F, entsprechend der Speicherung des Bits "0", unter der Elektrode I6-O ein leitender Kanal erzeugt wird, so daß Ladung von der Quelle S„ zum Gebiet unter der Elektrode I6-I übertragen wird. Diese Situation ist in Figur 3 6 (d) veranschaulicht.
Die Schaltung nach Figur 34 ist besonders gut geeignet, wenn sie mit MOS-Bauelementen (F, 14-(n+l),D) vom stromerhöhenden Typ, die niedrige Schwellenspannungen haben, realisiert wird. Auch andere, bereits erläuterte Schaltungsausführungen können in vorteilhafter Weise mit speziellen Signalformen wie V nach Figur 3
el
zur Steuerung der Elektrode, die das Übergangsgebiet F überlappt, betrieben werden. Dies ermöglicht eine bessere Taktsteuerung des am Gebiet F erzeugten Potentials sowie die Verschiebung dieses Potentials auf einen negativeren Wert (wenn F eine Ladung vom Gebiet unter einer Elektrode wie 14-(n-2) empfängt, Figur 34) und auf einen weniger negatien Wert -V nach Figur 3 5, der so gewählt wird, daß sich die gewünschte Schwellenspannung für die Signalregenerierung ergibt, wenn die Potentialwanne unter der ersten Speicherelektrode I6-I des nächsten Schieberegisters empfangsbereit für Ladung ist. Dies bedeutet, daß die positive Stufe UV bei V
(kapazitiv gekoppelt mit F) eine zusätzliche Steuerung bewirkt, die sicherstellt, daß, wenn das an F angrenzende Substratgebiet im zulässigen Maße mit Ladung gefüllt ist, das Potential von F (zugeleitet der Elektrode I6-O) den Ladungsfluß von der Quellenelektrode S- zum Gebiet unter der ersten Speicherelektrode 16-1 unterbindet.
Figur 37 zeigt in etwas realistischerer Darstellung einen möglichen Aufbau für den schematisch in Figur 29 dargestellten Schaltungsteil. Hier wie auch in anderen Figuren sind jedoch die Dicken der einzelnen Elektroden (ihre Vertikalabmessungen) nicht
20983 3/1012
maßstabgerecht, sondern im Verhältnis zu den Horizontalabmessun-(Längen) der Elektroden stark übertrieben dargestellt. Der gleiche Aufbau sowie die abgewandelten Ausführungsformen nach Figur 38,
39 und 40 sind auch für die schematisch in Figur 32 und 34 dargestellte Anordnung geeignet.
Figur 37 zeigt eine Ausführung der ladungsgekoppelten Vierphasen-SchaÜnng mit Siliciumgitter, wie im Zusammenhang mit Figur 32 und 33 erläutert. Figur 38 zeigt das untere der beiden Schieberegister nach Figur 37 in abgewandelter Form. Hier erfolgt die Signalregenerierung durch die Koinzidenz zweier Steuerimpulse V und V„. In diesem Fall gibt der Spannungsimpuls V den Takt
Co C
für die Eingabe der Ladung in das zweite Schieberegister. Der Steuerimpuls V- bestimmt, ob oder wieviel Ladung zur ersten Potentaalwanne des zweiten Schieberegisters übertragen werden soll oder nicht. Die selektive Taktsteuerung dieser beiden Steuerimpulse wurde bereits im Zusammenhang mit der Beschreibung des Eingangsteils des Systems erläutert.
Figur 39 gibt eine verallgemeinerte Darstellung des Eingangsendes eines Registers, das dem nach Figur 38 ähnlich, jedoch für Zweiphasen-Betrieb gedacht ist. Die Signalregeneration bei einem speziellen, ähnlichen ladungsgekoppelten Zweiphasen-System wird später im Zusammenhang mit Figur 42, 43 und 44 im einzelnen erläutert.
In Figur 38 ist wie bei der Anordnung nach Figur 37, 39 und
40 das masseanschlußfreie Gebiet F mit einer Aluminiumelektrode l6-0 vom selbstausgerichteten Typ verbunden, die so ausgebildet werden kann, daß sie eine verhältnismäßig kleine Kapazität mit dem Substrat 10 bildet. Während die Elektrode 16-0 einen verhältnismäßig dichten Abstand von der zusätzlichen Steuerelektrode 17, einer Polysxliciumelektrode, im Gebiet 170 hat, ist dieses Gebiet 170 sehr klein, in der Größenordnung von l/2 Mikron. Durch das Vorhandensein der Elektrode 17 wird daher die Kapazität der Elektrode I6-O nicht nennenswert vergrößert. Im übrigen Teil der Überlappung, im Gebiet 171, kann das Siliciumdioxyd verhältnismäßig dick, in der Größenordnung von mehreren Tausend 8, sein
209833/1012
(die Zeichnung ist nicht maßstabgerecht). Dieser verhältnismäßig große Abstand über eine verhältnismäßig große Strecke bedeutet, daß die Kapazität in diesem Gebiet verhältnismäßig klein ist. Die bereits erwähnte Polysiliciumelektrode 17 liegt zwischen der Aluminiumelektrode 16-0 und der Quelle S„.
Bei einem Vierphasen-System wie nach Figur 34> das jedoch immer noch Polysilicium- und Aluminiumelektroden sowie eine Ausgangsstufe ähnlich wie in Figur 40 hat, kann das Gebiet F des ersten Registers mit der Elektrode 17 des zweiten Registers nach Figur 37 verbunden werden. In diesem Fall werden die Spannung ^1 der Elektrode 16-0, die Spannung φ9 der Elektrode 16-1, die Spannurig φ_ der Elektrode 16-2 und die Spannung φ. der Elektrode 16-3 zugeleitet.
Sämtliche oben beschriebenen Ausführungsformen des Eingangsendes des zweiten Registers können für das Eingangsende des ersten und sämtlicher anderen Register verwendet werden. Das heißt, die schematisch in Figur 4 und 7 dargestellten Anordnungen können in der Praxis so aufgebaut sein, wie in einer oder mehreren der letzterläuterten drei Figuren gezeigt.
Figur 40 zeigt eine Ausführungsform der Koppelschaltung, die für den Z wiphasen-Betrieb geeignet ist und bei der, wie im Zusammenhang mit Figur 34 erläutert, die Überlappungskapazität C einen verhältnismäßig großen Bruchteil der Gesamtkapazität Cp des Übergangsgebietes F ausmacht. Der Aufbau ist in vieler Hinsicht ähnlich wie bei den bereits erläuterten Ausführungsformen. Die im Betrieb der Schaltung verwendeten Signalformen sind in Figur 41 gezeigt.
Im Betrieb tritt während des negativen Impulses φ1 der negative Spannungsimpuls Vn auf. Dadurch werden etwaige im Gebiet F angesammelte Ladungsträger abgegeben, und das Gebiet F nimmt ein negatives Potential an, das dicht bei dem der Spannungsquelle V. liegt. Während des nächsten Impulses φ wird die Ladung, die sich gegebenenfalls unter dem ρτektrodenpaar 14-(n- l)a,14-(n-l)b angesammelt hat, zum Gebiet unter der Elektrode 14-n und dem Gebiet F
209833/1012
übertragen. Kurz nach dem Einsetzen des negativen Impulses <J>_ erscheint der negative Steuerimpuls V_ , was zur Folge hat, daß unter der Polysiliciumelektrode 17 ein leitender Kanal entsteht, der effektiv bis zum Quellengebiet S„ reicht. Es fließt jetzt Ladung von S zur ersten Potentialwanne unter der Elektrode 16-1 oder nicht, je nachdem ob die Elektrode 16-0 relativ negativ (keine positive Ladung bei F) oder relativ positiv (entsprechend der Speicherung des Bits "1" bei 14-n und F) gegenüber dem Potential der Quelle S„ ist.
Figur 42 zeigt im Grundriß einen Teil einer zweidimensionalen Schieberegisteranordnung, von der Figur 40 einen Teil im Querschnitt zeigt. Zum besseren Verständnis der Figur 42 sind dort ; Elemente, die solchen in Figur 40 entsprechen, mit den gleichen Bezugszeichen bezeichnet. Die bei Zweiphasen-Betrieb mögliche Wirtschaftlichkeit der Auslegung wird aus Figur 42 deutlich ersichtlich.
Figur 43 zeigt eine andere Ausführungsform einer Zweiphasen-Koppelschaltung. Hier wird die letzte Elektrode des ersten Schieberegisters durch ein Elektrodenpaar 14~na, 14-nb statt durch die Einzelelektrode nach Figur 40 gebildet. Außerdem wird die erste Elektrode 16-1 des zweiten Schieberegisters mit einem Impuls der Phase 1 statt mit einem Impuls der Phase 2 angesteuert. Ferner sind die taktsteuernden Signalformen nach Figur 44 etwas anders als die für die Schaltung nach Figur 40 verwendeten Signalformen.
Im Betrieb der Schaltung nach Figur 43 tritt während des Impulses φ der Rückstellimpuls V auf, und das masseanschlußfreie Übergangsgebiet schaltet auf den negativen Bezugsspannungspegel zurück. Bei Auftreten des nächsten Impulses φ_ wird die gegebenenfalls unter dem Elektrodenpaar 14-(n-l)a, 14-(n-l)b anwesende Ladung zur Potentialwanne unter dem Elektrodenpaar 14-na, 14-nb übertragen, von wo sie in die Potentialwanne des Gebietes F fließt, wenn während des Impulses φ~ das Gebiet F ein negativeres -jtential führt als das Elektrodenpaar 14-na, 14-nb.
Die Ladungsübertragung von der letzten Potentialwanne des Schieberegisters zum Gebiet T wird während der Hinterflanke von
209833/1013
φ beendet. Zu dieser Zeit besteht während des Impulses V (der während des ersten Teils des negativen Impulses φ., auftritt) ein leitender Kanal von der Quelle S0 zum Gebiet unter der Elektrode 17. Wenn zugleich das Gebiet F relativ negativ ist, fließt Ladung von S„ durch diesen Kanal und durch den unter der Elektrode I6-O gebildeten Kanal zur durch den Impuls φ1 erzeugten Potentialwanne unter der Elektrode I6-I. Wenn dagegen die Elektrode I6-O relativ positiv ist, entsprechend der Speicherung einer "1" im Gebiet F, so entsteht unter der Elektrode 16-0 eine Potentialschwelle, und es fließt keine Ladung von S„ zur Potentialwanne unter der Elektrode I6-I.
Kurz nach dem Ende des Steuerimpulses V_ und noch während des negativen Impulses φ1, tritt der Rückstellimpuls V auf, so daß das Gebiet F auf sein Bezugspoteitial zurückgeschaltet wird. Zu dieser Zeit kann jedoch keine Ladung von der Quelle S„ abfließen, da Vp Nullpotential hat und somit eine Potentialschwelle
Vy
besteht, die den Abfluß von Ladung aus der Quelle S verhindert.
Figur 45 zeigt im Grundriß einen Teil einer zweidimensionalen Schieberegisteranordnung, wie sie zum Teil in Figur 43 dargestellt ist. Auch hier ist die platzsparende Auslegung ohne weiteres ersichtlich.
Obwohl nicht dargestellt, sind auch anderweitige Vertauschungen und Kombinationen der verschiedenen beschriebenen Anordnungen möglich. So ist es, um nur ein Beispiel zu nennen, klar, daß der vereinfachte Aufbau nach Figur 34 auch in der Zweiphasen-Ausführung des Schieberegisters verwendet werden kann.
Bezüglich Figur 40 ist noch zu sagen, daß, wie bereits erwähnt, der Aufbau der Signalregenerierstufe, wie aus Figur 42 ersichtlich, etwas vereinfacht werden kann, wenn man die Schaltung so einrichtet, daß sie ohne den Rückstellsteuerspannungsimpuls V arbeitet. Diese Ausführungsform der Schaltung ist schematisch durch die gestrichelte Linie angedeutet, die die Elektrode 14-(n+l) mit der gleichen Spannungsquelle V. verbindet, die auch für den Abfluß D verwendet wird. Vorzugsweise sieht man eine gemeinsame Spannungs- oder Energieversorgung für D, 14(n+l) und S_ vor, und
Xf
209833/1012
zwar in der gleichen Weise, wie in Figur 34 für den Fall eines Dreiphasen-Systems angegeben.
Bei den bisher erläuterten Ausführungsformen empfängt jedes Schieberegister jeweils die Komplemente der im vorausgehenden Schieberegister gespeicherten Bits. Die in Figur 46 schematisch dargestellte Schaltung ermöglicht es, daß jedes Schieberegister an das nächste Schieberegister jeweils die Bits selbst liefert. Zu diesem Zweck ist das masseanschlußfreie Gebiet F über eine Umkehr- oder Inversionsstufe I statt direkt mit der Gitterelektrode I6-O des nächsten Registers verbunden. Im übrigen ist die Arbeitsweise die gleiche wie bei den bereits beschriebenen Ausführungsformen. Die Inversionsstufe kann auch bei den verschiedenen anderen Ausführungsformen verwendet werden. In der Praxis kann die Inversionsstufe aus MOS-Bauelementen aufgebaut sein, die in integrierter Form im selben Substrat untergebracht sind wie die übrige Schaltung, oder die Inversionsstufe kann als getrennte Schaltung außerhalb des Substrats vorgesehen sein.
Bei der Ausführungsform nach Figur 21 werden mehrere Bits parallel in das Gebiet 100 übertragen. In diesem Zusammenhang wurde erwähnt, daß diese Bits eine Informationseinheit, d.h. ein Byte umfassen können. Eine besonders vorteilhafte Arbeitsweise läßt sich erhalten, wenn außerdem gleichzeitig das Komplement des Bytes übertragen wird. Eine derartige Anordnung besteht aus η Paaren von ladungsgekoppelten Schieberegistern (wobei η eine ganze Zahl ist, die im Grenzfall 1, normalerweise 6 oder 8 beträgt und auch erheblich größer sein kann). In jedem Paar speichert das eine Schieberegister die Bits und das andere Schieberegister die Komplements der Bits, und jedes Registerpaar kann an einen Gegentaktdetektor angeschlossen sein, wie in Figur 47 gezeigt.
Ein wichtiger Vorteil dieser Betriebsweise besteht darin, daß das Signal wahrgenommen oder erfaßt werden kann, ohne daß es einen ganz bestimmten Schwellenwert oder -pegel annehmen muß. Das einzige Erfordernis für ein verläßliches Arbeiten des Gegentaktdetektors ist, daß ein ausreichender·Amplitudenunterschied zwischen den beiden Eingangesignalen, von denen das eine das Bit 1I"
209833/10 12
und das andere das Bit "O" darstellt, besteht. Ein weiterer Vorteil der Verwendung einer Gegentaktdetektoranordnung ist, wie im Zusammenhang mit Figur 49 erläutert wird, die verhältnismäßige Leichtigkeit der Eingabe neuer Information in die Speicherschleife sowie der Gewinnung von Ausgangsinformation aus der Speicherschleife. Der Grund hierfür ist die zusätzlich verfügbare Signalverstärkung, aufgrund deren der Gegentaktdetektor in einer gewissen Entfernung von den ladungsgekoppelten Schieberegistern angeordnet werden kann.
Figur 48 zeigt eine Anordnung mit Gegentaktdetektor. Es sei vorausgesetzt, daß das obere linke Register 14-(n+l), 14-nusw. Bits und das obere rechte Register 14a-(n+l), 14a-n usw. die Komplemente der Bits speichert. In der Praxis sind diese beiden Register Seite an Seite angeordnet, und die Bits und ihre Komplemente wandern in der gleichen Richtungj in der Zeichnung sind sie jedoch um der besseren Anschaulichkeit willen einfach als konvergierend oder zusammenlaufend dargestellt.
Der Gegentaktdetektor enthält zwei Transistoren 200, 201, die in das selbe Substrat integriert sind wie der übrige Teil der Anordnung. Ferner benutzt er die Ausgangsschaltungen der beiden Schieberegister als Lastelemente oder "Arbeitswiderstände" für die beiden überkreuz gekoppelten Transistoren 200, 201. Somit besteht der Gegentaktdetektor effektiv aus einem Flipflop mit vier Transistoren, von denen zwei als Arbeitswiderstände dienen und zur Ausgangsschaltung der Schieberegister gehören.
Im Betrieb der Anordnung nach Figur 48 werden während des Impulses ^1 die Spannung V verhältnismäßig stark negativ und die Spannung V gleich V gemacht. Dies hat zur Folge, daß die Gebiete F una F etwaige in ihnen angesammelte Ladung abgeben und auf einen Wert dicht bei -V. zurückschalten. Die Anschlüsse 202 und 203 werden somit auf das gleiche negative Potential dicht bei -V. gebracht, und wenn V null wird (während V auf -V bleibt), werden alle vier Transistoren gesperrt, und der Stromkreis der Gebiete Fj und F2 wird unterbrochen.
Die Übertragung von Tadunfrssignal en nach den Gebieten F
209833/ 1012
und F„ bestimmt denjenigen Zustand, den das Flipflop annimmt, wenn es wiedererregt wird, d.h. wenn das Flipflop mit den vier Transistoren in den Betriebszustand gesetzt wird. Das Flipflop wird dadurch in den Betriebszustand gesetzt, daß als erstes Vr
1 positiver {in Wirklichkeit weniger negativ) gemacht und dann (oder gleichzeitig) VR auf einen negativen Wert geschaltet wird, so daß die Transistorarbeitswiderstände (F1, 14~(n+l), D und F„, 14a-(n+l), D) effektiv wieder eingeschaltet werden. Streng genommen kann V etwas positiver als beim Rücksetzteil des Zyklus gemacht werden; jedoch wird "V" immer noch auf einem Wert gehalten, der genügend negativ ist, um die beiden Lasttransistoren noch im leitenden Zustand zu halten. Die Steuerspannung V„ wird positiv gegenüber V. gemacht; sie kann beispielsweise auf v\ oder einen etwas positiveren Wert angehoben werden (die Wahl des tatsächlichen Wertes für V^, hängt von den bei 202 und 203 gewünschten Spannungen ab).
Wie oben erwähnt, hängt der Zustand, den das Flipflop annimmt, von den Werten der in den beiden Schieberegistern gespeicherten Bits ab. Wenn beispielsweise das während des Impulses φ_ unter dem Elektrodenpaar 14 -n gespeicherte ^it eine "0" (keine Ladung) ist, bleibt F relativ negativ. Entsprechend befindet sich unter dem Elektrodenpaar 14a-n eine Ladung, so daß diese Ladung am Ende des Impulses ά nach F_ übertragen wird und F_ relativ positiv ist. Die td-ativ negative Spannung bei 202 bringt das Flipflop aus dem Gleichgewicht, und wenn das Flipflop wieder in den Betriebszustand gesetzt wird, wird der Transistor 201 in den leitenden Zustand gesteuert, und durch die relativ positive Spannung bei 203 wird der Transistor 200 gesperrt. Die Spannungsdifferenz zwischen F1 und F„ bestimmt den neuen Zustand bei Wiedererregung des Flipflops. So nimmt der Anschluß 202 eine relativ negative Spannung dicht beim Wert von -V. minus dem Spannungsabfall von D nach F an, während der Anschluß 203 eine relativ positive Spannring dicht beim Wert von V , der gleich V1 sein kann, führt. *
C1 l
Während des Impulses φ., bewirkt die bei 202 und 203 gespeicherte Information, die gleichzeitig mit der Zuleitung eines negativen Impulses V an die Elektroden 17 und 17a zu den Gitter-
2 0 9833/1012
elektroden l6-0 bzw. l6a-0 gelangt, daß unter der Elektrode 16-0 ein Leitungskanal und unter der Elektrode I6a-O kein Leitungskanal vorhanden ist. Das heißt, nach dem Einsetzen des Impulses φ., wenn das Flipflop in den neuen Zustand schaltet, wird der Steuerimpuls Vp negativ, und Ladung wird von S_ zum Gebiet unter der Speicherelektrode 16-1 betragen. Da die Elektrode I6a-O positiv gegenüber V ist, erfolgt keine Ladungsübertragung von der Quelle S zum Gebiet unter der Speicherelektrode I6a-1.
Figur 49 veranschaulicht etwas schematischer eine andere Ausführungsform der Anordnung. Der Aufbau der oberen und unteren Schieberegister ist der gleiche wie in Figur 48, und nur die Übe£ gangsgebiete F , F und die Elektroden 16-0 und l6a-0 sind gezeigt. Bei dieser Ausführungsform werden die Übergangsgebiete F1 und F„ nicht als Lastelemente für den Gegentaktdetektor verwendet. Die Transistoren 200 und 201 sind die gleichen wie in Figur 48. Jedoch sind zusätzlich getrennte Transistoren 204 und 205 vorhanden, die dazu dienen, die bei F1 und F„ anwesenden Signale zu verstärken. Außerdem sind Transistoren 207 und 208 vorgesehen, die einmal als Transistorlastelemente für das Flipflop 200, 201 und zum anderen als Mittel für die Eingabe neuer Information in das Flipflop dienen. Auch bei der Anordnung nach Figur 48 kann die Eingabe von neuer Information mittels·eines Transistorpaares wie 207 und 208 in Figur 49 erfolgen.
Im Betrieb der Anordnung nach Figur 49 kann das Flipflop anfänglich rückgesetzt werden, indem beide Transistoren 207 und 208 leitend gemacht werden (EXT = EXT = Y, während IN. = IN1 = irgendein negativer Wert wie -V. nach Figur 48). Dann werden die Transistoren 207 und 208 gesperrt, beispielsweise indem EXT = EXT = Nullpotential gemacht wird, während V_ ebenfalls gleich -V. ist, so daß die Transistoren 200 und 201 gesperrt werden. Somit werden die Schaltun^spunkte 202 und 203 beide auf das gleiche Bezugspotential (-V,) rückgesetzt.
Wenn das Flipflop rückgesetzt ist und die Ladungssignale bei F1 und F„ anstehen, gelangt ein negativer Impuls Vr , der negativer ist als V , zu den Abflußelektroden der Transistoren 204 und 205.
209833/1012
Wenn jetzt beispielsweise IN (die Spannung bei F1) relativ negativ und IN (die Spannung bei F-) relativ positiv sind, leitet der Transistor 204 stärker als der Transistor 205· Dadurch wird das Flipflop aus dem Gleichgewicht gebracht, so daß in der gleichen Weise wie bei der Anordnung nach Figur 48 das Flipflop, wenn es wiedererregt wird (indem zuerst die Spannungen IN = IN auf -V.
zurückgebracht werden und dann V_ auf V1 zurückgebracht wird) ,
1
in einen neuen Zustand gesetzt wird, in dem die Spannungsdifferenz zwischen den Schaltungspunkten 202 und 203 eine verstärkte Version der anfänglich zwischen F1 und F0 vorhandenen Spannungsdifferenz darstellt.
Neue Information kann in die unteren Register über die Transistoren 207 und 208 in ähnlicher Weise wie z.B. bei einer p-M0S-Speicheranordnung gegeben werden. Die Signale EXT und EXT erfüllen dabei die Funktion der Wortwählimpulse, während die Signale IN und IN die Funktion der Bitsignale zur Eingabe neuer Information erfüllen. Die externen Eingangssignale können das Flipflop bei Abwesenheit des Steuereingangsimpulses Vn in den gewünschten
2 Zustand setzen.
Den externen Signalen kann auch eine so große Amplitude gegeben werden, daß sie etwaige Signale, die während Vr bei F und
1 1 F„ anwesend sind, übersteuern oder überdecken. Im übrigen ist die Arbeitsweise ähnlich wie bei der Anordnung nach Figur 48. Das heißt, während des Vorgangs der Informationsregenerierung erfüllen die Transistoren 207 und 208 die Funktion der Las.telemente oder Arbeitswiderstände im Flipflop, die bei der Anordnung nach Figur 48 zur Ausgangsschaltung der komplementären Schieberegister gehören.
Abgesehen von den oben erläuterten Merkmalen der Anordnungen nach Figur 48 und 49? stellen die verwendeten Flipflops zweckmäßige Mittel zum Übersetzen der ladungsgekoppelten Information in statische Information, die in einem Flipflop gespeichert ist, dar. Wird beispielsweise eine Nachrichteneinheit (l Byte) und ihr Komplement durch ein ladungsgekoppeltes Schieberegister hindurchgeleitet, wie in Figur 21, so können am Ausgang dieses Systems η Flipflops von
209833/101^
der in Figur 48 und 49 gezeigten Art vorgesehen sein, wobei η die Anzahl der Bits in einer Nachrichteneinheit (l Byte) ist. Diese η Bits können leicht in einen Speicher irgendeiner gewünschten Form eingeschoben werden. Beispielsweise kann ein Signalregenerier-Flipflop von der in Figur 49 gezeigten Art zusammen mit zusätzlichen Transistoren 204 und 205 zum Verstärken der von F^ und F„ abgeleiteten Signale als ein Halbleiterspeicher betrieben werden, der als Pufferspeicher zwischen den ladungsgekoppelten Speicherschleifen und äußeren Schaltungen dienen kann.
Bei den Anordnungen nach Figur 48 und 49 wird die Eingangsinformation an anschlußfreien (floating) Übergängen (übergängen, die nicht an Masse oder eine andere Bezugsspannungsquelle angeschlossen sind) wie F1 und F abgefühlt. Die Anordnung kann aber auch mit derartig anschlußfreien Aluminiumelektroden wie 14-n in Figur 50 arbeiten, über die die Signale kapazitiv auf das Flipflop gekoppelt werden. Die Kapazitätsänderung solcher anschlußfreier Elektroden in Abhängigkeit vom Ladungssignal wird bei der Erläuterung der Arbeitsweise der Anordnung nach Figur 50 ersichtlich werden.
Während die vorstehende Erläuterung der Figuren 47 - 49 sich auf eine Zweiphasen-Anordnung bezieht, ist die Methode als solche ebensogut auch auf drei-, vier- und höherphasige Ladungsfortleitungsschaltungen anwendbar.
Bei den bisher beschriebenen Ausführungsformen ist in der Koppelschaltung zwischen zwei Registern ein anschlußfreies Obergangsgebiet wie F, F1 usw. vorgesehen. Dieses anschlußfreie Übergangsgebiet liegt in einem η-leitenden Substrat und besteht aus einem p+-Gebiet. Man kann statt dessen als Signalabfühl- oder -Wahrnehmeinrichtung auch eine anschlußfreie Aluminiumelektrode verwenden, wie in Figur 50 gezeigt. Hier ist die anschlußfreie Aluminiumelektrode 14-n am Ausgangsende eines Schieberegisters mit einer Gitterelektrode I6-O am Eingangsende des nächsten Rgisters gekoppelt.
Zur Erläuterung der Arbeitsweise der Anordnung nach Figur 50, eines Vierphasen-Systems, sei vorausgesetzt, daß die Elektrode 14-n
209833/1012
durch den negativen Steuerimpuls V_ auf irgendeine Spannung, die
nicht ganz so negativ wie V. ist, rückgesetzt und durch Entfernen des Steuerimpulses V ausgeschaltet (anschlußfrei gelassen) worden ist. Dadurch wird eine* Potentialwanne unter der Elektrode 14-n erzeugt. Zum Zeitpunktnon φ. wird zum Substratgebiet unter der letzten Speicherelektrode 14-(n-l) Ladung (oder keine Ladung) übertragen. Es sei zunächst angenommen, daß Ladung anwesend ist. Während der Hinterflanke von ^.} die den negativen Impuls φ überlappt, fließt, da die Potentialwanne unter der Elektrode 14-(n-l) flacher wird, die dort anwesende Ladung in die Potentialwanne unter der anschlußfreien Aluminiumelektrode 14-.n. Bekanntlich bewirkt die Ladungszunahme in der Potentialwanne unter der Elektrode 14-n, daß die effektive Kapazität zwischen der Elektrode 14-n und dem Substrat sich erhöht. Da an diesen anschlußfreien Elektroden zuvor eine feste Ladung aufgebaut worden ist, sinkt dadurch die Spannung an der Elektrode 14-n und folglich bei 16-0 ab.
Nach Beendigung des Impulses φ. wird die Ladungsübertragung zur Potentialwanne unter der Elektrode 14-n beendigt, und zu dieser Zeit gelangt der negative Steuerspannungsimpuls V^, zur Elektrode 17. Nunmehr sind die Voraussetzungen dafür gegeben, daß Ladung von S„ durch den Leitungskanal unter der Elektrode 17 und, je nachdem, ob die Elektrode 16-0 negativ oder positiv gegenüber der Spannung V1 der Ouelle S9 ist, zur Potentialwanne unter der Speicherelektrode 16-1 fließt oder nicht.
Unter idealen Voraussetzungen bei perfekt dielektrischer Siliciumdioxydschicht, d.h. ohne Streuung oder Ableitung, könnte in der Elektrode 14-n eine feste Ladung durch kapazitive Spannungsteilerwirkung beibehalten werden. Es sei hier vorausgesetzt, daß eine verhältnismäßig große Gleichspannung Vr und ein verhältnis-
mäßig kleiner Kondensator C in der Schaltung vorhanden sind, um diesen Zustand zu erreichen. In der Praxis hat jedoch selbst ein so gutes Dielektrikum, wie Sxliciumdioxyd, einen endlichen spezifischen Widerstand, der im allgemeinen dazu neigt, die Bezugsspannung der Elektrode 14-n unter diesen Voraussetzungen vom vorherigen Zustand des Schieberegisters abhängig zu machen. Ferner ergibt sich eine geringfügige Spannungsabwanderung oder -verschie-
2 09833/1012
bung an diesen anschlußfreien Elektroden, wenn die Leitfähigkeiten dieser beiden Kondensatoren nicht genau ihren Kapazitäten proportional sind, was weitere Fehler mit sich bringen würde. Um derartige Schwierigkeiten zu vermeiden und ohne eine verhältnismäßig hohe Gleichspannung auskommen zu können, ist erfindungsgemäß eine Spannungsrückstelleinrichtung wie das MOS-Element F, V„ , D^ vorgesehen, das die Elektrode 14-n auf einen Bezugspegel zurückschaltet. Jedesmal bei Auftreten des negativen Steuerimpulses V_ wird
die Aluminiumelektrode 14-n auf die Spannung von D^ zurückge-bracht« Zwar kann gewünschtenfalls während jedes Impulses 4 ο e-*-n negativer Impuls V_ zugeleitet werden; jedoch braucht tatsächlich die
Elektrode 14-n nicht so oft zurückgeschaltet zu werden. Gewünschten falls kann sie z.B. synchron mit einem negativen Impuls φ« ungefähr jede Millisekunde zurückgeschaltet werden.
Ein weiteres Merkmal der Schaltung nach Figur 50 besteht darin, daß die Spannung der Elektrode 16-0 durch irgendeine äußere Spannungsquelle V- über einen Koppelkondensator, gestrichelt dargestellt bei C , moduliert werden kann. Die Steuerspannung Vn
P cc
kann mit der Steuerspannung V_, synchronisiert sein. Sie hat den Zweck, den Pegel der Spannung bei 16-0 auf einen geeigneten Wert zu verschieben, um den Kanal unter der Elektrode 16-0 in einem Fall vollständig zu sperren und in einem anderen Fall hochleitend zu machen. Dies entspricht effektiv dem, was bereits für den Fall erläutert worden ist, daß eine beträchtliche Uberlappungskapazität
C vorhanden ist.
a
Statt der oben erläuterten Zurückschaltung kann mai· auch die Aluminiumelektrode 14-n auf einer festen Bezugsspannung halten, indem man sie über einen verhältnismäßig hochohmigen Widerstand, gestrichelt dargestellt bei Rr, mit einem Versorgungsspannungsanschluß verbindet. Dieser Widerstand kann die Form eines verhältnis mäßig dünnen Streifens aus Polysiliciumfilm mit der gleichen Zusammensetzung wie bei den Polysiliciumelektroden haben.
Ausgangsseite des Systems Figur 51 veranschaulicht schematisch eine Ausführungsform
209833/1013
einer Eingangs-Ausgangsschaltung für die erfindungsgemäße Anordnung. Sie veranschaulicht ferner die Verwendung von ladungsgekoppelten Verknüpfungsschaltungen. Die Schaltung ist für die zweiphasigen Ausführungsformen eingerichtet; jedoch können ähnliche Schaltungen auch für die drei-, vier- und höherphasigen Ausführungsformen verwendet werden.
Der die Elektroden 14-(n-2), 14-(n-l) usw. enthaltende Schaltungsteil oben links kann sich am Ende des letzten Registers des Systems befinden, und der Schaltungsteil mit den Elektroden 10-2, 16-1 usw. kann sich am Anfang des ersten Registers des Systems befinden. Zusammen können sie Bestandteil einer geschlossenen Schleife sein. Wenn man einfach die Information umlaufen lassen will, so haben die Impulse VRFfl irgendeinen, negativen Wert gegenüber der Quelle S„, während Vn„_ positiv gegenüber der Quelle
Z K. Γι (jr
S- ist, die z.B. Massepotential haben kann.
Die Elektroden 17a, l6a-0, l6a-l und l6a-2 stellen das Eingangsende eines Schieberegisters zum Abnehmen des Ausgangssignals aus dem obigen System, das eine geschlossene Schleife sein kann, dar. Dieses Register des Systems arbeitet wie folgt. Das Ausgangs signal wird nur dann erhalten, wenn die negative Steuerimpulsfolge V (an der Elektrode 17a) anwesend ist. Wenn die Impulse
CO
V,,E(-, relativ negativ sind und V^ relativ positiv ist, kann unter Steuerung durch das Steuereingangssignal V. neue Information in das Schleifensystem eingegeben werden. Im übrigen ist die Funktion der Steuerimpulse VnT,_, Vn„-, und V ähnlich wie die
KJjIt KJjIi CO
des Taktimpulses in Figur 40.
Die Spannung V1, die die Potentiale von S„, S0 und S.
steuert, soll im vorliegenden Falle -5V sein. Die Quellen S , S«
Z ο
und S, können das selbe einzige Ouellengebiet umfassen; um jedoch eine zusätzliche Steuerung des Arbeitens der Ausgangsstufe zu ermöglichen, kann man den Quellen S2, S» und S. getrennte Steuerspannungen z.B. in der Weise zuleiten, wie im Zusammenhang mit Figur 7 erläutert.
Die Arbeitsweise der geschlossenem Schleifenanordnung dürfte sich aus den vorherigen Erläuterungen, beispielsweise der Er-
209B33/1012
läuterung der Schaltung nach Figur 40 (mit der Maßgabe, daß φ~ in Figur 40 der Größe ^1 in Figur 51 entspricht), ohne weiteres ergeben. Während des negativen Impulses A1 wird das Komplement des
in der letzten Stufe des letzten Schieberegisters gespeicherten
Bits in die erste Stufe (16-1) des ersten Schieberegisters geschoben. Während des nächsten Impulses φ9 wird das unter 16-1 gespeicherte Bit nach links zur Potentialwanne unter dem Elektrodenpaar l6-2 geleitet.
Bei der Vorderflanke dieses Impulses φ_ und der Hinterflanke des endenden Impulses φ. fließt die bei F1 anwesende positive Ladung in die unter 14ma, 14mb erzeugte Potentialwanne. F1 ist eine kurze Strecke, die von der Aluminiumelektrode 14-n überspannt
wird, von 14-(n-l) entfernt. Die Elektrode 14-n wirkt während der Hinterflanke von φ1 als Gitterelektrode und verhindert, daß etwaige bei F1 anwesende Ladung nach 14-(n-l) zurückgeleitet wird.
Während φ1 absinkt, nimmt die Potentialwanne unter der Elektrode
14-n ab und nimmt gleichzeitig die Potentialwanne unter dem
Elektrodenpaar 14-ma und 14-mb zu, so daß diese Ladungsübertragung stattfindet. Die Ladungsübertragung von F1 nach F- hört auf, wenn die Elektrode F1 das Potential von φ» minus der Schwellenspannung VT , d.h. etwa (-15 Volt plus V) erreicht. Dies ist die Rückstelloder Bezugsspannung für F .
A-m Beginn des Impulses φ_ hat F- eine negative Spannung V„_ dicht bei V. + φ_ (eine starke kapazitive Kopplung von φ_ nach F2 vorausgesetzt), nachdem F0 zuvor in noch zu erläuternder Weise
rückgesetzt wordenist. Es sammeln sich somit die positiven Ladungs träger in der Potentialwanne unter F0 an. Das Potential von F.,
wenn keine Ladung von F1 übertragen wird, ist V, + φ2, vorausgesetzt, daß die Kapazität der Elektrode 14-mb erheblich größer ist als die Kapazität zwischen F0 und dem Substrat plus der Kapazität der Elektrode l6a-0. Andernfalls ist das Potential von F gleich
V4 + Δ$2* wobei Αφ2 von der Beziehung der Kapazität zwischen der
Blektrode 14-mb und F0 zur Gesamtkapazität von F0 abhängt.
Der oben erläuterte Ladungsfluß hat, falls er stattfindet,
eine positive Änderung des Potentials bei F- und, da F, mit l6a-0
209833/1012
22 0115 Q
Jy —
verbunden ist, eine entsprechende Spannungsänderung bei l6a-0 zur Folge. l6a-0 ist die Gitterelektrode für ein weiteres Schieberegister l6a-l, l6a-2 usw.
Wenn während φ0 die Steuerspannung V negativ gegenüber der Spannung der Quelle S. ist, wird Ladung von S, durch den Leitungs kanal unter 17a fortgeleitet. Nunmehr wird, je nachdem ob loa-0 negativ (keine Ladung bei F0) oder positiv (Ladung bei F„ gegenüber S0 ist, die Ladung von S0 zur ersten Potentialwanne, der einen Elektrode l6a-l, geleitet oder nicht. Danach wird diese Information nach rechts fortgeleitet. Wenn dagegen V_o relativ positiv, etwa Nullpotential ist, so kann keine Information von F„ zum Register l6a-l, l6a-2 usw. gelangen.
Nach Beendigung von V^n endet der Impuls φ_, während der Impuls φ^ anwesend ist und der zweite Steuerspannungsimpuls V_ auf-
2 tritt» Dieser Impuls bewirkt, daß das Substratgebiet unter der Steuerelektrode 14-(n+l) als Leitungskanal arbeitet und etwaige Ladung bei F0 über diesen Kanal zum Abfluß D geleitet wird. Nachdem die Ladungen übertragen sind, wird die zweite anschlußfreie Elektrode F_ durch den Steuerimpuls Vn auf einen negativen Wert
dicht bei V, zurückgesetzt. V. kann irgendeinen Wert, z.B. ungefähr -5 Volt haben.
Wenn neue Information in das Schieberegister eingegeben werden soll, wird die Elektrode 17 positiv gegenüber S gemacht, d.h. auf z.B. Nullpotential gebracht, und 17-b ein relativ negativer Impuls oder eine Folge von relativ negativen Impulsen VRFf, zugeleitet. Die relativ positive Spannung V pf, bewirkt, daß die Elektrode 17 ohne Rücksicht auf die Spannung bei 16-0 verhindert, daß Ladungsträger von der Quelle S0 zur Potentialwanne unter der Elektrode 16-1 gelangen. Wenn also bei VTW keine Information eingeschoben wird,bewirkt VRp_,, daß bei jedem Impuls φ1 effektiv eine "0" in das Schieberegister eingeschoben wird, wodurch die im Sehieberegistersystein aufeinanderfolgend gespeicherten Bits effektiv gelöscht werden.
Neue Information kann dadurch eingegeben werden, daß der
209833/1012
Gitterelektrode l6b-0 eine entsprechende Spannung YTT, gleichzeitiff mit der Zuleitung des Impulses Vnr,~ an 17-b während jedes negativen Impulses φ^ zugeleitet wird. Wenn V-.^. während des Impulees (^1 negativ ist, überträgt die puellenelektrode S„ Ladung zur Potentialwanne unter den Elektroden I6--I und l6b-l. Bei diesen beiden Elektroden handelt es sich in Wirklichkeit um ein und dieselbe, gemeinsame Elektrode, die Ladung entweder über den von den Elektroden 17 und I6-O oder über den von den Elektroden 17-b und l6b-0 gesteuerten Kanal empfangen kann. Wenn dagegen V während des negativen Impulses V-.^- relativ positiv, beispielsweise Nullpotential ist, so wird unter der Elektrode I6b-O eine Potentialschwelle erzeugt und keine Ladung von S„ zu der unter der Elektrode l6b~l, I6-I erzeugten Potentialwanne übertragen.
Die spezielle Stufe mit den Elektroden 14-ma und 14-mb und dem Gebiet F0 hat den Zweck , die Gewinnung eines Ausgangssignals zu ermöglichen, das um eine halbe Periode gegenüber dem Ausgangssignal am ersten Schieberegister verzögert ist, ohne daß die erste Ausgangsstufe irgendwie zusätzlich kapazitiv belastet wird. Der Aufbau dieser speziellen Ausgangsstufe kann zu einer mehrstufigen Anordnung erweitert werden, bei der ,-jede stufe aus 14-ma, 14-mb, F besteht und aufeinanderfolgende Stufen durch aufeinanderfolgende Phasen angesteuert werden. Diese neuartige und verbesserte Anordnung eignet sich als sogenannte "Schaufelketten"-Schaltung ("bucket-brigade" circuit), wie sie in F.L.J. Sangster: "Integrated MOS and Bipolar Analoy Delay Lines using Bucket-Brigade Capacitor Storage" in "ISSCC Digest Technical Papers", Seite 74, 1970, beschrieben ist. Solche Schaltungen werden nach üblichen p-MOS-Verfahren hergestellt. Der neuartige Aufbau nach Figur 51 wird nach einem noch zu erläuternden Verfahren mit Siliciumgitter-Selbstausrichtung erhalten, das zu einem erheblich kompakteren Schaltungsaufbau führt. Ferner kann dabei die Kapazität der Elektrode (14-mb), die die diffundierten anschlußfreien Übergänge überlappt, reproduzierbarer gemacht werden. Ein weiteres Merkmal dieser Schaltung ist, daß die unerwünschte Rückkopplungskapazität zwischen den Stufen praktisch entfällt. Letzteres ist deshalb möglich, weil die anschlußfreien Übergangsgebiete unter Benutzung der Siliciumgitter wie 14-ma und 14-(n+l) im Falle der Figur 51 als Maske diffundiert werden.
209833/1013
Die neuartigen Anordnungen für Schaufelketten-Schieberegister, die auch als selbstabgetastete Photofühleranordnung verwendet werden können, lassen sich in der gleichen Weise herstellen wie zweiphasige ladungsgekoppelte Schieberegister, und zwar unter Verwendung von zwei verschiedenen Kanaloxyddicken, so daß die asymmetrischen Potentialwannen erhalten werden, wie in Figur 14 oder 17 gezeigt. Jedoch sind bei den neuartigen Schaufelkettenanordnungen die zwei verschiedenen Kanaloxyddicken für den Betrieb nicht wesentlich; sie können aber für die zusätzliche Beeinflussung der relativen Werte der Silicium-Gitter- und der Aluminiumkapazitäten benutzt werden, um die Eigenschaften dieser Schaltungen zu optimalisieren.
Im Betrieb der oben erläuterten Schaufelkettenschaltung werden Informationen darstellende Ladungen zwischen sperrgespannten anschlußfreien Übergängen wie dem Gebiet F_ in Figur 51 unter Steuerung durch die zweiphasigen Taktspannungsimpulse wie φ- übertragen, die parallel die) selbstausgerichteten Polysiliciumgitter wie 14-ma, welche die anschlußfreien Übergangsgebiete wie F- überlappen, aussteuern.
Allgemeine Überlegungen zum Aufbau und zur Bemessung von ladungsgekoppelten Schiebeschaltungen
Verschiedene Faktoren, die bei der Konstruktion der oben beschriebenen Schaltungen zu berücksichtigen sind, wurden im vorstehenden bereits angesprochen. Nimmt man Figur 40 als Beispiel, so dient die Spannungsquelle V. dazu, das anschlußfreie oder "schwimmende" Gebiet F auf irgendein Bezugspotential V „„ 1^ V. einzustellen. Die Speisespannung V (vereinigt mit V», Figur 29, falls vorhanden) bestimmt die Menge an Ladung, die in die Potentialwanne unter der ersten Speicherelektrode 16-1 eingebracht wird. Das Potential V des Gebietes F ist diejenige Spannung, die an der Gitterelektrode l6-0 liegt. Wenn V_ = V^.,^ (kein Ladungs-
■ r Kb r
signal bei F anwesend), so kann die bei S- verfügbar gemachte Ladung zu einem angemessenen Zeitpunkt nach der Potentialwanne unter 16-1 übertragen werden. Andererseits muß der Wert von Vp, wenn
209833/1012
Ladung anwesend ist, ausreichend groß sein, um den Ladungsfluß •von S„ zur Potentialwanne unter lo-l zu verhindern. Dieser Wert
muß positiver sein als (-V1 + V), wobei V die Schwellenspannung für S-, l6-0 ist. Im vorliegenden Fall kann vorausgesetzt werden, daß V in Figur 40 so stark negativ ist, daß unter der Elektrode 17 ein hochleitender Kanal entsteht.
Es ist klar, daß durch vernünftige Wahl der Werte für V. und V1 ein angemessener Wert von Vp erhalten werden kann, so daß im einen Fall (keine Ladung bei F) ein Ladungsfluß im gewünschten Ausmaß von S„ zur Potentialwanne unter lo-l erfolgen kann und im
Z*
anderen Fall (Ladung bei F) der Ladungsfluß von S- zur Potentialwanne unter lo-l verhindert wird. Die Spannungsausschwingung bei F, d.h. der Betrag, um den Vx, von Υητ>τ? abweicht, kann durch Ver-
Jr KtJr
größern der Amplitude von h (in Figur 40) erhöht werden, so daß eine tiefere Potentialwanne bei F entsteht und, wenn Ladungen anwesend sind, mehr solche Ladungen sich ansammeln und dadurch die positive Ausschwingung oder Amplitude von Vp größer wird.
Bei der Erläuterung der Figur 29 wurden die verschiedenen verteilten Schaltungskapazitäten eingeführt. Die gesamte kapazitive Belastung C„ des Gebietes F ist:
C„ = C + C1+ C0 + C. + C-r a ο J 4 5
Die bei F aufgrund einer Ladungsübertragung O nach F erzeugte Spannungsänderung AVp ist:
Bei einem Substrat mit verhältnismäßig hohem spezifischen Widerstand kann C-, in der Hauptsache durch C und C- gebildet werden. X a j
Unter solchen Voraussetzungen kann daher AVp bei einem gegebenen Q dadurch erheblich vergrößert werden, daß man C und C- minimal klein macht. Dies bedeutet eine kurze Abmessung Lp in Figur 40 (vorausgesetzt, daß die Kapazität zwischen 17 und I6-O in Figur 40 verhältnismäßig niedrig ist) und eine minimale Überlappung zwischen 14-n und F, wie z.B. in Figur 43 gezeigt. Jedoch sind in diesem Fall, wie im Zusammenhang mit Figur 43 erläutert, etwas
209833/1012
komplexere Takt- oder Zeitsteuersignale erforderlich, und es kann manchmal wünschenswert sein, im Interesse der Vereinfachung der Taktgabe sowie aus anderen Überlegungen einen gewissen Anteil der Spannungsverstärkung zu opfern. Die Wirkung der Erhöhung der Kapazität bei C auf das Arbeiten der Schaltung wurd-e bereits
el
erläutert.
Arbeitsgeschwindigkeit
Die mit den oben beschriebenen ladungsgekoppelten Schieberegistern erzielbare Arbeitsgeschwindigkeit hängt zum Teil von derjenigen Zeit ab, die nötig ist , um eine Ladung von einer zur nächstbenachbarten Potentialwanne zu übertragen. Diese Ladungsübertragung kann auf drei verschiedene Weisen erfolgen:
1. durch Diffusion^
2. mit Hilfe eines selbstinduzierten Drift- oder Wanderfeldes, das sich aus dem Gradienten des Oberflächenpotentials infolge ungleichmäßiger Ladungsverteilung in oder zwischen den beiden Potentialwannen ergibtι und
3. durch ein extern induziertes Driftfeld, das sich aus dem Streufeld zwischen den beiden Elektroden ergibt=
Computerberechnungen für den obigen Fall 3 haben ergeben, daß bei ausreichend hohem spezifischen Widerstand des Substrats die oben erläuterten selbstausgerichteten Elektrodenanordnungen, aufgrund deren der Abstand zwischen zwei benachbarten Elektroden gleich oder kleiner als der Abstand einer Elektrode vom Substrat sein kann, so betrieben werden können, daß die vollständige Ladungsübertragung hauptsächlich aufgrund des Streufeldes und in einer Zeit in der Größenordnung von Nanosekunden erfolgt. Andererseits erfolgt im obigen Fall 2, der als ein Diffusionsvorgang mit einem der Ladungsdichte proportionalen Diffusionskoeffizienten angesehen v/erden kann, die Ladungsübertragung in ähnlicher Weise wie bei der Entladung einer RC-Übertragungsleitung. Jjn Gegensatz zu einer solchen Entladung wird jedoch im Fall 2 die Ladungsübertragung in Abhängigkeit von der aus der Potentialwanne ausgetragenen Ladungsmenge zunehmend langsamer als die RC-Zeitkonstante.
20983 3/1012
Wenn daher eine Ladungsübertragung gemäß dem obigen Fall 3 nicht gegeben ist, wie es bei weit beabstandeten und/oder langen Elektrc> den zu erwarten ist, beginnt in dem Maße, wie die Potentialwanne leerer wird, der Ladungsübertragungsvorgang überwiegend und schließlich gänzlich auf der Diffusion von Ladungsträgern unabhängig von ihrer,,Konzentration mit einer charakteristischen Zeitig
konstante von =r— zu beruhen, wobei L = Elektrodenlänge und D = Diffusionskoeffizient in cm /see. In den Fällen 1 und 2 ist zu erwarten, daß der Wirkungsgrad der Ladungsübertragung (der Grad der Vollständigkeit der Ladungsübertragung) der Betriebsfrequenz umgekehrt proportional ist. Im Fall 3 dagegen kann eine vollständige Ladungsübertragung im wesentlichen innerhalb einer einzigen Driftlaufzeit der Ladungsträger erfolgen, was eine extrem hohe Arbeitsgeschwindigkeit sowie eine vollständige Ladungsübertragung bedeutet. Während daher der Vorgang gemäß Fall 2 erheblich zur anfänglichen Ladungsübertragung beitragen kann, ist eine vollständige und sehr schnelle Ladungsübertragung nur dann möglich, wenn der Vorgang gemäß Fall 3 gegeben ist.
Wenn die Verarmungstiefen vergleichbar oder größer als die Elektrodenlängen L sind und der Abstand zwischen den Elektroden gleich oder kleiner als die Dicke der Siliciumdioxydschicht ist, kann die effektive Ladungsübertragungszeit T aufgrund des Streufeldes für ein Substrat mit unendlichem spezifischen Widerstand durch die folgende Gleichung approximiert werden:
wobei diese Gleichung abgeleitet ist von
E .
mi
min .2
/>E
min
worin E . = das elektrische Feld unter der φ -Elektrode (siehe unten), u. = die Beweglichkeit = 2 50 cm /Voltsekunden für n-Silicium, und Δν = die Differenz zwischen den Spannungen an zwei benachbarten ladungsgekoppelten Elektroden. Die Gleichung wurde für ein drei-
209833/1012
phasiges ladungsgekoppeltes Schieberegister bei abnehmender Spannung φ~, zunehmender Spannung φ,, und Spannung φ. gleich 0 abgeleitet. Die Ladung wurde von der Potentialwanne unter einer φ_- Elektrode zur Potentialwanne unter der φ,-Elektrode übertragen. Zum interessierenden Zeitpunkt betrugen die Werte der diesen beiden Elektroden zugeführten Spannungen: φ1 =0 Volt, φ_ = -V Volt und φ- = -2V Volt, so daß ^V = V. Ferner ist in den obigen Gleichungen a = die Dicke des Siliciumdioxyds, d.h. der Abstand einer Elektrode vom Substrat.
Während im obigen Fall der Wert von E . auf analytischem Wege (durch genaue Auflösung der Potentialfeldgleichungen) erhalten wurde, sind solche analytischen Methoden dann nicht anwendbar, wenn ein endlicher spezifischer Widerstand im Spiele ist. In diesem Fall sind Computerberechnungen mit Approximationen (die Auflösung der Poissonschen Gleichungen) erforderlich. Solche nume- rischen Auflösungen des Potentialfeldes für ladungsgekoppelte Strukturen, bei denen der endliche spezifische Widerstand des Substrats, d.h. die Raumladung des Verarmungsgebietes, berücksichtigt wird, haben folgende Resultate ergeben: Bei einer Elektrodenanordnung mit L = 4 M, einem Elektrodenabstand f = 0,2 u, a = 2000 A, einem spezifischen Substratwiderstand ρ = 20 Ohmzentimeter und Spannungen an drei benachbarten Elektroden von 2, 7 und 12 Volt beträgt das minimale Streufeld an der Siliciumsubstratoberfläche (das Feld, das die Ladungsübertragung unterstützt) 2,5 x 10 Volt/ cm. Dies entspricht einer Laufzeit (Dauer der Ladungsübertragung von einer Potentialwanne zur nächsten) von 0,5 Nanosekunde. Das Streufeld für L = 10 u bei im übrigen gleichen Faktoren ist 4 x 10 Volt/cm, entsprechend einer Laufzeit von 10 Nanosekunden.
Das Streufeld fällt scharf ab (und die Laufzeit steigt entsprechend an), wenn die Verarmungstiefe kleiner als die Elektrodenlänge L wird. Der Betrag des Streufeldes ist eine Funktion u.a. der Elektrodenspannung (je größer die Spannung zwischen den Elektroden und je größer die absoluten Spannungswerte sind, desto größer ist das Feld), des spezifischen Substratwiderstandes ρ (je größer p, desto größer ist das Streufeld, bei gegebener Elektrodenspannung) und der Abmessung a (je kleiner aP desto
209833/1012
größer ist das Streufeld bei gegebener Elektrodenspannung) . Es wurde gefunden, daß, wenn die Verarmungstiefe x, kleiner als 6a wird, das Streufeld mit abnehmendem spezifischen Substratwiderstand sehr rasch abzufallen beginnt. Der Zustand, bei dem die Verarmungstiefe x, gleich 6a ist, entspricht der Situation, wenn die effektive Dicke des Siliciumdioxyds (die gleich ungefähr 3a ist) gleich l/2 x,, der effektiven Verarmungstiefe, ist. Der obige Zustand entspricht der Situation, wenn der Spannungsabfall am Siliciumdioxyd gleich der Spannung an der Verarmungstiefe des SiIiciums ist.
Eine andere Methode, das Streufeld bei gegebenem Elektrodenaufbau für den Fall eines Substrats mit verhältnismäßig niedrigem spezifischen Widerstand zu erhöhen, besteht darin, daß man die Zweiphasen-Anordnungen mit einer verhältnismäßig großen Substratvorspannung V„ betreibt. Eine große Substratvorspannung ergibt stärkere Streufelder durch Vergrößerung der Verarmungstiefen der Potentialwannen. Beispielsweise zeigen die numerischen Lösungen
15 -3 der Potentialfelder, daß bei einer Substratdotierung von 5*10 cm (was einem spezifischen Widerstand von 0,8 Ohmzentimeter bei nleitendem Substrat entspricht) und 4 M langen, durch 0,2 ii breite Zwischenräume getrennten Elektroden auf 2000 A Kanaloxyd das minimale Streufeld 300 Volt/cm für Phasenspannungen von 2, 7 und 12 Volt beträgt. Bei der gleichen Anordnung erhöht sich jedoch das minimale Streufeld auf 1200 Volt/cm für Phasenspannungen von 12, 17 und 22 Volt. Das bedeutetj daß in diesem Fall das minimale Streufeld sich um den Faktor 4 vergrößert, wenn die Substratspannung sich von Vn - +2 Volt in Vn = +12 Volt ändert.
Mit Hilfe der erfindungsgemäßen Anordnungen lassen sich hohe Arbeitsgeschwindigkeiten erzielen. Aufgrund des übereinandergreifenden oder überlappenden Elektrodenaufbaus können die benach barten Elektroden dicht beieinander angeordnet sein. Der Abstand zwischen den Elektroden f (Figur 9) kann sehr klein, nämlich 1000 8 oder kleiner (d.h. 0,1 ii oder kleiner) gemacht werden. Die Länge L (Figur 9) kann klein sein, nämlich 13 u oder kleiner, vielleicht sogar nur 5 u, ebenso wie die Länge k (Figur 9), die 2 - 5 M betragen kann. Die kleine Länge k wird ohne weiteres
209833/1013
nach dem Verfahren der Silicium-Gitter-Selbstausrichtung erhalten.
Die oben erwähnte Computeranalyse zeigt, daß bei Verwendung eines Substrats mit verhältnismäßig hohem spezifischen Widerstand (10 Ohmzentimeter oder mehr) Bitgeschwindigkeiten in der Größen-
8
Ordnung von 10 Bits pro Sekunde oder höher erzielt werden können.
Dagegen können Schaltungen mit hoher Packungsdichte, wie sie für serielle Speicherzwecke erwünscht sind, am besten dadurch erhalten werden, daß man zweiphasige Anordnungen für die ladungsgekoppelten Schaltungen verwendet. Von diesen Anordnungen arbeitet diejenige mit nur zwei Siliciumdioxyddicken und ohne Spannungsunterschied (wie in Figur 9) niit einem Substrat mit verhältnismäßig niedrigem spezifischen Widerstand, beispielsweise einem spezifischen Widerstand in der Größenordnung von 3 bis 1 Ohmzentimeter. Diese Re-
η gister arbeiten mit Bitgeschwindigkeiten im Bereich von 10 bis 10 Bits pro Sekunde. Um mit diesen Anordnungen die höheren Bitgeschwindigkeiten zu erreichen, kann man mit einer verhältnismäßig großen Substratvorspannung VM, beispielsweise +10 Volt oder mehr,
arbeiten. Um Bitgeschwindigkeiten über 10 Bits pro Sekunde zu erzielen, verwendet man vorzugsweise die Zweiphasen-Anordnungen mit Gleichspannungsdifferenzen (wie in Figur 11 gezeigt), da bei diesen Anordnungen die Substrate mit hohem (sowie mit niedrigem) spezifischen Widerstand ausgebildet werden können.
Ein weiterer Faktor, der bei der Bestimmung der Arbeitsgeschwindigkeit der oben erläuterten Schaltungen zu berücksichtigen ist, ist die Ansprechzeit der Signalregenerierschaltungen (wie sie beispielsweise in Verbindung mit Figur 37-40 erläutert worden sind). Hier muß die für die Zurücksetzung des schwimmenden Übergangsgebietes F auf Bezugspotential erforderliche Zeit sowie die für die Ladungsübertragung zum schwimmenden Übergangsgebiet erforderliche Zeit und die für die Eingabe von Ladung in die erste Potentialwanne des nächsten Registers (die Wanne unter der Elektro de l6-l) unter Steuerung des schwimmenden Übergangs erforderliche Zeit berücksichtigt werden. Die Ladungsübertragung in das schwimmende Übergangsgebiet kann im Prinzip ebenso schnell erfolgen wie die .Ladungsübertragung zwischen zwei benachbarten Ibtentialwannen.
209833/1015
Die für die Zurücksetzung des schwimmenden Übergangs auf das Bezugspotential (V.) erforderliche Zeit ist der Ladungsübertragungszeit vergleichbar und kann durch Verwendung eines ausreichend großen Rücksetzimpulses V verkürzt werden. Der noch verbleibende Faktor, nämlich die für die Ladungsübertragung zur Potentialwanne unter der Elektrode 16-1 erforderliche Zeit, stellt die Hauptbeschränkung für die Ansprechzeit der Signalregenerierschaltung dar. Jedoch ist dies keine ernsthafte Beschränkung, da sich zeigen läßt, daß bei einer Spannung von 2 Volt oder größer diese Ladungsübertragungszeit in der Größenordnung von mehreren Nanosekunden betragen kann.
Herstellungsverfahren
Die nachstehende Erläuterung der für die Herstellung der oben beschriebenen ladungsgekoppelten Schaltungen geeigneten Herstellungsverfahren betrifft Methoden, die an sich in der Technologie der integrierten Schaltungen bekannt sind. Ihre Beschreibung ist daher etwas abgekürzt, und allgemein bekannte Verfahrens schritte wie das Säubern der Scheibchen, das Aufbringen von Photolackätzschutzmasken, das Glühen des Kanaloxyds, das Anlegieren des Siliciums an Aluminiumkontakte und andere herkömmliche Maßnahmen sind, obwohl sie durchgeführt werden, nicht im einzelnen erläutert.
Wie in Figur 52a gezeigt, wird eine dicke Siliciumdioxydschicht 240 (ungefähr 10 000 X dick) thermisch auf das Siliciumsubstrat 242 aufgewachsen. Dann wird, wie in Figur 52b gezeigt, derjenige Teil des Siliciumdioxyds, wo die Elektroden und die diffundierten Gebiete D, F und S. gebildet werden sollen, weggeätzt. Danach wird, wie in Figur 52c gezeigt, eine dünne Schicht 244 aus Siliciumdioxyd (etwa 500 bis 2000 i? dick) thermisch auf das Sub-. strat aufgewachsen.
Als nächstes wird, wie in Figur 52d gezeigt, eine Polysiliciumschicht 246 (ungefähr 3000 bis 5000 ?. dick) epitaxial auf dem Siliciumscheibchen 242 über sowohl den dünnen als auch den dicken Siliciumdioxydgebieten abgeschieden. Danach werden, mit Hilfe einer
209833/1015
Maske diejenigen Substratgebiete festgelegt, wo die p+-Gebiete gebildet werden sollen, und zwar indem alles Polysilicium, das nicht für die Gitter oder Elektroden gebraucht wird, entfernt wird. Durch diese Maske kann ein Photolack aufgebracht werden, und diejenigen Teile des Polysiliciums und des Siliciumdioxyds, die den nichtgehärteten Bereichen des Photolacks entsprechen, werden weggeätzt, so daß der in Figur 52e gezeigte Aufbau zurückbleibt. Dadurch werden bestimmte Gebiete 248-250 des Substrats freigelegt. Danach werden mit Hilfe einer Quelle von p+-Dotierstoff wie Bor die p-n-Übergänge gebildet, wie in Figur 52f gezeigt. Bei diesem Verfahrensschritt dienen die Polysiliciumgebiete und an anderen Stellen die dicken Siliciumdioxydgebiete als Diffusionsmaske.
Nach den oben beschriebenen Verfahrensschritten kann auf die gesamte Anordnung eine zweite dünne Siliciumdioxydschicht (2000 bis 6000 A* dick) aufgebracht werden, wie in Figur 52g gezeigt. Diese Oxydschicht dient als dielektrische Isolation zwischen den Polysilicium- und den Aluminiumelektroden verschiedener Spannungsphasen. Man kann diese Oxydschicht auch vor dem Anbringen der Quellen und Abflüsse aufbringen. Als nächstes können mit Hilfe einer weiteren Maske die im Verfahrensschritt nach Figur 52h wegzuätzenden Gebiete festgelegt werden. Sodann wird geätzt, so daß die Polysiliciumteile jedes Elektrodenpaars wie bei 252-257 zurückbleiben. In Figur 52h kann das p+-Gebiet im Substrat die Quelle S-, das schwimmende oder anschlußfreie Gebiet F und der Abfluß D sein. Die Elektrode 2 58 kann die Steuerelektrode für das Zurücksetzen des schwimmenden Gebiets F auf die Spannung des Abflusses D sein.
Die übrigen Verfahrensschritte sind offensichtlich und daher nicht veranschaulicht. Als erstes wird eine weitere Siliciumdioxydschicht thermisch aufgewachsen oder abgeschieden, um die gewünschte Kanaloxyddicke unter den Aluminiumelektroden herzustellen und die Polysiliciumelektroden zu isolieren. Sodann werden mit Hilfe einer weiteren Maske Kontaktöffnungen für die p+-Gebiete im .Substrat und an den Stellen auf dem Polysilicium angebracht, wo ein Anschluß an die später aufzubringenden Aluminiumleiter oder -elektroden benöt Lgtiwird. Danach kann auf die Anordnung eine
209833/101^
durchgehende Aluminiumschicht aufgebracht werden. Sodann können .mit Hilfe einer weiteren Maske die Aluminiumelektroden festgelegt werden. Danach können Teile des Aluminiums weggeätzt werden, um die Struktur der Aluminiumelektroden herzustellen.
Im Verfahrensschritt nach Figur 52h kann gewünschtenfalls ein Teil des Siliciumdioxydkanalgebietes 244 weggeätzt werden. Ob dies geschiehtoder nicht, hängt davon ab, wie dicht die Aluminiumelektrode beim Substrat angeordnet sein soll. Soll die Aluminiumelektrode so dicht beim Substrat sein wie die Polysiliciumelektroden, so müssen Teile der Schicht 244 weggeätzt werden, und zwar im Hinblick auf die nächste anzubringende Siliciumdioxydschicht. Sollen dagegen die Aluminiumelektroden weiter vom SiIiciumsubstrat entfernt sein als die Polysiliciumelektroden, so kann mit dem Ätzen aufgehört werden, wie in Figur 52h gezeigt.
Gemäß einer anderen Ausführungsform des Verfahrens läßt sich im wesentlichen der gleiche Aufbau, jedoch ohne selbstausgerichtete Diffusion, durch Abwandeln der Folge der Verfahrensschritte herstellen. In diesem Fall können die p+-Gebiete im n-Substrat vor dem Aufwachsen der dicken Siliciumdioxydschicht (vor dem Verfahrensschritt nach Figur 52a) gebildet werden. Jetzt werden beim Aufwachsen der dicken Oxydschicht die p+-Gebiete tiefer in das Substrat hineingetrieben. Außerdem kann bei dieser Verfahrensausführung eine der Masken für das Ätzen sowohl der Polysiliciumelektroden 252-257 als auch der Polysiliciumsteuerelektrode 258 verwendet werden.
Die in der vorstehenden Beschreibung erwähnten speziellen Materialien sind lediglich beispielsweise angegeben. In vielen Fällen können auch andere Materialien verwendet werden. Beispielsweise für das Substrat, obwohl Silicium derzeit als bevorzugtes Material angesehen wird, können auch andere Materialien wie z.B. Germanium oder Galliumarsenid verwendet werden. Ferner können auch bei Verwendung von SiliciunJp-leitende Substrate in manchen Fällen η-leitenden Substraten vorzuziehen sein. Bei p-leitenden Substraten sind die Ladungsträger Elektronen, deren Beweglichkeit ungefähr doppelt so groß ist wie die von Löchern (Defektelektronen), was
209833/1012
bedeutet, daß auf diese Weise ladungsgekoppelte Schaltungen mit
höheren Arbeitsgeschwindigkeiten erhalten werden können. Außerdem können statt Polysilicium und Aluminium für die Elektroden auch
andere Materialien wie Polysilicium und Molybdän oder Molybdän-Gold- oder Platin-Titan-Gold- oder Wolfram-Alumüum- oder Aluminium-Siliciumlegierungen oder irgendeines dieser Metalle verwendet werden. Auch das Polysilicium kann durch andere Materialien ersetzt
werden, indem mit Zweischichtmetallisierung gearbeitet wird. Beispielsweise kann man anodisiertes Aluminium für die erste Metallschicht verwenden (in diesem Fall wäre Aluminiumoxyd der Isolator oder einer der Isolatoren zwischen dieser Metallelektrode und der zweiten des Paares). Ferner können, obwohl Siliciumdioxyd viele
vorteilhafte Eigenschaften hat, auch andere Isoliermaterialien
wie Aluminiumoxyd und Siliciumnitrid auf Siliciumsubstraten sowie viele andere hochwertige Dielektrika auf Substraten aus anderen
Materialien als Silicium verwendet werden.
Die oben beispielsweise angegebenen Abmessungen gelten für Anordnungen, die nach der Technologie der integrierten Schaltungen
hergestellt werden, beispielsweise durch Kontakt- oder Projektions drucken zum Entwickeln des Photolacks. Die gleiche Art von Anordnungen kann auch mit erheblich kleineren Abmessungen hergestellt
werden, so daß sich höhere Arbeitsgeschwindigkeiten ergeben, indem man einen Abtastelektronenstrahl für die Belichtung des Photolacks oder auch für die Direktherstellung der Elektroden verwendet. In
diesem Fall kann die Ausrichtung zwischen verschiedenen Schichten der Anordnung dadurch automatisiert werden, daß man mit Rückkopplung und einem digitalen Computer für die Steuerung arbeitet. Mit Hilfe dieser Herstellungsmethode werden Längenabmessungen von
Elektroden in der Größenordnung von 1 u (10 Meter) oder kleiner erhalten.
209833/1012

Claims (38)

  1. Patentansprüche
    Ij Ladungsgekoppelte Halbleiterschaltung mit einem Substrat aus Halbleitermaterial gegebenen Leitungstyps, gekennzeichnet durch eine Ladungsträgerquelle (S1) in Form eines das Substrat (10) berührenden Gebietes eines anderen LeitungstypSj eine dicht bei der Ladungsträgerquelle angeordnete Einrichtung (14-1) zum Bilden einer Potentialwanne im Substrat, in die Ladungsträger von der Ladungsträgerquelle fließen könnenj eine mit der Ladungsträgerquelle gekoppelte Einrichtung (14-0) zum Steuern des Ladungsträgerflusses von der Ladungsträgerquelle zur Potentialwannej und eine die Ladungsträgerquelle gegenüber dem Substrat in Sperrichtung vorspannende Einrichtung (+5V) (Figur 4).
  2. 2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung zum Steuern des Ladungsttfigerflusses eine im Abstand vom Substrat angeordnete Steuerelektrode ist, die sich zwischen der Ladungsträgerquelle und der Einrichtung zum Bilden einer Potentialwanne erstreckt.
  3. 3. Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Einrichtung zum Bilden einer Potentialwanne eine Speicherelektrode ist, die vom Substrat durch eine Isolierschicht getrennt ist und neben der Steuerelektrode liegt.
  4. 4· Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die die Ladungsträgerquelle in Sperrichtung spannende Einrichtung verhindert, daß die Ladung«» trägerquelle als Ladungsträgerquelle wirksam wird, und daß eine Einrichtung vorgesehen ist, welche die Ladungsträgerquelle mit einem Impuls in Durchlaßrichtung beaufschlagt, dessen Amplitude nicht ausreicht, um die Ladungsträgerquelle auf das gleiche Poteii tial wie das Substrat zu bringen, jedoch so groß ist, daß die Ladungsträgerquelle als Ladungsträgerquelle wirksam werden kann.
    209833/1012
  5. 5. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die die Ladungsträgerquelle in Sperrichtung vorspannende Einrichtung eine Spannungsquelle ist, die eine feste Gleichspannung in Sperrichtung zur Ladungsträgerquelle liefert.
  6. 6. Halbleiterschaltung nach Anspruch 3, gekennzei ch net durch eine Einrichtung, welche die Speicher- und die Steuerelektrode gleichzeitig mit Impulsen beaufschlagt, derart, daß im ersten Fall eine Potentialwanne entsteht, in die von der Ladungsträgerquelle gelieferte Ladungsträger fließen können, und im zweiten Fall ein Leitungskanal zwischen der Ladungsträgerquelle und der Potentialwanne gebildet wird; und eine Einrichtung, welche die Ladungsträgerquelle während eines Intervalls, das nach dem Beginn der gleichzeitigen Impulse beginnt und nach dem Ende des der Steuerelektrode zugeleiteten Impulses endet, mit einem Impuls in Durchlaßrichtung von so großer Amplitude beaufschlagt, daß die Ladungsträgerquelle Ladungsträger freigeben kann.
  7. 7. Halbleiterschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die die Ladungsträgerquelle in Sperrichtung spannende Einrichtung einen Impuls von solcher Amplitude liefert, daß die Ladungsträgerquelle gegenüber dem Substrat sperrgespannt bleibt.
  8. 8. Halbleiterschaltung nach Anspruch 1, gekennzeichnet durch eine Einrichtung, welche die Ladungs trägerquelle und die Steuerelektrode unabhängig mit Impulsen beaufschlagt.
  9. 9. Ladungsgekoppelte Halbleiterschaltung mit einem Substrat aus Halbleitermaterial, gekennzeichnet durch eine Einrichtung, die bei Empfang eines einzelnen Impulses im Substrat eine Potentialwanne erzeugt, die an ihrem einen Rand erheblich tiefer als an ihrem anderen Rand ist.
  10. 10. Halbleiterschaltung nach Anspruch 9, dadurch
    gekennzeichnet , daß die genannte Einrichtung zwei im dichten Abstand nebeneinander angeordnete Elektroden enthält, die beide von einem einzigen Impuls angesteuert werden und deren eine bei Empfang des Impulses eine tiefere Potentialwanne als die andere erzeugt.
  11. 11. Halbleiterschaltung nach Anspruch 10, dadurch gekennzeichnet, daß die die tiefere Potentialwanne erzeugende Elektrode dichter beim Substrat angeordnet ist als die andere Elektrode des Paares.
  12. 12. Halbleiterschaltung nach Anspruch 10, dadurch gekennzeichnet, daß die die tiefere Potentialwanne erzeugende Elektrode eine niedrigere Austrittsarbeit aufweist als die andere Elektrode des Paares.
  13. 13. Halbleiterschaltung nach Anspruch 12, dadurch gekennzeichnet, daß die die tiefere Potentialwanne erzeugende Elektrode aus Polysilicium eines anderen Leitungstyps als das Halbleitersubstrat besteht und daß die andere Elektrode des Paares aus einem Leitermaterial mit einer höheren Austrittsarbeit als das Polysilicium besteht.
  14. 14· Halbleiterschaltung nach Anspruch 10, gekennzeichnet durch . eine Einrichtung, welche die eine Elektrode ständig auf einem anderen Gleichspannungspegel als die andere Elektrode des Paares hält.
  15. 15· Halbleiterschaltung nach Anspruch 10, dadurch gekennzeichnet, daß die die tiefere Potentialwanne erzeugende Elektrode eine größere effektive Breite als die andere Elektrode des Paares hat, derart, daß die tiefere Potentialwanne breiter ist als die flachere Potentialwanne.
  16. 16. Halbleiterschaltung nach Anspruch 15, dadurch gekennzeichnet, daß beide Elektroden des Paares ▼ok Substrat durch eine Isolierschicht getrennt sind und Aaß die
    die flachere Potentialwanne erzeugende Elektrode von der anderen Elektrode ebenso durch eine Isolierschicht getrennt ist.
  17. 17. Ladungsgekoppelte Halbleiterschaltung mit einem Substrat aus Halbleitermaterial, in dem Ladungen gespeichert werden können, gekennzeichnet durch eine Anzahl von Zeilen aus verhältnismäßig dünner Isolierschicht auf dem Substrat, wobei jede dieser Zeilen eine Substratlänge für die Fortleitung von Ladungen bildet; mehrere längs jeder Zeile nebeneinander angeordnete Elektroden, deren jede im Substrat eine asymmetrische Potentialwanne erzeugt, die in dem in Richtung der gewünschten Signalfortleitung gelegenen Teil erheblich tiefer als in dem in der entgegengesetzten Richtung gelegenen Teil istj und eine Einrichtung, die. in jeder Zeile jede zweite Elektrode mit der einen Phase und die übrigen Elektroden mit der anderen Phase einer zweiphasigen Schiebespannung beaufschlagt.
  18. 18. Halbleiterschaltung nach Anspruch 17* dadurch gekennzeichnet , daß die Zeilen durch eine verhältnismäßig dicke Isolation auf dem Substrat voneinander getrennt sind und da0 jede Elektrode einer Zeile eine Leiterschicht enthält, die vom Substrat durch die verhältnismäßig dünne Isolierschicht getrennt ist, wobei die einander entsprechenden Elektroden in mindestens zwei benachbarten Zeilen als durchgehende Leiterschicht ausgebildet sind, die von einer Zeile über die dicke Isolation zwischen dieser und der nächsten Zeile zur nächsten Zeile verläuft.
  19. 19. Halbleiterschaltung nach Anspruch 18, dadurch gekennzeichnet , daß jede Elektrode außer der Leiterschicht eine Leitung aufweist, die von mindestens einer Zeile zur nächstbenachbarten Zeile verläuft und vom Substrat durch die verhältnismäßig dünne Isolierschicht in den beiden benachbarten Zeilen und durch die verhältnismäßig dicke Isolationzwischen den beiden Zeilen getrennt ist.
  20. 20. Halbleiterschaltung nach Anspruch 19, dadurch
    209833/1012
    gekennzeichnet, daß .jede Leitung mit der Leiterschicht jeweils ein Elektrodenpaar in mindestens zwei benachbarten Zeilen bildet, wobei die Leiterschicht die eine Seite der Leitung in der einen Zeile und die andere Seite der Leitung in der anderen Zeile überlappt und von der Leitung beabstandet ist.
  21. 21. Halbleiterschaltung nach Anspruch 19, dadurch gekennzeichnet, daß jede Leiterschicht und jede Leitung in Form einer Wellenlinie in Spaltenrichtung ausgelegt sind, wobei die Leitung an in Längsrichtung beabstandeten Stellen unter einer Leiterschicht über der dicken Isolation hindurchläuft und zwischen diesen beabstandeten Stellen eine gegensinnige WeI-lenlinienform zur darüberliegenden Leiterschicht aufweist.
  22. 22. Halbleiterschaltung nach Anspruch 19, dadurch gekennzeichnet, daß jede Leiterschicht die Form eines Doppelkammes hat, dessen Rücken über der dicken Isolation zwischen einem Zeilenpaar verläuft und dessen Zinken beiderseits des Rückens über der dünnen Isolierschicht des Zeilenpaars liegen, wobei jeweils eine Zinke in der einen Richtung den einen Rand einer gegebenen Leitung im Abstand von dieser überlappt und eine benachbarte Zinke in der anderen Richtung den anderen Rand der selben Leitung im Abstand von dieser überlappt.
  23. 23. Ladungsgekoppelte Halbleiterschaltung mit einem Substrat aus Halbleitermaterial gegebenen Leitungstyps, gekennzeichnet durch zwei voneinander beabstandete, das Substrat berührende Gebiete (D, F) aus Halbleitermaterial eines vom Leitungstyp des Substrats (lO) verschiedenen Leitungstyps; eine Einrichtung (V4), die das erste dieser Gebiete auf einer solchen Spannung hält, daß es als Akzeptor für Minoritätsträger verfügbar istj eine im Abstand vom Substrat zwischen den beiden Gebieten angeordnete Steuerelektrode (l4-(n+l)) zum Steuern des Minoritätsträgerflusses vom zweiten zum ersten Gebiet; eine mit dem Substrat gekoppelte Einrichtung (14-n), die in demjenigen Substratteil, wo das zweite Gebiet sich befindet, eine Minorität^ trägerladung erzeugt; eine an das zweite Gebiet angeschlossene
    209833/1012
    Ausgangsklemme (140), an der ein Signal abfühlbar ist} und eine Einrichtung (VR), welche die Steuerelektrode mit einem Signal in einem solchen Sinne beaufschlagt, daß eine etwa im zweiten Gebiet vorhandene Ladung zum ersten Gebiet geleitet und das zweite Gebiet daraufhin auf einen Bezugsspannungspegel zurückgesetzt wird (Figur 29).
  24. 24· Halbleiterschaltung nach Anspruch 23, gekennzeichnet durch ein beabstandetes, das Substrat berührendes drittes Gebiet aus Halbleitermaterial eines anderen. Leitungstyps als das Substrat} eine mit dem Substrat und dem zweiten Gebiet gekoppelte erste Speicherelektrode zum Verschieben einer Minoritätsträgerladung nach demjenigen Substratteil, wo das zweite Gebiet sich befindet; eine im Abstand von der Substratoberfläche dicht beim dritten Gebiet angeordnete zweite Speicherelektro dej eine im Abstand von der Substratoberfläche zwischen dem drit-. ten Gebiet und der zweiten Speicherelektrode angeordnete zweite Steuerelektrode; und eine zwischen das zweite Gebiet und die zweite Steuerelektrode gekoppelte Einrichtung, die bei Anwesenheit eines Ladungssignals im zweiten Gebiet die Spannungder zweiten Steuerelektrode steuert.
  25. 25. Halbleiterschaltung nach Anspruch 24, g e k e η η -. zeichnet durch eine Einrichtung, die das erste und das dritte Gebiet und die erste Steuerelektrode auf der gleichen Spannung hält.
  26. 26. Halbleiterschaltung nach Anspruch 24» dadurch gekennzeichnet , daß die Koppeleinrichtung eine Umkehreinrichtung ist.
  27. 27. Halbleiterschaltung nach Anspruch 24, gekennzeichnet durch eine »it dem dritten Gebiet gekoppelt te Einrichtung, die das dritte Gebiet mit einer Sperrspannung beaufschlagt, deren Amplitude nicht ausreicht, um zu verhindern, daß das dritte Gebiet als Quelle von Minoritätsträgern wirksam wird.
    209833/1012
  28. 28. Halbleiterschaltung nach Anspruch 24, g e k e η η .zeichnet durch eine Einrichtung, die das dritte Gebiet normalerweise soweit sperrspannt, daß es keine Minoritätsträger freigeben kann; und eine Einrichtung, die das dritte Gebiet während der Zeit, wo die Spannung der zweiten Steuerelektrode durch das zweite Gebiet gesteuert wird, mit einem Impuls in Durch laßrichtung beaufschlagt.
  29. 29. Ladungsgekoppelte Halbleiterschaltung, gekennzeichnet durch zwei ladungsgekoppelte Schieberegister} eine Einrichtung, die gleichzeitig ladungssignale durch das eine und Komplemente dieser Signale durch das andere Schieberegister schiebt; und einen «it seinem einen Eingang an eine Stufe des einen Schieberegisters und mit seinem anderen Eingang an eine entsprechende Stufe des anderen Schieberegisters angekoppelten Differenzsignaldetektor.
  30. 30. Halbleiterschaltung nach Anspruch 29, dadurch gekennzeichnet, daß jedes Schieberegister aus einem Halbleitersubstrat und einer Reihe von hiermit kapazitiv gekoppelten Elektroden besteht und daß in jedem Schieberegister diejenige Stufe, an die der Signaldetektor angekoppelt ist, aus einem Gebiet im Substrat besteht, das einen anderen Leitungstyp hat als das an eine der Elektroden des Schieberegisters angrenzende Substratgebiet.
  31. 31* Halbleiterschaltung nach Anspruch 30, dadurch gekennzeichnet, daß der Differenzsignaldetektor ein Flipflop mit vier Transistoren alt jeweils Quellen-, Abfluß- und Steuerelektrode ist, wobei die Gebiete im Substrat jeweils die Quellenelektroden für zwei der Transistoren bilden.
  32. 32. Ladungsgekoppelte Halbleiterschaltung mit ein·· Substrat gegebenen Leitungstype, gekennzeichnet durch· zwei in verhältnismäßig dichtem Abstand im Substrat angeordnet« Gebiete des entgegengesetzten Leitungetyp*; eine alt de» »weiten dieser Gebiete gekoppelte Einrichtung, die im Substrat wlferend
    289833/1012
    eines gegebenen Zeitintervalle einen Leitungsweg vom zweiten Gebiet nach einer Bezugsspannungsquelle (V+) zum Zurücksetzen des zweiten Gebietes auf einen Bezugsspannungspegel erzeugt; und eine mit dem zweiten Gebiet und dem Teil des Substrats zwischen den beiden Gebieten gekoppelte Elektrodenanordnung^, die das erste Gebiet während eines zweiten Zeitintervalls auf einen Spannungspegel zurücksetzt.
  33. 33. Halbleiterschaltung nach Anspruch 32, dadurch gekennzeichnet , daß die Bezugsspannungsquelle ein drittes Gebiet (D) im Substrat vom entgegengesetzten Leitungstyp wie das Substrat umfaßt, wobei dieses dritte Gebiet auf einem festen Bezugsspannungspegel gehalten wird,,
  34. 34· Halbleiterschaltung nach Anspruch 32, gekennzeichnet durch swei Ausgangsklemmen, deren eine mit dem ersten und deren andere mit dem zweiten Gebiet gekoppelt istj ein viertes Gebiet im Substrats das einen anderen Leitungstyp als das Substrat hat und als Quell® von Miaoritätsträgern dient j eine Einrichtung, die in einem Gebiet des Substrats dicht beim vierten
    Gebiet eine Potentiaiwanne erzeugtj und eine vierte, mit dem Substrafcgebiefc zwischen des viertem Gebiet und der eine Potentialwasane &νΐΆ-<',β@ηύ®η Eiraricshibung gekoppelte Steuerelektrode, die an die eist© der Ausgangsklemmen angeschlossen ist und den Ladungsfluß vier-fcc :ϊ GeM. & zur Potentialwanne steuert«
  35. 35· Halbleiterschaltung nach Anspruch 33, gekennzeichnet durch eine fünfte, mit dem Substratgebiet zwischen dem vierten Gebiet und der die Potentialwanne erzeugenden Einrichtung gekoppelte Steuerelektrode, wobei die vierte und die fünfte Elektrode zwei sich überlappende Elektroden bilden, die im Substrat zwei in Reihe liegende Leitungswege zwischen dem vierten Gebiet und der Potentialwanne erzeugen.
  36. 36. Halbleiterschaltung nach Anspruch 32, gekennzeichnet durch eine Einrichtung, die in einem anderen Substratgebiet dicht beim vierten Gebiet eine zweite Potential
    wanne erzeugt; und eine weitere, mit dem Substratgebiet zwischen dem vierten Gebiet und der zweiten Potentialwanne gekoppelte Steuerelektrode, die an die andere der Ausgangsklemmen angeschlossen ist.
  37. 37· Halbleiterschaltung nach Anspruch 36, gekennzeichnet durch eine mit einem anderen Teil der ersten und der zweiten Steuereinrichtung gekoppelte Einrichtung,die bewirkt, daß gleichzeitig die erste Steuereinrichtung den Durchgang von Ladungsträgern verhindert und die zweite Steuereinrichtung den Durchgang von Ladungsträgern gestattet.
  38. 38. Verfahren zur Fortleitung einer Ladung mit hoher Geschwindigkeit von einer Potentialwanne in einem Substrat unterhalb einer Elektrode in ein Gebiet des Substrats unterhalb einer benachbarten Elektrode, dadurch gekennzeichnet, daß die Elektroden um eine Strecke voneinander beabstandet werden,die nicht größer ist als der Abstand der Elektroden vom Substrat; und daß im Substrat unterhalb der benachbarten Elektrode ein Verarmungs gebiet mit einer der Elektrodenbreite vergleichbaren Tiefe erzeugt wird.
    209833/1012
    4 .
    Leerseite
DE2201150A 1971-01-14 1972-01-11 Ladungsgekoppelte Schaltungsanordnung und Verfahren zur Fortleitung einer Ladung mit hoher Geschwindigkeit Expired DE2201150C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10638171A 1971-01-14 1971-01-14
US22223872A 1972-01-31 1972-01-31
US22223772A 1972-01-31 1972-01-31

Publications (3)

Publication Number Publication Date
DE2201150A1 true DE2201150A1 (de) 1972-08-10
DE2201150B2 DE2201150B2 (de) 1979-04-12
DE2201150C3 DE2201150C3 (de) 1979-12-06

Family

ID=27380105

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2201150A Expired DE2201150C3 (de) 1971-01-14 1972-01-11 Ladungsgekoppelte Schaltungsanordnung und Verfahren zur Fortleitung einer Ladung mit hoher Geschwindigkeit

Country Status (6)

Country Link
US (2) US3760202A (de)
AU (1) AU461729B2 (de)
DE (1) DE2201150C3 (de)
FR (1) FR2121870B1 (de)
GB (9) GB1377126A (de)
NL (1) NL182520C (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2443118A1 (de) * 1973-09-10 1975-03-13 Western Electric Co Ladungsuebertragungseinrichtung
DE2713876A1 (de) * 1977-03-29 1978-10-05 Siemens Ag Ladungsgekoppeltes element (ccd)
DE2833921A1 (de) * 1977-08-02 1979-02-15 Rca Corp Ladungsgekoppelte schaltungsanordnung
AT376845B (de) * 1974-09-20 1985-01-10 Siemens Ag Speicher-feldeffekttransistor

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4217600A (en) * 1970-10-22 1980-08-12 Bell Telephone Laboratories, Incorporated Charge transfer logic apparatus
US3988773A (en) * 1970-10-28 1976-10-26 General Electric Company Self-registered surface charge receive and regeneration devices and methods
US3902187A (en) * 1971-04-01 1975-08-26 Gen Electric Surface charge storage and transfer devices
US3806772A (en) * 1972-02-07 1974-04-23 Fairchild Camera Instr Co Charge coupled amplifier
NL7212509A (de) * 1972-09-15 1974-03-19
US3897282A (en) * 1972-10-17 1975-07-29 Northern Electric Co Method of forming silicon gate device structures with two or more gate levels
CA983618A (en) * 1973-04-23 1976-02-10 Robert J. Strain Analog inverter for use in charge transfer apparatus
US3876989A (en) * 1973-06-18 1975-04-08 Ibm Ccd optical sensor storage device having continuous light exposure compensation
US4028715A (en) * 1973-06-25 1977-06-07 Texas Instruments Incorporated Use of floating diffusion for low-noise electrical inputs in CCD's
US3889245A (en) * 1973-07-02 1975-06-10 Texas Instruments Inc Metal-insulator-semiconductor compatible charge transfer device memory system
US3967306A (en) * 1973-08-01 1976-06-29 Trw Inc. Asymmetrical well charge coupled device
US3906359A (en) * 1973-08-06 1975-09-16 Westinghouse Electric Corp Magnetic field sensing CCD device with a slower output sampling rate than the transfer rate yielding an integration
US3947698A (en) * 1973-09-17 1976-03-30 Texas Instruments Incorporated Charge coupled device multiplexer
DE2348490C3 (de) * 1973-09-26 1979-07-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Betreiben eines Ladungsverschiebespeichers
GB1442841A (en) * 1973-11-13 1976-07-14 Secr Defence Charge coupled devices
DE2400208A1 (de) * 1974-01-03 1975-07-17 Siemens Ag Ladungsgekoppelte uebertragungsanordnung bei der zur ladungsuebertragung majoritaetstraeger verwendet werden
FR2258783B1 (de) * 1974-01-25 1977-09-16 Valentin Camille
DE2501934C2 (de) * 1974-01-25 1982-11-11 Hughes Aircraft Co., Culver City, Calif. Verfahren zum Betrieb eines ladungsgekoppelten Halbleiter-Bauelementes und ladungsgekoppeltes Halbleiter-Bauelement zur Durchführung dieses Verfahrens
US3937985A (en) * 1974-06-05 1976-02-10 Bell Telephone Laboratories, Incorporated Apparatus and method for regenerating charge
US3967136A (en) * 1974-06-07 1976-06-29 Bell Telephone Laboratories, Incorporated Input circuit for semiconductor charge transfer device circulating memory apparatus
US3946421A (en) * 1974-06-28 1976-03-23 Texas Instruments Incorporated Multi phase double level metal charge coupled device
US3943543A (en) * 1974-07-26 1976-03-09 Texas Instruments Incorporated Three level electrode configuration for three phase charge coupled device
US4035821A (en) * 1974-07-29 1977-07-12 Fairchild Camera And Instrument Corporation Device for introducing charge
US3955101A (en) * 1974-07-29 1976-05-04 Fairchild Camera And Instrument Coporation Dynamic reference voltage generator
US4010484A (en) * 1974-08-16 1977-03-01 Bell Telephone Laboratories, Incorporated Charge injection input network for semiconductor charge transfer device
US4005455A (en) * 1974-08-21 1977-01-25 Intel Corporation Corrosive resistant semiconductor interconnect pad
US3979603A (en) * 1974-08-22 1976-09-07 Texas Instruments Incorporated Regenerative charge detector for charged coupled devices
US4060737A (en) * 1974-08-22 1977-11-29 Texas Instruments Incorporated Charge coupled device shift registers having an improved regenerative charge detector
US4031315A (en) * 1974-09-27 1977-06-21 Siemens Aktiengesellschaft Solid body image sensor having charge coupled semiconductor charge shift elements and method of operation
US3999152A (en) * 1974-10-21 1976-12-21 Hughes Aircraft Company CCD selective transversal filter
US3965368A (en) * 1974-10-24 1976-06-22 Texas Instruments Incorporated Technique for reduction of electrical input noise in charge coupled devices
US4148132A (en) * 1974-11-27 1979-04-10 Trw Inc. Method of fabricating a two-phase charge coupled device
US3944990A (en) * 1974-12-06 1976-03-16 Intel Corporation Semiconductor memory employing charge-coupled shift registers with multiplexed refresh amplifiers
US3986059A (en) * 1975-04-18 1976-10-12 Bell Telephone Laboratories, Incorporated Electrically pulsed charge regenerator for semiconductor charge coupled devices
US4007381A (en) * 1975-04-18 1977-02-08 Bell Telephone Laboratories, Incorporated Balanced regenerative charge detection circuit for semiconductor charge transfer devices
US3983413A (en) * 1975-05-02 1976-09-28 Fairchild Camera And Instrument Corporation Balanced differential capacitively decoupled charge sensor
US4063992A (en) * 1975-05-27 1977-12-20 Fairchild Camera And Instrument Corporation Edge etch method for producing narrow openings to the surface of materials
DE2523683C2 (de) * 1975-05-28 1985-03-07 Siemens AG, 1000 Berlin und 8000 München Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung
US4195238A (en) * 1975-06-04 1980-03-25 Hitachi, Ltd. Address buffer circuit in semiconductor memory
US3980902A (en) * 1975-06-30 1976-09-14 Honeywell Information Systems, Inc. Charge injectors for CCD registers
US4021682A (en) * 1975-06-30 1977-05-03 Honeywell Information Systems, Inc. Charge detectors for CCD registers
DE2630085C3 (de) * 1975-07-21 1978-07-13 Hughes Aircraft Co., Culver City, Calif. (V.St.A.) CCD-Transversalfilter
GB1518953A (en) * 1975-09-05 1978-07-26 Mullard Ltd Charge coupled dircuit arrangements and devices
DE2541662A1 (de) * 1975-09-18 1977-03-24 Siemens Ag Regenerierschaltung fuer ladungsverschiebeanordnungen
DE2541686A1 (de) * 1975-09-18 1977-03-24 Siemens Ag Regenerierschaltung fuer ladungsgekoppelte elemente
DE2541721A1 (de) * 1975-09-18 1977-03-24 Siemens Ag Digitaler differenzverstaerker fuer ccd-anordnungen
US4072978A (en) * 1975-09-29 1978-02-07 Texas Instruments Incorporated CCD input and node preset method
DE2543615A1 (de) * 1975-09-30 1977-04-07 Siemens Ag Regenerierstufe fuer ladungsverschiebeanordnungen
US4047051A (en) * 1975-10-24 1977-09-06 International Business Machines Corporation Method and apparatus for replicating a charge packet
US3987475A (en) * 1975-11-10 1976-10-19 Northern Electric Company Limited Nondestructive charge sensing in a charge coupled device
JPS5275134A (en) * 1975-12-19 1977-06-23 Hitachi Ltd Electric charge transfer device
US4156818A (en) * 1975-12-23 1979-05-29 International Business Machines Corporation Operating circuitry for semiconductor charge coupled devices
US4090095A (en) * 1976-02-17 1978-05-16 Rca Corporation Charge coupled device with diode reset for floating gate output
US4040077A (en) * 1976-08-18 1977-08-02 Honeywell Information Systems, Inc. Time-independent ccd charge amplifier
US4091278A (en) * 1976-08-18 1978-05-23 Honeywell Information Systems Inc. Time-independent circuit for multiplying and adding charge
CA1105139A (en) * 1976-12-08 1981-07-14 Ronald E. Crochiere Charge transfer device having linear differential charge-splitting input
US4206446A (en) * 1977-05-23 1980-06-03 Rca Corporation CCD A-to-D converter
USRE31612E (en) * 1977-08-02 1984-06-26 Rca Corporation CCD Input circuits
US4130894A (en) * 1977-11-21 1978-12-19 International Business Machines Corporation Loop organized serial-parallel-serial memory storage system
US4140923A (en) * 1977-11-25 1979-02-20 Rca Corporation Charge transfer output circuits
US4152781A (en) * 1978-06-30 1979-05-01 International Business Machines Corporation Multiplexed and interlaced charge-coupled serial-parallel-serial memory device
US4165539A (en) * 1978-06-30 1979-08-21 International Business Machines Corporation Bidirectional serial-parallel-serial charge-coupled device
US4246496A (en) * 1978-07-17 1981-01-20 International Business Machines Corporation Voltage-to-charge transducer
US4185324A (en) * 1978-08-03 1980-01-22 Ncr Corporation Data storage system
FR2436468A1 (fr) * 1978-09-15 1980-04-11 Thomson Csf Element de memoire dynamique a transfert de charges, et application notamment a un registre a decalage
US4228526A (en) * 1978-12-29 1980-10-14 International Business Machines Corporation Line-addressable serial-parallel-serial array
US4412343A (en) * 1979-02-28 1983-10-25 Rca Corporation Charge transfer circuits with dark current compensation
US4538287A (en) * 1979-06-04 1985-08-27 Texas Instruments Incorporated Floating gate amplifier using conductive coupling for charge coupled devices
US4309624A (en) * 1979-07-03 1982-01-05 Texas Instruments Incorporated Floating gate amplifier method of operation for noise minimization in charge coupled devices
JPS58103172A (ja) * 1981-12-16 1983-06-20 Nec Corp 電荷転送装置
US4521896A (en) * 1982-05-14 1985-06-04 Westinghouse Electric Co. Simultaneous sampling dual transfer channel charge coupled device
NL8203870A (nl) * 1982-10-06 1984-05-01 Philips Nv Halfgeleiderinrichting.
US4562363A (en) * 1982-11-29 1985-12-31 Tektronix, Inc. Method for using a charge coupled device as a peak detector
NL8300366A (nl) * 1983-02-01 1984-09-03 Philips Nv Beeldopneeminrichting.
US4688066A (en) * 1984-08-31 1987-08-18 Rca Corporation Opposite direction multiple-phase clocking in adjacent CCD shift registers
US4812668A (en) * 1986-04-17 1989-03-14 Honeywell Inc. Multiplexer elements for photovoltaic detectors
US5065203A (en) * 1988-07-07 1991-11-12 Tektronix, Inc. Trench structured charge-coupled device
US4992842A (en) * 1988-07-07 1991-02-12 Tektronix, Inc. Charge-coupled device channel with countinously graded built-in potential
US5298771A (en) * 1992-11-09 1994-03-29 Xerox Corporation Color imaging charge-coupled array with photosensitive layers in potential wells
JP3747845B2 (ja) * 2000-12-25 2006-02-22 ソニー株式会社 固体撮像素子の駆動方法
US6914291B2 (en) * 2002-11-18 2005-07-05 Ching-Yuan Wu Self-aligned floating-gate structure for flash memory device
US6943614B1 (en) * 2004-01-29 2005-09-13 Transmeta Corporation Fractional biasing of semiconductors
JP4639116B2 (ja) * 2005-06-27 2011-02-23 富士フイルム株式会社 Ccd型固体撮像装置の製造方法
KR20110042188A (ko) * 2008-10-24 2011-04-25 가부시키가이샤 어드밴티스트 전자 디바이스 및 제조 방법
US8698061B2 (en) * 2009-12-10 2014-04-15 Luxima Technology LLC Image sensors, methods, and pixels with storage and transfer gates
US8723093B2 (en) 2011-01-10 2014-05-13 Alexander Krymski Image sensors and methods with shared control lines
US8780628B2 (en) * 2011-09-23 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including a voltage divider and methods of operating the same
US9369648B2 (en) 2013-06-18 2016-06-14 Alexander Krymski Image sensors, methods, and pixels with tri-level biased transfer gates
JP7242285B2 (ja) * 2018-12-19 2023-03-20 キオクシア株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3651349A (en) * 1970-02-16 1972-03-21 Bell Telephone Labor Inc Monolithic semiconductor apparatus adapted for sequential charge transfer
US3660697A (en) * 1970-02-16 1972-05-02 Bell Telephone Labor Inc Monolithic semiconductor apparatus adapted for sequential charge transfer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2443118A1 (de) * 1973-09-10 1975-03-13 Western Electric Co Ladungsuebertragungseinrichtung
AT376845B (de) * 1974-09-20 1985-01-10 Siemens Ag Speicher-feldeffekttransistor
DE2713876A1 (de) * 1977-03-29 1978-10-05 Siemens Ag Ladungsgekoppeltes element (ccd)
DE2833921A1 (de) * 1977-08-02 1979-02-15 Rca Corp Ladungsgekoppelte schaltungsanordnung

Also Published As

Publication number Publication date
GB1377123A (en) 1974-12-11
US3760202A (en) 1973-09-18
FR2121870A1 (de) 1972-08-25
GB1377127A (en) 1974-12-11
NL182520C (nl) 1988-03-16
DE2201150B2 (de) 1979-04-12
GB1377126A (en) 1974-12-11
NL182520B (nl) 1987-10-16
GB1377124A (en) 1974-12-11
NL7200519A (de) 1972-07-18
AU461729B2 (en) 1975-06-05
GB1377128A (en) 1974-12-11
FR2121870B1 (de) 1977-09-02
GB1377122A (en) 1974-12-11
GB1377125A (en) 1974-12-11
AU3757872A (en) 1973-07-05
DE2201150C3 (de) 1979-12-06
GB1377121A (en) 1974-12-11
US3758794A (en) 1973-09-11
GB1377129A (en) 1974-12-11

Similar Documents

Publication Publication Date Title
DE2201150A1 (de) Ladungsgekoppelte Halbleiterschaltung
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE2628532C2 (de) Halbleiteranordnung
DE2107022C3 (de)
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE2838937A1 (de) Rom-speicheranordnung mit feldeffekttransistoren
DE2252148C3 (de) Ladungsgekoppelte Halbleiteranordnung und Verfahren zu ihrem Betrieb
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE2646301C3 (de) Ladungsgekoppeltes Halbleiterbauelement
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE2748222A1 (de) Kondensatorspeicheranordnung
DE2142721A1 (de) Integrierte bistabile Speicherzelle
DE2722538A1 (de) Ladungsgekoppelte halbleitervorrichtung
DE2231565A1 (de) Umsteuerbare zweiphasige ladungsgekoppelte baueinheit
DE2705992A1 (de) Halbleiterspeicher
DE3544450C2 (de)
DE2253614A1 (de) Halbleiterschieberegister
DE3402017A1 (de) Bildaufnahmeanordnung
DE2216060C3 (de) Ladungsgekoppeltes Bauelement mit einem planaren Ladungsspeichermedium
DE2412465A1 (de) Ladungsuebertragungs-baueinheit
DE2844248C3 (de) Ladungsübertragungsanordnung
DE2400208A1 (de) Ladungsgekoppelte uebertragungsanordnung bei der zur ladungsuebertragung majoritaetstraeger verwendet werden
DE3232702C2 (de)
EP0006465B1 (de) Ladungsgekoppeltes Zwei-Kanal-Halbleiterbauelement
DE2318912A1 (de) Integrierte halbleiteranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)