JP7242285B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7242285B2
JP7242285B2 JP2018237033A JP2018237033A JP7242285B2 JP 7242285 B2 JP7242285 B2 JP 7242285B2 JP 2018237033 A JP2018237033 A JP 2018237033A JP 2018237033 A JP2018237033 A JP 2018237033A JP 7242285 B2 JP7242285 B2 JP 7242285B2
Authority
JP
Japan
Prior art keywords
semiconductor
layer
wiring
floating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018237033A
Other languages
English (en)
Other versions
JP2020098878A (ja
Inventor
敬雄 末山
尚弘 松川
圭子 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018237033A priority Critical patent/JP7242285B2/ja
Priority to TW108128035A priority patent/TWI729449B/zh
Priority to CN201910788806.4A priority patent/CN111341756B/zh
Priority to US16/568,737 priority patent/US20200203529A1/en
Publication of JP2020098878A publication Critical patent/JP2020098878A/ja
Application granted granted Critical
Publication of JP7242285B2 publication Critical patent/JP7242285B2/ja
Priority to US18/316,610 priority patent/US20230282747A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明の実施形態は、半導体装置に関する。
半導体装置においては、回路素子間を繋ぐ半導体配線が設けられている。
特開平４－１３３４６８号公報
高電圧の信号の伝送時に生じる抵抗値の増加を抑制する半導体配線を有する半導体装置を提供できる。
実施形態に係る半導体装置は、第１導電型の第１半導体領域と、前記第１半導体領域上に形成される絶縁層と、前記絶縁層を介して、前記第１半導体領域と対向して、回路素子間の電流通路として形成される半導体配線層と、前記絶縁層を介して前記半導体配線層と対向する前記第１半導体領域内に設けられ、第２導電型の不純物を含み、回路素子とは不接続の電気的に浮いた浮遊層と、を含む半導体配線を有し、前記浮遊層の幅は、前記半導体配線層の幅以下の幅を有する。
図１は、実施形態に係る半導体装置に設ける半導体配線の断面構造を示す図である。 図２は、Poly配線と浮遊N-well層との配置関係を示す図である。 図３Ａは、高電圧が印加されるPoly配線とサブストレートホットエレクトロンに関わるエネルギーバンドを概念的に示す図である。 図３Ｂは、高電圧が印加されるPoly配線と浮遊N-well層に関わるエネルギーバンドを概念的に示す図である。 図４は、実施形態に係る半導体記憶装置の全体構成の一例を示すブロック図である。 図５は、半導体記憶装置のメモリセルアレイの回路構成の一例を示すブロック図である。 図６は、昇圧回路の構成例を図である。 図７は、浮遊N-well層に印加電圧を加える半導体配線の変形例を示す断面図である。 図８は、高電圧が印加されるPoly配線と浮遊N-well層に関わるエネルギーバンドに中間電圧VMを印加した時のエネルギーバンドを併記した図である。 図９は、フィードバック制御を行う出力制御回路の一例を示す図である。
以下に、実施形態について図面を参照して説明する。
実施形態は、発明の技術的思想を具体化するための装置や方法を例示する。図面は、模式的または概念的なものであり、各図面の寸法および比率等は必ずしも現実のものと同一とは限らない。また、構成要素の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。なお、以下の説明において、略同一の機能および構成を有する構成要素については、同一符号を付して、詳細な説明は省略する。
本実施形態は、不純物の導入処理等により低抵抗化された半導体配線、例えば、多結晶シリコン、即ち、ポリシリコン（Poly silicon）を含む半導体材料により形成されるPoly配線が配置される領域に適用される。このPoly配線は、回路素子間を電気的に接続するPoly配線又は、回路素子のうちの抵抗体素子として利用されるPoly配線などである。ここでは、回路素子間を電気的に接続するPoly配線を例として説明する。本実施形態は、Poly配線が高電圧の信号例えば、２０Ｖ以上に昇圧された書き込み信号Vpgmを伝送する時に配線等に影響を与えるホットエレクトロンの発生を抑制するものである。本実施形態においては、ここで生じるホットエレクトロンを、Ｐ型の半導体基板から放出されるものであることから、サブストレートホットエレクトロン（Substrate Hot Electron : SHE）と称している。
このサブストレートホットエレクトロン（SHE）は、例えば、Ｐ型半導体基板（又はＰ型well層）上に形成されたploy配線に対して高電圧の信号が印加されると、半導体基板の表面がdeep depletion状態（深く空乏化した状態）になり、発生する。そこで発生したサブストレートホットエレクトロンがPoly配線に飛び込んで、配線抵抗を上昇させる現象が生じる。配線抵抗の上昇は、ホットエレクトロンを一因とするポリシリコン内の水素の離脱が影響しているものと推測される。このサブストレートホットエレクトロンの発生による配線抵抗の上昇によって、伝送されている信号の電圧値を設定された電圧値より下げてしまい、誤動作を発生させる可能性が生じる。また、この電圧降下の対策として、出力時の電圧を上げると、抵抗値の増加分による消費電力量が増加することとなり、さらには発熱の一因ともなると共に、ＳＨＥを増加させ、抵抗値の上昇速度を加速させて、半導体装置の寿命を短くする一因となる。
図１乃至図３Ａ，図３Ｂを参照して、本実施形態の半導体装置に設ける半導体配線について説明する。図１は、半導体基板上に形成された配線の断面構造を示し、図２は、配線と浮遊層との関係を示している。
図１に示す例では、Ｐ型半導体基板（以下、Ｐ基板と称する）３１上に、例えばシリコン酸化膜からなる絶縁層３２を介して、Poly siliconの配線層からなるPoly配線層３３が形成される。本実施形態は、Poly配線層３３とＰ基板３１とが対向する領域の間で、絶縁層３２と接するＰ基板３１内に、回路素子として利用されず、信号の入出力が行われない電気的に浮いた不純物層、例えば、N型の半導体層であるN型層又は、N-well層３４が形成されている。即ち、図１には、Ｐ基板（P-well層）上にN-well層３４－絶縁層３２－Poly配線層３３の一体的な積層構造を有する半導体配線（又は、後述する半導体抵抗体層）が形成されている。なお、この半導体配線は、水平方向に引き回され、各層が深さ方向（又は高さ方向）に積層される構造に限定されるものではなく、半導体配線が水平方向とは交差する方向に引き回され、各層が側方（又は、水平方向）に並べられる構造であってもよい。ここでは、N-well層を一例として説明するが、N型層であっても同等の作用効果を奏する。
以下の説明において、他の回路素子とは接続がなく電気的に浮いていることから、N-well層３４を浮遊（Floating）N-well層３４と称している。尚、Ｐ型半導体及びＮ型半導体においては、第１導電型の半導体及び、第２導電型の半導体と称する。Ｐ型半導体及びＮ型半導体は、互いに反対の導電型であれば、いずれであってもよい。即ち、Ｐ型半導体が第１導電型であれば、Ｎ型半導体が第２導電型である。反対にＰ型半導体が第２導電型であれば、Ｎ型半導体が第１導電型である。本実施形態では、Ｐ基板内にＮ型浮遊層である浮遊N-well層を形成する例を示しているが、反対に、Ｎ基板内にＰ型浮遊層である浮遊P-well層を形成する構造であってもよい。尚、Ｎ型浮遊層又はＰ型浮遊層を浮遊層とする。
浮遊N-well層３４は、例えば、イオン注入プロセスにより５価元素、例えば、リン（Ｐ）やヒ素（Ａｓ）等の不純物を導入する。勿論、不純物導入方法は、イオン注入法に限定されるものではなく、他の公知なプロセスを用いてもよい。浮遊N-well層３４の不純物濃度は、回路素子設計時に適宜設定されるが、例えば、通常のトランジスタを構成するソース・ドレイン等の回路素子と同等の濃度であってもよい。浮遊N-well層３４は、トランジスタ等の他の回路素子のN-well層の形成工程において、同じプロセスで同時に形成することも可能である。
浮遊N-well層３４は、絶縁層３２を介したpoly配線層３３との容量結合により、高い電圧にブーストされ、後述する図３Ｂに示すように、poly配線層３３の直下にある半導体基板の絶縁層３２近傍のバンドの曲がりを略無くして、サブストレートホットエレクトロンの発生を抑制すると共にバンド曲がりを略無くして、電子が電位障壁を越え難くする。ここでは、Poly配線層３３に伝送される高電圧の信号は、クロック信号のようなパルス信号を想定しており、例えば、ワード線ＷＬに伝送される書き込み信号Vpgm等がある。
浮遊N-well層３４の幅Ｗ２は、Poly配線層３３の幅Ｗ１と同一幅又は略等しいことが望ましい。但し、幅が広いと効果は小さくなるが、効果が無くなるものではない。また、幅を狭くする方が効果を大きくすることができる。尚、図２に示すように、浮遊N-well層３４の幅Ｗ２がPoly配線層３３の幅Ｗ１未満であったとしても、浮遊N-well層３４の幅Ｗ２に、浮遊N-well層３４の周囲に発生する空乏層３５の幅を加えた幅Ｗ３が、Poly配線層３３の幅Ｗ１と同等以上であれば、同じ作用効果を奏する。また、本実施形態では、１本のPoly配線層３３の下層に１つの浮遊N-well層３４を対として形成する構成例について説明しているが、多数のPoly配線層３３が密に形成される場合には、これら多数のPoly配線層３３を包含する幅の１つの浮遊N-well層３４を形成してもよい。また、Poly配線層３３に高電圧の信号が加えられた際に、浮遊N-well層３４は、P基板３１との容量を小さくすることで、電位を上昇させることが望めるため、サブストレートホットエレクトロン（SHE）の放出を抑制する効果がある範囲内で薄い層厚が望ましい。
また、絶縁層３２の層厚は、Poly配線層３３に伝送される信号の大きさ（電圧値及び電流値）に対する耐圧及び、浮遊N-well層３４の不純物濃度や容量値により適宜設定される。絶縁層３２は、電界が５～６MV/cm以上の場合、絶縁層３２内を流れるトンネル電流が問題になる。そこで、電界が５～６MV/cmを超えないような絶縁層３２の厚さが必要である。高電圧が２４Ｖの例であれば、６MVは、４０ｎｍに相当する。よって、絶縁層３２の層厚は、４０ｎｍ以上の厚さが必要である。
また、本実施形態においては、浮遊N-well層３４をＰ基板内に形成する例であったが、基板に限定されるものではない。配線の形成対象が回路素子を積層する構造、例えば、メモリセルアレイ１１を積層する構造であれば、積層構造の中で、形成される配線と対向する位置に配置されているＰ型半導体層（又は、Ｐ型半導体領域）内に浮遊N層又は、浮遊N-well層３４を形成してもよい。
さらに、本実施形態では、Poly配線層３３の一面（Ｐ基板との対向面）側のみに浮遊N-well層３４を形成した例について説明したが、これに限定されるものではない。例えば、図１に示す浮遊N-well層３４の形成位置を矩形断面形状のPoly配線層３３の下方と仮定する。Poly配線層３３が絶縁層を介して、Ｐ型半導体層で覆われていた構造であれば、矩形の側方で接するＰ型半導体層内に浮遊N-well層３４を形成してもよいし、矩形の上方で接するＰ型半導体層内に浮遊N-well層３４を形成してもよい。また、浮遊N-well層３４は、Poly配線層３３の一面側に対向配置することに限定されるものではなく、上下面等の一面以上で対向するようにもうけてもよい。また、Poly配線層３３は、矩形断面形状に限定されるものではなく、例えば、円形状や楕円形状に形成されてもよい。その場合には、例えば、半周又は１／３周程度を取り囲むように、絶縁層を介して、浮遊N-well層３４を形成してもよい。
図３Ａ，図３Ｂに示すエネルギーバンドを参照して、サブストレートホットエレクトロンの発生と、本実施形態の浮遊N-well層３４を有するＰ基板３１上に設けられたPoly配線層３３との特性について説明する。図３Ａは、高電圧が印加された配線とサブストレートホットエレクトロンに関わるエネルギーバンドを概念的に示す図、図３Ｂは、高電圧が印加された配線と浮遊N-well層に関わるエネルギーバンドを概念的に示す図である。
図３Ａに示すエネルギーバンドＢは、浮遊N-well層３４が設けられていないPoly配線層に高電圧を印加した時の配線の特性を示している。エネルギーバンドＢは、上限が伝導体底のエネルギーの特性を示し、下限が荷電子帯頂を示している。エネルギーバンドＢは、絶縁層と接するＰ基板の界面近傍において、エネルギーeVのレベルが急に減少するバンド曲がりを有している。エネルギーバンドＢに示すように、バンド曲がりが急峻であった場合、Ｐ基板３１内から電子（SHE）が絶縁層３２により形成される電位障壁を乗り越えて、Poly配線層に飛び込む。周知なように、ホットエレクトロン（SHE）は、飛び込んだPoly層の特性に影響を与えて抵抗値を高くする。即ち、Poly配線層の抵抗値が高くなる。
図３Ｂに示す本実施形態のPoly配線層３３に高電圧を印加した場合のエネルギーバンドＡは、浮遊N-well層３４により、Ｐ基板３１から浮遊N-well層３４の界面に掛けて、エネルギーeVが減少するバンド曲がりを有している。エネルギーeVのバンド曲がりは、浮遊N-well層３４の不純物濃度により曲がりの傾きが変化する。エネルギーeVのバンド曲がりは、浮遊N-well層３４の不純物濃度が濃くなるほど、図３Ｂに示すように、平坦性が大きくなる。さらに、浮遊N-well層３４内では、エネルギーeVの増減が略無く絶縁層３２の界面の電位障壁（上限）以下で平行に推移して、絶縁層３２の界面の電位障壁に接している。よって、Poly配線層に高電圧の信号が加えられたとしても、エネルギーeVのバンド曲がりが平坦化されているため、バンド曲がりに起因して、Ｐ基板３１からN-well層３４を経由してPoly配線層３３へサブストレートホットエレクトロン（SHE）を放出することを抑制できる。
以上のことから、本実施形態の配線は、サブストレートホットエレクトロンの発生を抑制することで、Poly配線の配線抵抗の増加を防止し、伝送される高電圧の信号の低圧化を防ぎ、回路素子に予め設定された電圧値の信号を伝送することができる。また、配線の高抵抗化に対応させるための電圧上昇による消費電力量の増加や発熱の増加も抑制することができる共に、電圧上昇によりSHEを増加し抵抗値の上昇速度を加速されるのを防ぐことができる。
＜第１適用例＞
以下に、本実施形態に係る半導体配線が設けられる半導体装置の一例として、半導体記憶装置を挙げて説明する。
まず、半導体記憶装置１の全体構成について説明する。
図４は、半導体記憶装置１の全体構成の一例を示している。この半導体記憶装置１は、例えば、外部のメモリコントローラ２によって制御され、データを不揮発に記憶することが可能なＮＡＮＤ型フラッシュメモリである。この半導体記憶装置１は、例えば、メモリセルアレイ１１と、周辺回路とを含んでいる。周辺回路は、例えば、ロウデコーダ１２と、センスアンプ１３と、シーケンサ１４と、昇圧回路１５とを含んでいる。
まず、メモリセルアレイ１１は、後述する複数のブロックＢＬＫ０～ＢＬＫｎ（ｎは１以上の整数）を含んでいる。ブロックＢＬＫは、不揮発性メモリセルの群であり、例えば、データの消去単位として使用される。メモリセルアレイ１１には、複数のビット線および複数のワード線がマトリックス状に設けられている。１つのメモリセルは、１本のビット線および１本のワード線に関連付けられている。
ロウデコーダ１２は、半導体記憶装置１がメモリコントローラ２から受信したアドレス情報ＡＤＤに基づいて、１つのブロックＢＬＫを選択する。そしてロウデコーダ１２は、例えば選択されたワード線ＷＬと非選択のワード線ＷＬとのそれぞれに予め設定された電圧、例えば中間パス電圧Vpass（書き込み禁止信号）、高電圧の書き込み電圧Vpgm（書き込み信号）を印加する。
センスアンプ１３は、書き込み動作において、半導体記憶装置１がメモリコントローラ２から受信した書き込みデータＤＡＴを保持し、書き込みデータＤＡＴに基づいてビット線に設定電圧の書き込み信号を印加する。また、センスアンプ１３は、読み出し動作において、ビット線の電圧に基づいてメモリセルに記憶されたデータを判定し、判定結果に基づいた読み出しデータＤＡＴをメモリコントローラ２に出力する。
シーケンサ１４は、半導体記憶装置１がメモリコントローラ２から受信したコマンドＣＭＤに基づいて半導体記憶装置１全体の動作を制御する。半導体記憶装置１とメモリコントローラ２との間の通信は、例えばＮＡＮＤインタフェース規格をサポートしている。例えば、半導体記憶装置１とメモリコントローラ２との間の通信では、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、ライトイネーブル信号ＷＥｎ、リードイネーブル信号ＲＥｎ、レディビジー信号ＲＢｎ、および入出力信号Ｉ／Ｏが使用される。入出力信号Ｉ／Ｏは、例えば８ビットの信号であり、コマンドＣＭＤ、アドレス情報ＡＤＤ、およびデータＤＡＴ等を含んでいる。
コマンドラッチイネーブル信号ＣＬＥは、半導体記憶装置１が受信した入出力信号Ｉ／ＯがコマンドＣＭＤであることを示す信号である。アドレスラッチイネーブル信号ＡＬＥは、半導体記憶装置１が受信した信号Ｉ／Ｏがアドレス情報ＡＤＤであることを示す信号である。ライトイネーブル信号ＷＥｎは、入出力信号Ｉ／Ｏを入力するように半導体記憶装置１に命令する信号である。リードイネーブル信号ＲＥｎは、入出力信号Ｉ／Ｏを出力するように半導体記憶装置１に命令する信号である。レディビジー信号ＲＢｎは、半導体記憶装置１がメモリコントローラ２からの命令を受け付けるレディ状態であるか命令を受け付けないビジー状態であるかを、メモリコントローラ２に通知する信号である。
昇圧回路１５は、前段に配置される発振回路から出力されたクロック信号（パルス信号）φ又は/φ（φの反転信号）等を各構成要素において設定される電圧値まで昇圧して供給する回路である。ここでは、シーケンサ１４からのコマンドに基づいて、メモリセルアレイ１１、ロウデコーダ１２及びセンスアンプ１３に昇圧した電圧信号を供給する。この昇圧回路１５は、後述するように本実施形態の配線が出力側の一部に用いられている。
以上で説明した半導体記憶装置１およびメモリコントローラ２は、それらの組み合わせにより１つの半導体記憶装置を構成しても良い。このような半導体記憶装置としては、例えばＳＤＴＭカード（登録商標）のようなメモリカードや、ＳＳＤ（Solid State Drive）等が挙げられる。
次に、半導体記憶装置１のメモリセルアレイ１１について説明する。
図５は、図４に示したメモリセルアレイ１１の回路構成の一例として、メモリセルアレイ１１に含まれる複数のブロックＢＬＫのうち１つのブロックＢＬＫの回路構成を示している。
図５に示すように、ブロックＢＬＫ０は、例えば４つのストリングユニットＳＵ（ＳＵ０～ＳＵ３）を含む。そして、各々のストリングユニットＳＵは、複数のＮＡＮＤストリングＮＳを含む。ＮＡＮＤストリングＮＳの各々は、例えば６４個のメモリセルトランジスタＭＴ０～ＭＴ６３、５個のダミーメモリセルトランジスタＭＴＤＤ０ａ、ＭＴＤＤ０ｂ、ＭＴＤＤ１、ＭＴＤＳ０、及びＭＴＤＳ１、並びに選択トランジスタＳＴ１及びＳＴ２を含んでいる。
以下、メモリセルトランジスタＭＴ０～ＭＴ６３を限定しない場合は、メモリセルトランジスタＭＴと表記する。また、ダミーメモリセルトランジスタＭＴＤＤ０ａ、ＭＴＤＤ０ｂ、ＭＴＤＤ１、ＭＴＤＳ０、及びＭＴＤＳ１を限定しない場合は、ダミーメモリセルトランジスタＭＴＤと表記する。
メモリセルトランジスタＭＴ及びダミーメモリセルトランジスタＭＴＤは、制御ゲートと電荷蓄積層とを備える。メモリセルトランジスタＭＴは、データを不揮発に保持する。ダミーメモリセルトランジスタＭＴＤは、メモリセルトランジスタＭＴと同じ構成であるが、ダミーとして用いられ、データの保持には使用されない。
尚、メモリセルトランジスタＭＴ及びダミーメモリセルトランジスタＭＴＤは、電荷蓄積層に絶縁層を用いたＭＯＮＯＳ型であっても良いし、電荷蓄積層に導電層を用いたＦＧ型であっても良い。以下、本実施形態では、ＭＯＮＯＳ型を例として説明する。また、メモリセルトランジスタＭＴの個数は、８個や１６個、３２個、９６個、１２８個等であってもよく、その数は限定されるものではない。また、ダミーメモリセルトランジスタＭＴＤ並びに選択トランジスタＳＴ１及びＳＴ２の個数は、任意である。選択トランジスタＳＴ１及びＳＴ２は、それぞれ１個以上あればよい。
メモリセルトランジスタＭＴ及びダミーメモリセルトランジスタＭＴＤは、選択トランジスタＳＴ１のソースと選択トランジスタＳＴ２のドレインとの間に直列接続されている。より具体的には、ダミーメモリセルトランジスタＭＴＤＳ０及びＭＴＤＳ１、メモリセルトランジスタＭＴ０～ＭＴ６３、並びにダミーメモリセルトランジスタＭＴＤＤ１、ＭＴＤＤ０ｂ、及びＭＴＤＤ０ａは、その電流経路が直列に接続される。そしてダミーメモリセルトランジスタＭＴＤＤ０ａのドレインは、選択トランジスタＳＴ１のソースに接続され、ダミーメモリセルトランジスタＭＴＤＳ０のソースは、選択トランジスタＳＴ２のドレインに接続されている。
ストリングユニットＳＵ０～ＳＵ３の各々における選択トランジスタＳＴ１のゲートは、それぞれ選択ゲート線ＳＧＤ０～ＳＧＤ３に接続される。ストリングユニットＳＵ０～ＳＵ３の各々における選択トランジスタＳＴ２のゲートは、選択ゲート線ＳＧＳに共通に接続される。以下、選択ゲート線ＳＧＤ０～ＳＧＤ３を限定しない場合は、選択ゲート線ＳＧＤと表記する。なお、ストリングユニットＳＵ０～ＳＵ３の各々における選択トランジスタＳＴ２のゲートは、それぞれ異なる選択ゲート線ＳＧＳ０～ＳＧＳ３に接続されてもよい。
ブロックＢＬＫ内にあるメモリセルトランジスタＭＴ０～ＭＴ６３の制御ゲートは、それぞれワード線ＷＬ０～ＷＬ６３に共通接続される。ブロックＢＬＫ内に配置されるダミーメモリセルトランジスタＭＴＤＤ０ａ及びＭＴＤＤ０ｂの制御ゲートは、ダミーワード線ＤＤ０に共通に接続される。ブロックＢＬＫ内に配置されるダミーメモリセルトランジスタＭＴＤＤ１、ＭＴＤＳ０、及びＭＴＤＳ１の制御ゲートは、それぞれダミーワード線ＤＤ１、ＤＳ０、及ＤＳ１に共通接続される。
以下の説明において、ワード線ＷＬ０～ＷＬ６３のいずれかを限定しない場合は、総称としてワード線ＷＬとする。ダミーワード線ＤＤ０及びＤＤ１のいずれかを限定しない場合は、総称としてダミーワード線ＤＤと称し、ダミーワード線ＤＳ０及びＤＳ１のいずれかを限定しない場合は、同様にダミーワード線ＤＳと称する。さらに、ダミーメモリセルトランジスタＭＴＤＤ０ａ及びＭＴＤＤ０ｂのいずれかを限定しない場合は、総称としてダミーメモリセルトランジスタＭＴＤＤ０と称する。
ストリングユニットＳＵ内にある各ＮＡＮＤストリングＮＳの選択トランジスタＳＴ１のドレインは、それぞれ異なるビット線ＢＬ０～ＢＬ（Ｎ－１、但しＮは２以上の整数）に接続される。以下、ビット線ＢＬ０～ＢＬ（Ｎ－１）を限定しない場合は、ビット線ＢＬと表記する。各ビット線ＢＬは、複数のブロックＢＬＫ間で各ストリングユニットＳＵ内にある１つのＮＡＮＤストリングＮＳを共通に接続する。更に、複数の選択トランジスタＳＴ２のソースは、ソース線ＳＬに共通に接続されている。つまり、ストリングユニットＳＵは、異なるビット線ＢＬに接続され、且つ同一の選択ゲート線ＳＧＤに接続されたＮＡＮＤストリングＮＳの集合体である。またブロックＢＬＫは、ワード線ＷＬを共通にする複数のストリングユニットＳＵの集合体である。そしてメモリセルアレイ１０は、ビット線ＢＬを共通にする複数のブロックＢＬＫの群である。
データの書き込み動作及び読み出し動作は、いずれかのストリングユニットＳＵにおけるいずれかのワード線ＷＬに接続されたメモリセルトランジスタＭＴに対して、一括して行われる。
次に、本実施形態の半導体配線が設けられる昇圧回路１５について説明する。
図６は、昇圧回路１５の一例の構成例を示す図である。昇圧回路１５は、チャージポンプ回路と同等である。昇圧回路１５は、入力されたパルス信号等を供給される外部電圧Vccより大きい正電圧に昇圧させて、高電圧の信号VPを生成する。ここでは、正電圧を発生させる昇圧回路１５を例として説明するが、図６に示すダイオードＤに対して、アノードとカソードを反対向きに配置することで、外部電圧Vccよりも小さい負電圧を発生させることもできる。また、本実施形態では、ダイオードＤを回路素子として示しているが、ＭＯＳトランジスタを代用することも可能である。このＭＯＳトランジスタを用いた場合には、ゲートをドレインに接続し、ドレインをカソードとして機能させて、ソースをアノードとして機能させることで実現できる。このため、ダイオードを作成するための製造工程を追加することなく、トランジスタとして形成した回路素子の接続を変更することでダイオードを作製することができる。
昇圧回路１５のダイオードＤ１～Ｄｎは、前段のダイオード、例えば、ダイオードＤ１のカソードを後段のダイオードＤ２のアノードに接続するように直列接続される。１段目のダイオードＤ１のアノードは、供給端子２１に接続し、外部電圧Vccが供給される。また最終段のダイオードＤｎの出力端となるカソードは出力端子２２に接続する。さらに、奇数段のダイオードＤ１，Ｄ３，…のカソードには、キャパシタ素子Ｃ１，Ｃ３，…を介して、クロック信号φが入力される。また、偶数段のダイオードＤ２，Ｄ４，…のカソードには、キャパシタ素子Ｃ２，Ｃ４，…を介して、反転クロック信号/φが入力される。
このような回路構成において、各キャパシタ素子Ｃ１～Ｃn-1の両端電圧をクロック信号（φ、/φ）により交互にブートすることで、最終段のダイオードＤｎのカソードから外部電圧Vccよりも高電圧に昇圧された正電圧信号Vpが出力される。
昇圧回路１５内で、本実施形態の配線である、浮遊N-well層３４を有するPoly配線層３３は、最終段のダイオードＤｎのカソードと、出力端子２２とを繋ぐ太線で図示する配線に適用する。
半導体記憶装置１において、昇圧回路１５は、メモリセルアレイ１１、ロウデコーダ１２及びセンスアンプ１３に対して、それぞれの供給先毎に設定されている任意の電圧値に昇圧された信号VPを出力する。例えば、ロウデコーダ１２では、信号VPを受けて、ワード線ＷＬに２０Ｖ以上となる書き込み信号Vpgmを出力する。駆動する例として、例えば、ワード線ＷＬ６２を選択し、２４Ｖ程度の高電圧の書き込み信号Vpgmを印加し、非選択のワード線ＷＬ０，ＷＬ１，…，ＷＬ６１，Ｗ６３のそれぞれに、例えば、１０Ｖの中間電圧のパス電圧信号Vpassを印加する。従って、これらのワード線ＷＬ０～ＷＬ６３に対して、本実施形態の浮遊N-well層３４を有する半導体配線層３３を適用する。
また、昇圧回路１５から回路素子、例えば、ロウデコーダ１２を接続する配線において、上層と下層を繋ぐ層間接続を含む等の引き回し距離が長い配線であった場合には、金属配線が併用される。本実施形態におけるPoly配線層３３は、配線全体から見ると、回路素子回りの配線として、部分的又は短線として使用される場合がある。
以上のように、本実施形態の半導体配線は、２次元的に展開されるメモリセルアレイや、これらを階層的に積層した階層構造のメモリセルの各層のワード線ＷＬに適用することができる。この半導体配線をワード線ＷＬに用いることで、書き込み信号Vpgm等の高い電圧の信号によるサブストレートホットエレクトロン（SHE）を抑制することができ、電圧値の上昇や消費電力の増大を防ぎ、また、発熱の一因も排除することもできる。
＜変形例＞
図７を参照して、本実施形態に係る半導体配線である、浮遊N-well層３４を有するPoly配線層３３の変形例について説明する。図７は、変形例となる孤立N-well層３６を有するPoly配線層３３の断面構成を示している。
この変形例では、図１に示したＰ基板３１上の絶縁層３２の一部を除去し、浮遊N-well層３４（又は、N型層）に露出する窓３２ａを開口し、外部端子Vappを接続したN-well層３６を示している。このN-well層３６においても、回路素子としては利用されず、且つ信号（情報信号、制御信号等）の入出力が行われず、孤立（island）状態である。よって、N-well層３６は、通常時は、浮遊電位の不純物層である。このN-well層３６は、外部端子Vappから任意の電圧VMが印加されることで、電気的にチャージアップした状態となる。以下の説明においては、浮遊N-well層３４に電圧を印加したものを孤立N-well層３６［孤立不純物層］と称する。また、孤立N-well層３６は、Poly配線層３３に高電圧が印加されている時に、チャージアップした状態であればよい。よって、孤立N-well層３６への任意の電圧の印加は、少なくともPoly配線層３３に高電圧が印加されている時に印加されていればよく、常時、孤立N-well層３６へ任意の電圧を印加することは必須では無い。
図８は、前述した図３Ｂに示すエネルギーバンドに、外部端子Vappを通じて、孤立N-well層３６に、外部から例えば１８Ｖ程度の中間電圧VMを印加した時のエネルギーバンドを併記した図である。
図８に示すように、中間電圧VMが印加された孤立N-well層３６は、エネルギーレベルが上昇すると共に、絶縁層３２による禁止帯のエネルギー準位も上昇する。Poly配線層３３に例えば、２４Ｖ程の高電圧を印加すると仮定した場合、絶縁層３２に掛かる電圧は、２４Ｖ－１８Ｖ＝６Ｖとなる。前述したように、高電圧が２４Ｖの例であれば、絶縁層３２の厚さは、４０ｎｍ以上が好適する。
この時の電界としては、６Ｖ／４０ｎｍ＝１．５ＭＶ／ｃｍとなるので、絶縁層３２には、殆ど電流（ＦＮトンネル電流）は流れず、電子はPoly配線層３３に飛び込むことがない。従って、電子が電位障壁を越え難くすることができ、サブストレートホットエレクトロンの発生を抑制する。
尚、孤立N-well層３６の電位VN-wellについて説明する。絶縁層３２のキャパシタCox、N-well/P基板間を容量Cpnとすると、VN-well＝24V* Cox/(Cox+Cpn) である。ここで、P基板３１の濃度が低ければ、即ち、P基板３１の濃度＜＜孤立N-well層３６の濃度ならば、Cox＞＞Cpnとなる。よって、電位VF-N-well≒２４Ｖとなり、Poly配線層３３の２４Ｖと電圧差が略無いため、絶縁層３２には殆ど電圧が掛からない。但し、孤立N-well層３６の層厚や濃度を必要以上に大きくすると、容量Cpnが大きくなるため、即ち、Cox/(Cox+Cnp)が１より小さくなるため、電位VF-N-wellも下がり、効果も減少する。
＜第２適用例＞
第２適用例は、本実施形態に係る半導体配線を抵抗体素子として用いる。図９は、フィードバック制御を行う出力制御回路の一例を示している。
本実施形態に係る半導体配線は、不純物の濃度、抵抗体素子の電流が流れる方向の長さ及び、素子断面積等を適宜、設定することにより、所望する抵抗値を得ることができる。本適用例では、半導体配線を抵抗体素子として用いる。抵抗体素子は、伝送する信号に対して、抵抗値に応じた電圧降下を生じさせる。抵抗体素子は、例えば、数十kΩの抵抗値に設定することができる。第２適用例は、半導体配線を抵抗体素子として、抵抗Ｒ１，Ｒ２に用いた例である。
この出力制御回路は、昇圧回路１５の出力を分岐して取得し、モニタ電位を検出する抵抗Ｒ１，Ｒ２と、検出されたモニタ電位と基準電位との差を無くすように制御するオペアンプＭ１を備えている。じた電圧降下を生じさせる。
出力制御回路の抵抗Ｒ１，Ｒ２は、直列接続されて、抵抗Ｒ１と抵抗Ｒ２の接続点に掛かる電圧をモニタ電位として検出する。この例では、モニタ電位は、基準電位と同電位となるように、抵抗Ｒ１，Ｒ２の分圧比を設定する。
昇圧回路１５は、前述したように、例えば、２４Ｖの高電圧の出力信号を出力する。このため、昇圧電位の出力信号が伝送される出力ラインと共に、分圧抵抗ラインにも同じ出力信号が印加される。このため、抵抗Ｒ１，Ｒ２からなる分圧抵抗ラインにおいても、従来構造の半導体配線（Poly配線）を用いた場合には、前述したサブストレートホットエレクトロンが発生し、抵抗Ｒ１，２の抵抗値が個々に異なる上昇を含み変動する。この抵抗値の変動は、抵抗Ｒ１，２の分圧比も変動させるため、モニタ電位にも影響する。モニタ電位が不適切に変動した場合には、昇圧回路１５の出力を不安定にさせる。このため、抵抗Ｒ１，２に対して、サブストレートホットエレクトロンの発生により抵抗値が変動しないように、半導体配線（Poly層＋絶縁層＋浮遊Ｎ型層）を抵抗体素子として用いる。 Poly層を抵抗体として用いる場合、その層内で電圧降下を起こすので、高い電圧の領域から低い電圧の領域までが存在するようになる。浮遊Ｎ型層は電圧の高い領域の直下にのみ入れると効果が高まる。また、電圧の高い領域の浮遊Ｎ型層と、電圧の低い領域の浮遊Ｎ型層とを分離しても同様の効果が得られる。
このような半導体配線を抵抗体素子として用いるには、前述したように、絶縁層に加わる電界が５～６MV/cmを超えない厚さが必要である。例えば、高電圧が２４Ｖであれば、絶縁層の層厚は、４０ｎｍ以上の厚さに設定する。また、浮遊Ｎ型層は、Ｐ基板の１０倍以上の不純物濃度が好適し、最大電圧が印加された際に、空乏層が絶縁層に達しない厚さを有している。
第２適用例によれば、浮遊Ｎ型層を含む半導体配線を抵抗体素子として用いることにより、高電圧が掛かった際に、サブストレートホットエレクトロンの発生を防止することで、抵抗値の変動を抑制することができる。回路素子として利用される抵抗体素子の抵抗値の変動を抑制することにより、回路素子の動作や特性の劣化を防止し、所望する性能を維持させることができる。また、抵抗値の変動に伴う消費電力の増加を防止し、且つ発熱の一因を防止することができる。
さらに、第２適用例として説明した本実施形態の半導体配線を抵抗体素子として用いるだけではなく、高電圧が掛かる回路素子及び配線に好適し、例えば、ＮＯＲ型記憶回路やＣＭＯＳ回路に適用することができる。
以上説明した本発明のいくつかの実施形態及び変形例は、限定されるものではない。実施段階では、その要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上述した実施形態には、種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出される。また、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出される。
１…半導体記憶装置、２…メモリコントローラ、５…メモリセルトランジスタ、１０，１１…メモリセルアレイ、１２…ロウデコーダ、１３…センスアンプ、１４…シーケンサ、１５…昇圧回路、２１…供給端子、２２…出力端子、３１…Ｐ型半導体基板（Ｐ基板）、３２…絶縁層、３３…Poly配線、３４…well層、３５…空乏層、ＢＬ０～ＢＬ…ビット線、ＢＬＫ０～ＢＬＫｎ…ブロック、Ｃ１～Ｃn-1…キャパシタ素子、Ｄ１～Ｄｎ…ダイオード、ＤＤ０，ＤＤ１…ダミーワード線、ＷＬ０～ＷＬ６３…ワード線。

Claims (12)

  1. 第１導電型の第１半導体領域と、
    前記第１半導体領域上に形成される絶縁層と、
    前記絶縁層を介して、前記第１半導体領域と対向して、回路素子間の電流通路として形成される半導体配線層と、
    前記絶縁層を介して前記半導体配線層と対向する前記第１半導体領域内に設けられ、第２導電型の不純物を含み、回路素子とは不接続の電気的に浮いた浮遊層と、
    を含む半導体配線を有し、
    前記浮遊層の幅は、前記半導体配線層の幅以下の幅を有する半導体装置。
  2. 第１導電型の第１半導体領域と、
    前記第１半導体領域上に形成される絶縁層と、
    前記絶縁層を介して、前記第１半導体領域と対向して、回路素子間の電流通路として形成される半導体配線層と、
    前記絶縁層を介して前記半導体配線層と対向する前記第１半導体領域内に設けられ、第２導電型の不純物を含み、回路素子とは不接続の電気的に浮いた浮遊層と、
    を含む半導体配線を有し、
    前記半導体配線は、回路素子間を伝送される信号が前記第１半導体領域から前記半導体配線層に飛び込むサブストレートホットエレクトロンを発生させる電圧値以上の信号を伝送する配線を含む半導体装置。
  3. 第１導電型の第１半導体領域と、
    前記第１半導体領域上に形成される絶縁層と、
    前記絶縁層を介して、前記第１半導体領域と対向して、回路素子間の電流通路として形成される半導体配線層と、
    前記絶縁層を介して前記半導体配線層と対向する前記第１半導体領域内に設けられ、第２導電型の不純物を含み、回路素子とは不接続の電気的に浮いた浮遊層と、
    を含む半導体配線を有し、
    前記半導体配線は、メモリセルアレイにおける情報の書き込み信号を伝送する配線を含む半導体装置。
  4. 第１導電型の第１半導体領域と、
    前記第１半導体領域上に形成される絶縁層と、
    前記絶縁層を介して、前記第１半導体領域と対向して、回路素子間の電流通路として形成される半導体配線層と、
    前記絶縁層を介して前記半導体配線層と対向する前記第１半導体領域内に設けられ、第２導電型の不純物を含み、回路素子とは不接続の電気的に浮いた浮遊層と、
    を含む半導体配線を有し、
    前記半導体配線の前記不純物を含む前記浮遊層は、浮遊電位に対して、外部より任意の電圧が印加されることで、チャージアップされた状態の孤立不純物層を形成する半導体装置。
  5. 前記第１導電型がＰ型であるときは、前記浮遊層は、第２導電型のＮ型半導体層又は、N-well層である、請求項１乃至４のいずれか１つに記載の半導体装置。
  6. 前記浮遊層の幅は、前記半導体配線層の幅以下の幅を有している、請求項２乃至４のいずれか１つに記載の半導体装置。
  7. 前記浮遊層は、前記半導体配線層が矩形の断面形状を有している際に、少なくとも前記半導体配線層の１面に対向して形成される、請求項１乃至４のいずれか１つに記載の半導体装置。
  8. 前記半導体配線層は、ポリシリコンを含む半導体材料により形成される、請求項１乃至４のいずれか１つに記載の半導体装置。
  9. 前記半導体配線は、回路素子間を伝送される信号が前記第１半導体領域から前記半導体配線層に飛び込むサブストレートホットエレクトロンを発生させる電圧値以上の信号を伝送する配線を含む、請求項１、３、４のいずれか１つに記載の半導体装置。
  10. 前記半導体配線は、メモリセルアレイにおける情報の書き込み信号を伝送する配線を含む、請求項１、２、４のいずれか１つに記載の半導体装置。
  11. 前記半導体配線は、任意に設定した抵抗値の抵抗体素子である、請求項１乃至４のいずれか１つに記載の半導体装置。
  12. 前記半導体配線の前記不純物を含む前記浮遊層は、浮遊電位に対して、外部より任意の電圧が印加されることで、チャージアップされた状態の孤立不純物層を形成する、請求項１乃至３のいずれか１つに記載の半導体装置。
JP2018237033A 2018-12-19 2018-12-19 半導体装置 Active JP7242285B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018237033A JP7242285B2 (ja) 2018-12-19 2018-12-19 半導体装置
TW108128035A TWI729449B (zh) 2018-12-19 2019-08-07 半導體裝置
CN201910788806.4A CN111341756B (zh) 2018-12-19 2019-08-23 半导体存储装置
US16/568,737 US20200203529A1 (en) 2018-12-19 2019-09-12 Semiconductor device
US18/316,610 US20230282747A1 (en) 2018-12-19 2023-05-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018237033A JP7242285B2 (ja) 2018-12-19 2018-12-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2020098878A JP2020098878A (ja) 2020-06-25
JP7242285B2 true JP7242285B2 (ja) 2023-03-20

Family

ID=71098731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018237033A Active JP7242285B2 (ja) 2018-12-19 2018-12-19 半導体装置

Country Status (4)

Country Link
US (2) US20200203529A1 (ja)
JP (1) JP7242285B2 (ja)
CN (1) CN111341756B (ja)
TW (1) TWI729449B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252426A (ja) 1999-02-25 2000-09-14 Hitachi Ltd 半導体装置及びその製造方法
US20110309466A1 (en) 2010-06-22 2011-12-22 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
US20160181351A1 (en) 2014-12-22 2016-06-23 Magnachip Semiconductor, Ltd. Ultrahigh voltage resistor, semiconductor device, and the manufacturing method thereof

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU461729B2 (en) * 1971-01-14 1975-06-05 Rca Corporation Charge coupled circuits
JPS5619585A (en) * 1979-07-26 1981-02-24 Toshiba Corp Semiconductor memory unit
JPS5640269A (en) * 1979-09-11 1981-04-16 Toshiba Corp Preparation of semiconductor device
NL8301629A (nl) * 1983-05-09 1984-12-03 Philips Nv Halfgeleiderinrichting.
JPH061823B2 (ja) * 1985-11-13 1994-01-05 日本電気株式会社 半導体集積回路
US4812419A (en) * 1987-04-30 1989-03-14 Hewlett-Packard Company Via connection with thin resistivity layer
US4950620A (en) * 1988-09-30 1990-08-21 Dallas Semiconductor Corp. Process for making integrated circuit with doped silicon dioxide load elements
JP3204666B2 (ja) * 1990-11-21 2001-09-04 株式会社東芝 不揮発性半導体記憶装置
JPH05121664A (ja) * 1991-10-25 1993-05-18 Nec Corp 半導体装置
EP0961290B1 (en) * 1991-12-09 2001-11-14 Fujitsu Limited Flash memory with improved erasability and its circuitry
US5401997A (en) * 1992-01-22 1995-03-28 Integrated Device Technology, Inc. ESD protection for poly resistor on oxide
JP3344598B2 (ja) * 1993-11-25 2002-11-11 株式会社デンソー 半導体不揮発メモリ装置
US5554545A (en) * 1994-09-01 1996-09-10 United Microelectronics Corporation Method of forming neuron mosfet with different interpolysilicon oxide thickness
US5563098A (en) * 1995-04-10 1996-10-08 Taiwan Semiconductor Manufacturing Company Buried contact oxide etch with poly mask procedure
TW423162B (en) * 1997-02-27 2001-02-21 Toshiba Corp Power voltage supplying circuit and semiconductor memory including the same
JPH11251592A (ja) * 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP2001160295A (ja) * 1999-12-01 2001-06-12 Toshiba Corp 半導体集積回路
JP4707803B2 (ja) * 2000-07-10 2011-06-22 エルピーダメモリ株式会社 エラーレート判定方法と半導体集積回路装置
JP3730508B2 (ja) * 2000-11-13 2006-01-05 株式会社東芝 半導体記憶装置およびその動作方法
JP3987418B2 (ja) * 2002-11-15 2007-10-10 株式会社東芝 半導体記憶装置
JP4451594B2 (ja) * 2002-12-19 2010-04-14 株式会社ルネサステクノロジ 半導体集積回路装置及びその製造方法
JP2005108307A (ja) * 2003-09-29 2005-04-21 Nec Electronics Corp 半導体記憶装置
US7226830B2 (en) * 2005-04-29 2007-06-05 Texas Instruments Incorporated Semiconductor CMOS devices and methods with NMOS high-k dielectric formed prior to core PMOS dielectric formation
KR101488516B1 (ko) * 2006-03-21 2015-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 반도체 기억장치
JP5110535B2 (ja) * 2006-03-31 2012-12-26 国立大学法人静岡大学 半導体測距素子及び固体撮像装置
US8445966B2 (en) * 2006-12-20 2013-05-21 Spansion Llc Method and apparatus for protection against process-induced charging
CN101620886B (zh) * 2008-07-02 2012-01-25 中芯国际集成电路制造(上海)有限公司 用于闪存器件的字线增压器
WO2010007769A1 (ja) * 2008-07-14 2010-01-21 凸版印刷株式会社 不揮発性半導体メモリ素子、不揮発性半導体メモリセルおよび不揮発性半導体メモリ装置
US8816460B2 (en) * 2009-04-06 2014-08-26 Nokia Corporation Image sensor
US20120313692A1 (en) * 2011-06-08 2012-12-13 Sehat Sutardja Super-high-voltage resistor on silicon
US8987107B2 (en) * 2013-02-19 2015-03-24 Fairchild Semiconductor Corporation Production of high-performance passive devices using existing operations of a semiconductor process
US9369648B2 (en) * 2013-06-18 2016-06-14 Alexander Krymski Image sensors, methods, and pixels with tri-level biased transfer gates
US9236449B2 (en) * 2013-07-11 2016-01-12 Globalfoundries Inc. High voltage laterally diffused metal oxide semiconductor
JP6657982B2 (ja) * 2016-01-18 2020-03-04 富士電機株式会社 半導体装置
CN211700278U (zh) * 2019-01-29 2020-10-16 意法半导体股份有限公司 Hemt功率器件和集成电路
KR20230088042A (ko) * 2021-12-10 2023-06-19 삼성전자주식회사 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252426A (ja) 1999-02-25 2000-09-14 Hitachi Ltd 半導体装置及びその製造方法
US20110309466A1 (en) 2010-06-22 2011-12-22 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2012009481A (ja) 2010-06-22 2012-01-12 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US20160181351A1 (en) 2014-12-22 2016-06-23 Magnachip Semiconductor, Ltd. Ultrahigh voltage resistor, semiconductor device, and the manufacturing method thereof

Also Published As

Publication number Publication date
US20200203529A1 (en) 2020-06-25
CN111341756B (zh) 2024-04-09
CN111341756A (zh) 2020-06-26
TWI729449B (zh) 2021-06-01
JP2020098878A (ja) 2020-06-25
US20230282747A1 (en) 2023-09-07
TW202025425A (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
US10304538B2 (en) Semiconductor memory device with memory cells each including a charge accumulation layer and a control gate
KR100665910B1 (ko) 메모리 셀 유닛, 메모리 셀 유닛을 구비한 비휘발성반도체 기억 장치, 및 메모리 셀 어레이 구동 방법
JP5550609B2 (ja) 半導体記憶装置
JP3947135B2 (ja) 不揮発性半導体記憶装置
USRE49175E1 (en) Semiconductor device including three voltage generator circuits and two transistors configured to short-circuit respective different combinations of the voltage generator circuits
KR100851546B1 (ko) 비휘발성 기억 장치 및 그 동작 방법
US8369152B2 (en) Semiconductor memory device including charge accumulation layer
CN114187947A (zh) 半导体存储装置
JP5483826B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
CN117316243A (zh) 非易失性存储器装置及控制其读取操作的方法
US9245628B2 (en) Non-volatile semiconductor memory device
JP7242285B2 (ja) 半導体装置
TWI769648B (zh) 半導體記憶裝置及半導體記憶裝置的控制方法
US20130322178A1 (en) Semiconductor memory device
US8379431B2 (en) Semiconductor memory device and writing method thereof
JP2012204435A (ja) 不揮発性半導体記憶装置
CN114023754B (zh) 非易失性闪存存储器及其擦除方法
JP2013229071A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221006

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20230110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230308

R151 Written notification of patent or utility model registration

Ref document number: 7242285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151