CN101620886B - 用于闪存器件的字线增压器 - Google Patents

Abstract

本发明公开一种用于闪存器件的字线增压器。根据本发明的一个实施例，一种非易失性存储器器件包括：存储器单元行和列的阵列；以及与存储器单元相关联的多个字线和位线。该存储器器件还包括：与字线耦合的字线增压器电路，用于在存储器器件的操作过程中向所选字线供应特定电压作为驱动电压。所述字线增压器电路包括：并联的第一增压电容器和第二增压电容器、第一预充电电路、第三增压电容器、第二预充电电路、高电压检测器电路以及时钟控制电路。

Description

用于闪存器件的字线增压器

技术领域

本发明一般地涉及半导体集成电路，并且具体而言，本发明提供一种字线增压器电路，以便在非易失性存储器器件的读模式或者数据验证模式过程中驱动字线。

背景技术

存储器器件包括按行和列来排列的存储器单元阵列。并行数据传送线或者位线被提供且连接到存储器单元列中单元晶体管的电流承载电极。并行控制线或者字线与存储器单元行的控制电极相关联。当激活字线并且选择某一位线时，致使所选存储器单元中的晶体管导通以将数字信息从单元电容器传送到其中的相应位线。由此从所选存储器单元读取数字信息。

经由字线向存储器单元晶体管的控制栅极供应的高电压应当被布置为在电势上量值大于位线上高电平的信息电压。电压之间的差是必要的以便补偿由存储器单元晶体管的阈值电压所引起的字线驱动电压的电势下降。使用在字线增压器电路内布置的具体电容器来生成高电压。电容器可以充当用于产生比DRAM的电源电压Vcc更高的字线驱动电压的“增压”或者自溢(bootstrap)电容器。一般而言，自溢电容器在其朝向电源电压的一个电极被预充电，而它的另一电极初始地处于接地电势、然后被驱动上升到电源电压，由此利用这样的电压增压系统来产生适当电势电平的字线驱动电压。

一般而言，只要因地址改变而触发地址转换检测信号，字线增压器电路就生成字线电压。在写模式过程中，来自逻辑控制器的写控制信号生成相关信号以便控制电荷泵。电荷泵所生成的抽运电压通过高电压开关来驱动行解码器和列解码器。在读模式过程中，提供来自字线增压器的字线电压而不是抽运电压。

在闪存EEPROM的情况下，为了使用热电子注入机制将数据编程到存储器单元中，需要约9V的字线偏置和约5V的位线偏置。在读模式过程中，需要约3V的字线偏置和约1V的位线电压，以便从编程的单元或者擦除的单元读取信息。针对这些存储器操作，希望有一种字线增压器电路，其可以在低功耗的电源电压时生成具有小变化的稳定的字线电压，以便制造低功率高电压非易失性存储器器件。

从上文中可见，希望有一种在存储器操作的读模式或者验证模式过程中具有较小的电源电压变化的改进字线增压器电路。

发明内容

本发明一般地涉及半导体集成电路，并且具体而言，本发明提供一种字线驱动器电路，以便在非易失性存储器器件的读模式或者数据验证模式过程中驱动字线。

在一个具体实施例中，本发明提供一种非易失性存储器器件，包括：存储器单元行和列的阵列；以及与存储器单元相关联的多个字线和位线。该存储器器件还包括：与字线耦合的字线增压器电路，用于在存储器器件的操作过程中向所选字线供应字线电压，其中字线增压器电路包括：并联连接的第一增压电容器和第二增压电容器；以及第一预充电电路，用于对第一增压电容器和第二增压电容器预充电。字线增压器电路还包括：第三增压电容器，经由电荷共享晶体管可操作地连接到第一增压电容器和第二增压电容器，第三增压电容器连接到负载电阻器的一端以在电荷共享晶体管被使能时在负载电阻器的另一端生成用作字线电压的输出信号；以及第二预充电电路，用于对第三增压电容器预充电。此外，字线增压器电路还包括：高电压检测器电路，用于在非易失性存储器器件的读模式过程中当字线电压达到目标电压时生成检测信号；以及时钟控制电路，用于在接收来自地址转换检测器的控制信号和来自电压检测器的检测信号时使能电荷共享晶体管以及使第一增压电容器和第二增压电容器中的一个去使能。

在另一实施例中，本发明提供一种非易失性存储器器件，包括：存储器单元行和列的阵列；以及与存储器单元相关联的多个字线和位线。该存储器器件还包括：与字线耦合的字线增压器电路，用于在存储器器件的操作过程中向所选字线供应特定电压作为驱动电压，其中字线增压器电路包括：并联连接的第一增压电容器和第二增压电容器，用于生成增压电压；以及第一预充电电路，用于对第一增压电容器和第二增压电容器预充电。字线增压器电路还包括：第三增压电容器，经由电荷共享晶体管可操作地连接到第一增压电容器和第二增压电容器，第三增压电容器连接到负载电阻器的一端以在电荷共享晶体管被使能时在负载电阻器的另一端生成输出信号；以及高电压检测器，用于响应来自地址转换检测器的控制信号以及第三增压电容器和负载电阻器所生成的输出信号来生成检测信号。此外，字线增压器电路包括：时钟控制电路，用于在接收来自地址转换检测器的控制信号和来自电压检测器的检测信号时使能电荷共享晶体管以及使第一增压电容器和第二增压电容器中的一个去使能；以及放电电路，用于对连接到第三增压电容器的节点处的增压电压放电。

通过本发明的实施例可以获得超过常规技术的许多益处。本发明在具有改善短沟道效应和泄漏特征的非易失性存储器器件的制作上带来了显著优点。根据实施例，可以实现这些益处中的一个或者多个。将在本说明书中并且特别是在下文中具体地描述这些和其它益处。

附图说明

参照附图更具体和详细地描述本发明的典型实施例。本发明可以用许多不同形式来实施而不应当理解为限于这里阐述的典型实施例。事实上，提供这些典型实施例是为了使得本申请公开充分和完整，以便向本领域技术人员传达本发明的构思。

图1是图示了常规闪存器件的简化框图；

图2是图示了常规字线增压器电路的简化图；

图3是图示了根据本发明实施例的字线增压器电路的简化图；

图4是图示了预充电电路实施例的简化图；

图5是图示了电压检测器实施例的简化图；

图6是图示了放电电路例子的简化图；

图7是图示了时钟控制电路实施例的简化图；

图8是图示了字线增压器电路的输出电压比对电源电压的简化图。

具体实施方式

本发明一般地涉及半导体集成电路，并且具体而言，本发明提供一种字线增压器电路，以便在非易失性存储器器件的读模式或者数据验证模式过程中驱动字线。理解到这里描述的例子和实施例仅用于说明的目的，并且基于这些例子和实施例本领域技术人员将会想到各种修改或者变化而这些修改或者变化被包括在本申请的精神和范围以及所附权利要求的范围内。

图1是图示了常规闪存器件的简化框图。包括状态机的逻辑控制器101利用输入地址和数据来控制全部电路块。地址总线信号输入到地址缓存器107和地址转换检测器(APD)105。只要地址在读模式下改变，ATD电路就生成相关信号以便控制存储器的存取。ATD也生成输出信号Vatd来控制字线增压器103。只要地址改变触发了ATD信号，字线增压器103就生成字线电压Vwl。在写模式过程中，来自逻辑控制器101的写控制信号Vwr生成相关信号来控制电荷泵102。抽运电压Vpp通过高电压开关111来驱动行解码器113和列解码器117。在读模式过程中，提供来自字线增压器103的字线电压Vwl而不是图1中所示的抽运电压Vpp。

在闪存EEPROM的情况下，为了使用热电子注入机制将数据编程到存储器单元中，需要约9V的字线偏置和约5V的位线偏置。在读模式过程中，需要约3V的字线偏置和约1V的位线电压以便从编程的单元或者擦除的单元中读取信息。闪存阵列117包含存储器单元和解码器电路。

图12是图示了图1中所示常规字线增压器电路103的简化图。各电路块和元件的功能如下。来自图1的ATD块105的“EN”信号被输入到时钟控制电路201。电容器C2_1和C2_2是增压电容器，而电容器CL代表全部负载电容，包括在读模式过程中在驱动字线时的所有输出结电容和信号电容。预充电电路块203和205用于在增压这些节点之前对节点n2_2和n2_4预充电。

假设这些电容器节点在Vcc(电源电压)预充电。当“EN”信号变为“H”(使能状态)时，节点n2_5处的突然电势增加使得电容器C2_1将节点n2_2处的电压增压到VCC+αVcc(α：耦合系数)。响应于节点n2_2处的增加节点电压，PMOS晶体管M2接通使得节点n2_3处的电压通过电荷共享向节点n2_2处的电压增加。然后，节点n2_3处的这种电荷共享电压使得负载电容器(与CL串联连接的C2_2)自溢。电阻器R2_1代表包括信号加载的输出电阻。根据上文，可以获得以下的字线增压器电路100的输出电压Vout：Vout＝Vcc+C2_2/(CL+C2_2)×[(C2_1+C2_2)/CL)]×(Vcc+αVcc)。

如上式所示，字线增压器电路的输出电压Vout通常依赖于电源电压Vcc。然而，希望向字线提供更稳定的偏置电压。参照图3根据本发明的一个实施例来描述一种改进的字线增压器电路。

图3是图示了根据本发明一个实施例的字线增压器电路的简化图。参照图3，电压检测器309连接到字线增压器电路300的输出端子且其输出被反馈到时钟控制电路301，以便控制字线增压器电路300的输出电压Vout。在本实施例中，电容器C3_1和C3_2构成由时钟控制电路201来控制的增压电容器。来自图1的ATD块105的“EN”信号被输入到时钟控制电路201。负载电容器CL代表在读模式过程中在驱动字线时的所有输出结电容和信号电容。

预充电电路203和205在增压这些节点之前对节点n3_5和n3_7预充电。为了进行说明，假设这些节点电压在Vcc(电源电压)预充电。当EN变为“H”(使能状态)时，节点n3_3和n3_4处的电压使得电容器C3_1和C3_2将n3_5处的节点电压增压到Vcc+αVcc(α：耦合系数)。PMOS晶体管M3通过来自时钟控制电路的信号而接通(见图7)，并且由于n3_5处的节点电压，导致在节点n3_5与n3_6之间出现电荷共享。然而，如图7中所示，如果电压检测器309的输出信号DET为“L”，则节点n3_4处的节点电压为“L”，这使电容器C3_2去使能。

节点n3_6处的这种电荷共享电压使得电容器C3_3和CL增压输出电压Vout。电阻器R3_1代表输出节点处的总电阻值。根据上文能够得到Vout如下：

Vout＝Vcc+C3_3/(CL+C3_3)×[C3_1+C3_2/(C3_1+C3_2+C3_3)/CL)]×

(Vcc+αVcc)

如上式所示，可以通过由时钟控制电路201所控制的附加增压电容器来更为灵活地调整电荷耦合量。根据字线增压器电路的目标输出电压Vout，可以利用并耦合多于两个的增压电容器。

图4是图示了图3中所示预充电电路303或者305的实施例的简化图。通过图3中所示时钟控制电路301来控制信号“ENPRE”。当此信号为“L”时，PMOS晶体管M4_2接通而VPRE节点电压上升到增压电压从而接通PMOSM4_3。如果ENPRE信号为“H”，则NMOS晶体管M4_1接通，使得节点电压Vn4_1被下拉到0V。然后，PMOS M4_3接通而节点电压VPRE被预充电至Vcc。在本实施例所示的预充电电路中，通过PMOS晶体管M4_3的阈值电压没有损耗。因此，节点电压VPRE最高可以预充电至Vcc，这是由单个NMOS晶体管组成的常规预充电电路所不能达到的，在常规预充电电路中，节点电压VPRE由于通过NMOS晶体管的Vt损耗而只能预充电到Vcc-Vt。

图5是图示了图3中所示电压检测器309的实施例的简化图。参照图3和图5，要作为字线电压的输出电压Vout被输入到PMOS晶体管M5_1的源极，该晶体管串联连接到另一PMOS晶体管M5_2，并且如图5中所示，这些晶体管的栅极和漏极节点二极管连接。PMOS M5_2的漏极节点串联连接到NMOS晶体管M5_3和M5_4并且还连接到NMOS晶体管M5_5的栅极。节点n5_2处的电压取决于PMOS晶体管M5_1、M5_2和NMOS晶体管M5_3的状况。晶体管M5_4用于在非激活模式切断电流。节点n5_2处的电压控制NMOS晶体管M5_5。NMOS晶体管M5_5和M5_6相互共发共基相连。电阻器R5是共发共基(cascode)放大器I5_1和I5_2的负载电阻器。共发共基放大器是一种组合了两个放大器级的电子有源器件布局，以便增加输出电阻和减少寄生电容，从而实现高增益以及增加的带宽。节点n5_2处的电压等于PMOS晶体管M5_1和M5_2处的Vout-2Vt。电压检测器309的输出信号DET被输入到时钟控制电路301。如图7中所示，这一DET信号用来在EN和DET信号中的一个为“L”电平时使增压电容器C3_2去使能。

当Vout节点起初为Vcc(电源电压)时，节点n5_4处的初始电压为“H”(M5_4接通)而节点n5_2处的电压约为NMOS晶体管M5_3的阈值电压或者Vtn。在通过图3的增压器电路的增压(En为“H”，晶体管M5_6接通)之后，Vout电压增加至Vcc以上。随着Vout电压增加，节点n5_2处的电压也增加至NMOS晶体管M5_3的阈值电压以上，接通M5_3和M5_5。由此，节点n5_4处的电压下拉到接地电平。然后DET信号变成“L”。由于节点n5_4处的电压为“L”，所以NMOS晶体管M5_4关断。如图3中所示，NMOS晶体管M5_6通过EN信号来控制。电压检测器309的输出信号DET被反馈到时钟控制电路，以便控制增压器电路的输出电压Vout。

图6是图示了图3中所示放电电路307的例子的电路图。如图7中所示，通过使信号EN反相来生成信号ENDIS，并且如图3所示，信号EN通过时钟控制电路301来控制。在增压之后通过NMOS晶体管M6对图3中所示节点n3_6处的电压放电。

图7是图示了图3中所示时钟控制电路301的实施例的简化电路图。信号“EN”连接到反相器I7_6和NAND门I7_4，以控制图3中所示节点n3_3和n3_4处的增压时钟。同时，将它输入到反相器I7_1以生成信号“ENDIS”。如上所述，该ENDIS信号使能图6中所示放电电路。如图3中所示，在节点n3_1处的反相器I7_3的输出信号控制PMOS晶体管M3。

图8是图示了当应用本发明时字线增压器电路的输出电压Vout比对电源电压Vcc的图。Vread是字线增压器电路所生成的目标字线电压，用于在读模式或者验证模式过程中感测来自非易失性存储器单元的数据。如图8中所示，在宽的电源电压范围内获得了稳定的字线电压。

尽管上文已经描述了本发明的各种实施例，但是应当理解仅通过举例而不是以限制方式来呈现这些实施例。对于本领域技术人员不言而喻，可以在这些实施例中做出形式和细节上的各种变化而不脱离本发明的精神和范围。因此，本发明的外延和范围不应当限于任何上述示例性实施例而应当仅根据所附权利要求及其等同来限定。

Claims (18)

1.一种非易失性存储器器件，包括：

存储器单元行和列的阵列；

与所述存储器单元相关联的多个字线和位线；

与所述字线耦合的字线增压器电路，用于在所述存储器器件的操作过程中向所选字线供应字线电压，其中所述字线增压器电路包括：

并联连接的第一增压电容器和第二增压电容器；

第一预充电电路，用于对所述第一增压电容器和所述第二增压电容器预充电；

第三增压电容器，经由电荷共享晶体管可操作地连接到所述第一增压电容器和所述第二增压电容器，所述第三增压电容器连接到负载电阻器的一端以便在所述电荷共享晶体管被使能时在所述负载电阻器的另一端生成输出信号以用作所述字线电压；

第二预充电电路，用于对所述第三增压电容器预充电；

电压检测器，用于在所述非易失性存储器器件的读模式过程中当所述字线电压达到目标电压时生成检测信号；以及

时钟控制电路，用于在接收到来自地址转换检测器的控制信号和来自所述电压检测器的所述检测信号时、使能所述电荷共享晶体管以及使所述第一增压电容器和所述第二增压电容器中的一个去使能。

2.根据权利要求1所述的存储器器件，其中至少一个附加增压电容器并联连接到所述第一增压电容器和所述第二增压电容器。

3.根据权利要求1所述的存储器器件，其中所述第三增压电容器连接到放电电路，以便响应放电使能信号对由所述第一增压电容器或者由所述第二增压电容器所增压的增压电压进行放电。

4.根据权利要求1所述的存储器器件，其中所述电荷共享晶体管是PMOS晶体管。

5.根据权利要求1所述的存储器器件，其中用于对所述第一增压电容器和所述第二增压电容器预充电的所述第一预充电电路包括：

NMOS晶体管，在其栅极连接到来自所述时钟控制电路的预充电使能信号，所述NMOS晶体管的漏极接地；以及

PMOS晶体管，在其源极连接到电源电压，所述PMOS晶体管的漏极连接到所述第一增压电容器和所述第二增压电容器，而所述PMOS晶体管的栅极连接到所述NMOS晶体管的源极，由此预充电所述第一增压电容器和所述第二增压电容器至所述电源电压而无阈值电压损耗。

6.根据权利要求1所述的存储器器件，其中所述电压检测器响应于来自所述地址转换检测器的所述控制信号和所述第三增压电容器所生成的所述输出信号来生成所述检测信号。

7.根据权利要求1所述的存储器器件，其中所述电压检测器包括：

串联连接的第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管和所述第二PMOS晶体管的栅极和漏极节点为二极管连接；

所述第二PMOS晶体管的漏极节点连接到相互串联连接的第一NMOS晶体管和第二NMOS晶体管并连接到第三NMOS晶体管的栅极；

第四NMOS晶体管，串联连接到所述第三NMOS晶体管；以及

负载电阻器，所述负载电阻器的一端连接到电源电压，另一端连接到所述第三NMOS晶体管的源极和共发共基放大器，用于生成适于使所述第一增压电容器和所述第二增压电容器中的一个去使能的所述检测信号。

8.根据权利要求7所述的存储器器件，其中所述负载电阻器连接到所述第二NMOS晶体管的栅极。

9.根据权利要求7所述的存储器器件，其中所述共发共基放大器包括至少两级。

10.一种非易失性存储器器件，包括：

存储器单元行和列的阵列；

与所述存储器单元相关联的多个字线和位线；

与所述字线耦合的字线增压器电路，用于在所述存储器器件的操作过程中向所选字线供应特定电压作为驱动电压，其中所述字线增压器电路包括：

并联连接的第一增压电容器和第二增压电容器，用于生成增压电压；

第一预充电电路，用于对所述第一增压电容器和所述第二增压电容器预充电；

第三增压电容器，经由电荷共享晶体管可操作地连接到所述第一增压电容器和所述第二增压电容器，所述第三增压电容器连接到负载电阻器的一端以在所述电荷共享晶体管被使能时在所述负载电阻器的另一端生成输出信号；

电压检测器，用于响应于来自地址转换检测器的控制信号以及由所述第三增压电容器和负载电阻器所生成的所述输出信号来生成检测信号；

时钟控制电路，用于在接收到来自所述地址转换检测器的所述控制信号和来自所述电压检测器的所述检测信号时使能所述电荷共享晶体管以及使所述第一增压电容器和所述第二增压电容器中的一个去使能；以及

放电电路，用于对连接到所述第三增压电容器的节点处的所述增压电压放电。

11.根据权利要求10所述的存储器器件，其中至少一个附加增压电容器与所述第一增压电容器和所述第二增压电容器并联连接。

12.根据权利要求10所述的存储器器件，其中所述第三增压电容器连接到所述放电电路，以便响应放电使能信号对所述增压电压放电。

13.根据权利要求10所述的存储器器件，其中所述电荷共享晶体管是PMOS晶体管。

14.根据权利要求10所述的存储器器件，其中用于对所述第一增压电容器和所述第二增压电容器预充电的所述第一预充电电路包括：

NMOS晶体管，在其栅极连接到来自所述时钟控制电路的预充电使能信号，所述NMOS晶体管的漏极接地；以及

PMOS晶体管，在其源极连接到电源电压，所述PMOS晶体管的漏极连接到所述第一增压电容器和所述第二增压电容器，且所述PMOS晶体管的栅极连接到所述NMOS晶体管的源极，由此预充电所述第一增压电容器和所述第二增压电容器至所述电源电压而无阈值电压损耗。

15.根据权利要求10所述的存储器器件，其中所述电压检测器响应于来自所述地址转换检测器的所述控制信号和所述第三增压电容器所生成的所述输出信号来生成所述检测信号。

16.根据权利要求10所述的存储器器件，其中所述电压检测器包括：

串联连接的第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管和所述第二PMOS晶体管的栅极和漏极节点为二极管连接；

所述第二PMOS晶体管的漏极节点连接到串联连接的第一NMOS晶体管和第二NMOS晶体管，并连接到第三NMOS晶体管的栅极；

第四NMOS晶体管，串联连接到所述第三NMOS晶体管；以及

负载电阻器，所述负载电阻器的一端连接到电源电压，另一端连接到所述第三NMOS晶体管的源极和共发共基放大器，用于生成适于使所述第一增压电容器和所述第二增压电容器中的一个去使能的所述检测信号。

17.根据权利要求16所述的存储器器件，其中所述负载电阻器连接到所述第二NMOS晶体管的栅极。

18.根据权利要求16所述的存储器器件，其中所述共发共基放大器包括至少两级。

Images