TWI551044B - 電源閘電路及其電源閘開關控制方法 - Google Patents

電源閘電路及其電源閘開關控制方法 Download PDF

Info

Publication number
TWI551044B
TWI551044B TW104115558A TW104115558A TWI551044B TW I551044 B TWI551044 B TW I551044B TW 104115558 A TW104115558 A TW 104115558A TW 104115558 A TW104115558 A TW 104115558A TW I551044 B TWI551044 B TW I551044B
Authority
TW
Taiwan
Prior art keywords
switch
circuit
coupled
control
power gate
Prior art date
Application number
TW104115558A
Other languages
English (en)
Other versions
TW201640823A (zh
Inventor
林哲民
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW104115558A priority Critical patent/TWI551044B/zh
Application granted granted Critical
Publication of TWI551044B publication Critical patent/TWI551044B/zh
Publication of TW201640823A publication Critical patent/TW201640823A/zh

Links

Landscapes

  • Electronic Switches (AREA)

Description

電源閘電路及其電源閘開關控制方法
本發明是有關於一種電源閘電路，且特別是有關於一種電源閘電路及其電源閘開關控制方法。
隨著可攜式產品(例如手機、數位相機、筆記型電腦等等)越來越普及，如何降低可攜式產品的功率消耗已成為目前十分重要的課題。
降低電路的功率消耗的方法之一，就是使用電源閘(power gating)電路。電源閘電路可以控制電力供應電路對功能電路的供電狀況。當某一功能電路進入省電模式時，電源閘電路可以使電力供應電路停止對此功能電路供電，並可有效解決功能電路區塊的次臨界漏電流問題，進而降低整體的功率消耗。
圖1繪示為習知電源閘電路100的電路圖。在圖1中的電源閘電路100是以多個串聯的反相器INV11、INV22、INV33以及電源閘開關SWP11、SWP12去實現。輸入信號VS定義了功能 電路10的供電期間。藉由輸入信號VS之控制，可以決定是否讓電壓源VDD1所提供的電壓通過電源閘開關SWP11供電給功能電路10。當功能電路10進入省電模式時，電源閘電路100可以使電壓源VDD1停止供電給功能電路10。當電源閘開關SWP11截斷了電壓源VDD1與功能電路10之間的傳輸路徑時，以及/或是當電源閘開關SWP12截斷了接地電壓GND與功能電路10之間的傳輸路徑時，功能電路10的功率消耗可以有效地降低。
然而，當電源閘電路100的電源閘開關SWP11、SWP12導通時，電源閘開關SWP11、SWP12需要相當大面積的通道來傳輸大量的電流給功能電路10。為了驅動(或導通，turn on)具有大面積通道的電源閘開關SWP11、SWP12，習知電源閘電路100需要消耗供高電壓的電壓源VPP的大量電流，稱作喚醒電流。電壓源VPP的電壓通常大於電壓源VDD1的電壓。為了供應所述大量電流，電壓源VPP需要配置龐大的電壓幫浦及電容。因此，如何發展出一種電路來有效率地降低電源閘電路切換時所消耗的電壓源VPP龐大電流，這是一個有待克服的課題。
有鑑於此，本發明提供一種電源閘電路及其電源閘開關控制方法。此電源閘電路可減少因電源閘開關切換時所消耗的第一電壓源的電流。
本發明實施例提供一種電源閘電路。此電源閘電路包括 第一開關、電源閘開關、預充電電路以及控制電路。第一開關的第一端耦接第一電壓源。電源閘開關的控制端耦接第一開關的第二端，電源閘開關的第一端耦接第二電壓源，電源閘開關之第二端用以耦接至功能電路的電源端。預充電電路的輸入端接收輸入信號，預充電電路的輸出端耦接電源閘開關的控制端。其中，輸入信號定義了功能電路的供電期間，預充電電路用以於供電期間的第一子期間對電源閘開關的控制端進行預充電。控制電路的輸入端接收輸入信號，控制電路的輸出端耦接第一開關的控制端。 於供電期間的第二子期間，控制電路控制第一開關以使第一電壓源對電源閘開關的控制端進行充電。
本發明實施例提供一種電源閘開關的控制方法，適用於 電源閘電路，所述控制方法包括下列步驟：接收輸入信號，其中輸入信號定義了功能電路的供電期間；於供電期間的第一子期間，由電源閘電路內的預充電電路對電源閘開關的控制端進行預充電；以及於供電期間的第二子期間，由電源閘電路內的控制電路控制第一開關，以使第一電壓源經由第一開關對電源閘開關的控制端進行充電。
基於上述，本發明實施例揭示了電源閘電路及其開關控 制方法。當電源閘電路的輸入訊號進行切換時，電源閘電路內的預充電電路會對電源閘開關的控制端進行預先充電。之後，透過電源閘電路內的控制電路控制第一開關，使得第一電壓源再經由第一開關對電源閘開關的控制端接續進行充電。如此一來，可以 減少因電源閘開關切換時所消耗的第一電壓源的電流。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧功能電路
100、210、210’‧‧‧電源閘電路
20‧‧‧系統
200‧‧‧功能電路
201、202‧‧‧電源端
220‧‧‧預充電電路
230‧‧‧控制電路
D1‧‧‧二極體
GND‧‧‧接地電壓
INV1、INV2、INV3、INV4、INV11、INV22、INV33‧‧‧反相器
PGS1、PGS2、SWP11、SWP12‧‧‧電源閘開關
Pon‧‧‧供電期間
Q1、Q2、Q3、Q4、Q5、Q6、Q7、P1‧‧‧電晶體
S1、S2、S3‧‧‧開關
S410~S430‧‧‧步驟
SIN、VS‧‧‧輸入信號
t0、t1、t2‧‧‧時間
V1、V2、V3、VGND、VPP、VDD1‧‧‧電壓源
Vc1‧‧‧控制信號
VG‧‧‧電源閘開關的控制端的電壓
Vhigh‧‧‧高電壓準位
Vlow‧‧‧低電壓準位
圖1繪示為習知電源閘電路的電路圖。
圖2是依照本發明一實施例所繪示之電源閘電路的電路方塊示意圖。
圖3是依照本發明一實施例所繪示之電源閘開關的控制方法流程示意圖。
圖4是依照本發明一實施例所繪示圖2之信號時序示意圖。
圖5繪示為在本發明一實施例中圖2之電源閘電路的電路示意圖。
圖6是依照本發明另一實施例所繪示圖2之電源閘電路的電路示意圖。
圖7是依照本發明又一實施例所繪示圖2之電源閘電路的電路示意圖。
圖8是依照本發明再一實施例所繪示圖2之電源閘電路的電路示意圖。
圖9是依照本發明另一實施例所繪示之電源閘電路的電路方塊示意圖。
現將詳細參考本發明之示範性實施例，在附圖中說明所述示範性實施例之實例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件代表相同或類似部分。
圖2是依照本發明一實施例所繪示之電源閘(Power Gating)電路210的電路方塊示意圖。請參照圖2，此系統20包括功能電路200與電源閘電路210。功能電路200具有電源端201，用以接收功能電路200操作所需之電能。輸入信號SIN定義了功能電路200的供電期間。藉由輸入信號SIN之控制，可以決定是否讓第二電壓源V2的電壓通過電源閘電路210來供應功能電路200所需之操作電能。
電源閘電路210包括第一開關S1、電源閘開關PGS1、預充電電路220以及控制電路230。在本實施例中，第一開關S1例如為P通道金屬氧化物半導體(P-channel metal oxide semiconductor,PMOS)電晶體，而電源閘開關PGS1例如為N通道金屬氧化物半導體(N-channel metal oxide semiconductor,NMOS)電晶體，但本發明不限於此。第一開關S1之第一端(例如源極)耦接至第一電壓源V1。電源閘開關PGS1之第一端(例如汲極)耦接至第二電壓源V2。其中，第一電壓源V1的電壓大於第二電壓源V2的電壓。電源閘開關PGS1之第二端(例如源極)可以被耦接至功能電路200的電源端201。電源閘開關PGS1之控 制端(例如閘極)耦接至第一開關S1之第二端(例如汲極)。依據電源閘開關PGS1之控制端電壓VG，電源閘開關PGS1可以決定是否讓第二電壓源V2所提供的電源電壓通過電源閘開關PGS1供電給功能電路200。
預充電電路220的輸入端接收輸入信號SIN，而預充電電 路220的輸出端耦接至電源閘開關PGS1之控制端。在本實施例中，輸入信號SIN所定義的所述供電期間可以被分為至少兩個階段，例如第一子期間及第二子期間(但本發明不限於此)。預充電電路220可以於所述供電期間的第一子期間對電源閘開關PGS1的控制端進行預充電。
控制電路230的輸入端接收輸入信號SIN。控制電路230 的輸出端耦接至第一開關S1之控制端(例如閘極)。控制電路230在所述供電期間的第二子期間控制第一開關S1，使得第一電壓源V1在所述第二子期間對電源閘開關PGS1的控制端進行充電。
舉例來說，在一些應用範例中，當輸入信號SIN由邏輯 高電壓準位切換為邏輯低電壓準位時，先由預充電電路220在第一子期間對電源閘開關PGS1的閘極端進行預先充電。之後(即第二子期間)，再由控制電路230控制第一開關S1，使得第一電壓源V1對電源閘開關PGS1的閘極端接續充電。
圖3是依照本發明一實施例所繪示之電源閘開關的控制 方法流程示意圖。圖4是依照本發明一實施例說明圖2所示電路之信號時序示意圖。請同時參照圖2、圖3及圖4。在步驟S410 中，預充電電路220以及控制電路230接收輸入信號SIN，其中輸入信號SIN定義了功能電路200的供電期間。舉例來說，如圖4所示，當輸入信號SIN由邏輯高電壓準位Vhigh切換為邏輯低電壓準位Vlow時，功能電路200的供電期間Pon為開始。於本實施例中，電源閘電路210的供電期間Pon包含兩個階段，例如圖4所示第一子期間(時間t0至時間t1的期間)及第二子期間(時間t1至時間t2的期間)。電源閘電路210可以在第二子期間結束後將第二電壓源V2所輸出的電源電壓傳輸給功能電路200。
在步驟S420中，電源閘電路210內的預充電電路220於 供電期間Pon的第一子期間(時間t0至時間t1的期間)對電源閘開關PGS1的控制端進行預充電。在第一子期間，電源閘開關PGS1的控制端的電壓VG會被預先拉昇至第三電壓源V3(容後詳述)所輸出的預充電電壓。
在步驟S430中，電源閘電路210內的控制電路230於供 電期間Pon的第二子期間(時間t1至時間t2的期間)控制第一開關S1，以使第一電壓源V1經由第一開關S1對電源閘開關PGS1的控制端進行充電。在第二子期間，電源閘開關PGS1的控制端的電壓VG會被拉昇至第一電壓源V1所輸出的驅動電壓。
綜上所述，依據輸入訊號SIN，本實施例所述電源閘電路 210可以對功能電路200進行電源閘控(Power Gating)操作。在電源閘控操作的過程中，電源閘電路210可以利用預充電電路220對電源閘開關PGS1的控制端進行預先充電，然後才由第一電壓源 V1經由第一開關S1對電源閘開關PGS1的控制端接續進行充電。 因此，電源閘電路210可以降低在電源閘開關PGS1切換時第一電壓源V1所消耗的電流。
在一些實施例中(但不限於此)，控制電路230的輸出端 還可能耦接至預充電電路220的控制端，用以在第二子期間停止預充電電路220對電源閘開關PGS1的閘極端所進行的預充電。另一些實施例中(但不限於此)，預充電電路220還可能輸出控制信號Vc1至控制電路230的控制端，以在預充電電路220對電源閘開關PGS1的閘極端進行預充電前，使第一開關S1保持截止。
圖5繪示為在本發明一實施例中圖2之電源閘電路210 的電路示意圖。在此將詳細介紹預充電電路220以及控制電路230的內部電路結構。請參考圖5，控制電路230包括第一反相器INV1以及第二反相器INV2。第一反相器INV1的輸入端接收輸入信號SIN。第二反相器INV2的輸入端耦接第一反相器INV1的輸出端。 第二反相器INV2的輸出端耦接第一開關S1的控制端。第一反相器INV1以及第二反相器INV2可以任何方式實現之。在一些實施例中(但不限於此)，第二反相器INV2的輸出端還可以耦接至預充電電路220的控制端，以停止預充電電路220對電源閘開關PGS1的控制端所進行的預充電。
在本實施例中，第一反相器INV1包括第一電晶體Q1以 及第二電晶體Q2，其中第一電晶體Q1為NMOS電晶體而第二電晶體Q2為PMOS電晶體，但本發明不限於此。第一電晶體Q1的 控制端(例如閘極)接收輸入訊號SIN。第一電晶體Q1的第一端(例如源極)耦接接地電壓源VGND。第一電晶體Q1的第二端(例如汲極)耦接第二反相器INV2的輸入端。第二電晶體Q2的控制端(例如閘極)接收輸入訊號SIN。第二電晶體Q2的第一端(例如汲極)耦接第一電晶體Q1的第二端。第二電晶體Q2的第二端(例如源極)耦接第一電壓源V1。
在本實施例中，第二反相器INV2包括第一電晶體Q3、第二電晶體Q4以及第三電晶體Q5，其中第一電晶體Q3與第二電晶體Q4為NMOS電晶體，而第三電晶體Q5為PMOS電晶體，但本發明不限於此。第一電晶體Q3的控制端(例如閘極)耦接第一反相器INV1的輸出端。第一電晶體Q3的第一端(例如源極)耦接接地電壓源VGND。第二電晶體Q4的控制端(例如閘極)耦接預充電電路220。預充電電路220可透過控制訊號Vc1來控制第二反相器INV2，以在預充電電路220對電源閘開關PGS1的閘極端進行預充電前使第一開關S1保持截止。第二電晶體Q4的第一端(例如源極)耦接第一電晶體Q3的第二端(例如汲極)。第二電晶體Q4的第二端(例如汲極)耦接第一開關S1的控制端。第三電晶體Q5的控制端(例如閘極)耦接第一反相器INV1的輸出端。第三電晶體Q5的第一端(例如汲極)耦接第二電晶體Q4的第二端。第三電晶體Q5的第二端(例如源極)耦接第一電壓源V1。
請繼續參照圖5，預充電電路220包括反相器INV3以及第二開關S2。在本實施例中，第二開關S2為NMOS電晶體，但 本發明不限於此。反相器INV3的輸入端接收輸入信號SIN。第二開關S2的第一端(例如汲極)耦接反相器INV3的輸出端。第二開關S2的控制端(例如閘極)耦接控制電路230的輸出端。第二開關S2的第二端(例如源極)耦接電源閘開關PGS1的控制端。
在本實施例中，反相器INV3包括第一電晶體Q6以及第二電晶體Q7，其中第一電晶體Q6為NMOS電晶體而第二電晶體Q7為PMOS電晶體，但本發明不限於此。第一電晶體Q6的控制端(例如閘極)接收輸入訊號SIN。第一電晶體Q6的第一端(例如源極)耦接接地電壓源VGND。第一電晶體Q6的第二端(例如汲極)耦接第二開關S2的第一端。第二電晶體Q7的控制端(例如閘極)接收輸入訊號SIN。第二電晶體Q7的第一端(例如汲極)耦接第一電晶體Q6的第二端。第二電晶體Q7的第二端(例如源極)耦接第三電壓源V3。應注意的是，第三電壓源V3不同於第一電壓源V1。舉例來說(但不限於此)，第一電壓源V1的電壓不僅大於第二電壓源V2的電壓，同時也大於第三電壓源V3的電壓。
請同時參照圖3、圖4及圖5，在步驟S410中，預充電電路220以及控制電路230接收輸入信號SIN，其中輸入信號SIN定義了功能電路200的供電期間Pon。在步驟S420中，電源閘電路210內的預充電電路220可以於供電期間Pon的第一子期間(時間t0至時間t1的期間)對電源閘開關PGS1的控制端進行預充電。
在進入供電期間Pon前，輸入信號SIN為邏輯高電壓準位Vhigh，因此反相器INV1與INV3的輸出電壓為低電壓準位，而 反相器INV2的輸出電壓為高電壓準位。此時，由控制電路230所輸出的高電壓準位訊號使得第二開關S2呈現導通狀態。除此之外，控制電路230所輸出的高電壓準位訊號，亦使得第一開關S1保持截止。因此，反相器INV3所輸出的低電壓準位可以使得電源閘開關PGS1保持截止，而使圖2所示功能電路200為斷電狀態。
接下來，當輸入信號SIN由邏輯高電壓準位Vhigh切換為 邏輯低電壓準位Vlow時，反相器INV1與INV3的輸出電壓由低電壓準位轉態至高電壓準位，而反相器INV2的輸出電壓由高電壓準位轉態至低電壓準位。無論如何，反相器INV3的輸出轉態會快於反相器INV2的輸出轉態。因此在供電期間Pon的第一子期間(時間t0至時間t1的期間)，第三反相器INV3所輸出的高電壓準位會經由第二開關S2被傳送至電源閘開關PGS1的控制端，以便將電源閘開關PGS1的控制端的電壓VG預先拉昇至第三電壓源V3所輸出的預充電電壓(如圖4所示)。應當注意的是，因為電晶體Q3與Q4的緩慢放電，使得第一開關S1的控制端的電壓在第一子期間(時間t0至時間t1的期間)中仍然未下降至第一開關S1的臨界電壓。所以，第一開關S1在第一子期間(時間t0至時間t1的期間)中仍然保持截止。
在步驟S430中，電源閘電路210內的控制電路230於供 電期間的第二子期間(時間t1至時間t2的期間)控制第一開關S1，以使第一電壓源V1經由第一開關S1對電源閘開關PGS1的控制端進行充電。詳而言之，當反相器INV2所輸出的電壓降低至小於 第一開關S1的臨界電壓時，第一開關S1會被導通。因此在第二子期間(時間t1至時間t2的期間)，第一電壓源V1可以經由第一開關S1對電源閘開關PGS1的閘極端進行充電，而將電源閘開關PGS1的控制端的電壓VG拉昇至第一電壓源V1所輸出的驅動電壓(如圖4所示)。當反相器INV2所輸出的電壓降低至小於第二開關S2的臨界電壓時，第二開關S2會截止，以避免第一電壓源V1所輸出的驅動電壓經由電晶體Q7倒灌至第三電壓源V3。
簡言之，當電源閘電路210的輸入訊號SIN由邏輯高電壓準位Vhigh切換為邏輯低電壓準位Vlow時，電源閘電路210內的預充電電路220會對電源閘開關PGS1的控制端進行預先充電。之後，藉由電源閘電路210內的控制電路230控制第一開關S1，使得第一電壓源V1再經由第一開關S1對電源閘開關PGS1的控制端接續充電。據此，在電源閘控操作的過程中，電源閘電路210可減少在電源閘開關PGS1切換時第一電壓源V1所消耗的電流。
除此之外，在本發明的另一些實施例中，電源閘電路210可能還配置有開關S3，如圖5所示。在本實施例中，開關S3為NMOS電晶體，但本發明不限於此。開關S3的控制端(例如閘極)耦接第一開關S1的第二端。開關S3的第一端(例如源極)耦接第二反相器INV2內第一電晶體Q3的第二端。開關S3的第二端(例如汲極)耦接第一開關S1的控制端。當電源閘開關PGS1的控制端的電壓VG上升至大於開關S3的臨界電壓時，開關S3會被導通，以便加快第一開關S1的導通速度(即，改變圖4所示電 壓VG於時間t1至時間t2期間的斜率)。
無論如何，圖2所示電源閘電路210的實施方式並不應限於上述。例如，圖6是依照本發明另一實施例所繪示圖2之電源閘電路210的電路圖。圖6中所示的第一開關S1、電源閘開關PGS1、預充電電路220以及控制電路230功能與運作流程與圖5相同，在此不再贅述。
主要與圖5所述實施例不同的地方在於，圖6所述實施例中的預充電電路220包含第一電晶體Q6、二極體D1以及第二電晶體Q7所構成，其中第一電晶體Q6為NMOS電晶體而第二電晶體Q7為PMOS電晶體，但本發明不限於此。第一電晶體Q6的控制端(例如閘極)接收輸入訊號SIN。第一電晶體Q6的第一端(例如源極)耦接接地電壓源VGND。第一電晶體Q6的第二端(例如汲極)耦接電源閘開關PGS1的控制端。二極體D1的陰極耦接電源閘開關PGS1的控制端。第二電晶體Q7的控制端(例如閘極)接收輸入訊號SIN。第二電晶體Q7的第一端(例如汲極)耦接二極體D1的陽極。第二電晶體Q7的第二端(例如源極)耦接第三電壓源V3。第一電壓源V1的電壓可以大於第二電壓源V2的電壓及/或第三電壓源V3的電壓。舉例來說(但不限於此)，第一電壓源V1的電壓可以是2.95V(或2.75V，或其他電壓值)，第二電壓源V2的電壓可以是1.4V(或1.05V，或其他電壓值)，第三電壓源V3的電壓可以是2V(或1.6V，或其他電壓值)，而接地電壓源VGND的電壓可以是0V或其他電壓值。又或者，在其他實施 例中可以將電壓源V1、V2與V3的電壓設定為符合「V1>V3>V2」的任何電壓值。二極體D1本身的特性可以避免第一電壓源V1所輸出的驅動電壓經由電晶體Q7倒灌至第三電壓源V3。
圖7是依照本發明又一實施例所繪示圖2之電源閘電路210的電路示意圖。圖7中所示的第一開關S1、電源閘開關PGS1、預充電電路220以及控制電路230，其功能與運作流程與圖5相同，在此不再贅述。與圖5所述實施例最大的不同在於，圖7所述預充電電路220以及控制電路230的內部結構。
在本實施例中，控制電路230包括反相器INV2與開關S3。反相器INV2的輸入端接收輸入信號SIN。反相器INV2的輸出端耦接第一開關S1的控制端。此外，反相器INV2的輸出端還耦接預充電電路220的控制端，以停止預充電電路220對電源閘開關PGS1的控制端所進行的預充電。
控制電路230內的第一反相器INV2包括第一電晶體Q3、第二電晶體Q4以及第三電晶體Q5，其中第一電晶體Q3為NMOS電晶體、第二電晶體Q4為NMOS電晶體，而第三電晶體Q5為PMOS電晶體，但本發明不限於此。第一電晶體Q3的控制端(例如閘極)接收輸入信號SIN。第一電晶體Q3的第一端(例如源極)耦接接地電壓源VGND。第二電晶體Q4的控制端(例如閘極)耦接預充電電路220。第二電晶體Q4的第一端(例如源極)耦接第一電晶體Q3的第二端(例如汲極)。第二電晶體Q4的第二端(例如汲極)耦接第一開關S1的控制端。第三電晶體Q5的 控制端(例如閘極)接收輸入信號SIN。第三電晶體Q5的第一端(例如汲極)耦接第二電晶體Q4的第二端。第三電晶體Q5的第二端(例如源極)耦接第一電壓源V1。圖7所示反相器INV2與開關S3可以參照圖5所示反相器INV2與開關S3的相關說明而類推，故不再贅述。
請繼續參照圖7，預充電電路220包括反相器INV3、反相器INV4以及第二開關S2。反相器INV4的輸入端接收輸入信號SIN。反相器INV3的輸入端耦接反相器INV4的輸出端。第二開關S2的第一端(例如汲極)耦接反相器INV3的輸出端。第二開關S2的控制端(例如閘極)耦接控制電路230的輸出端。第二開關S2的第二端(例如源極)耦接電源閘開關PSG1的控制端。圖7所示反相器INV3與/或反相器INV4可以參照圖5所示反相器INV3的相關說明而類推，圖7所示第二開關S2可以參照圖5所示第二開關S2的相關說明而類推，故不再贅述。
圖8是依照本發明再一實施例所繪示圖2之電源閘電路210的電路示意圖。圖8中所示的第一開關S1、電源閘開關PGS1、預充電電路220以及控制電路230功能與運作流程與圖5相同，在此不再贅述。
圖8所示反相器INV2、反相器INV4與開關S3可以參照圖7所示反相器INV2、反相器INV4與開關S3的相關說明而類推，故不再贅述。與圖7不同的地方在於，圖8中的預充電電路720是由反相器INV4、第一電晶體Q6、二極體D1以及第二電晶 體Q7所構成，其中第一電晶體Q6為NMOS電晶體，而第二電晶體Q7為PMOS電晶體，但本發明不限於此。反相器INV4的輸入端接收輸入信號SIN。第一電晶體Q6的控制端(例如閘極)耦接反相器INV4的輸出端。第一電晶體Q6的第一端(例如源極)耦接接地電壓源VGND。第一電晶體Q6的第二端(例如汲極)耦接電源閘開關PGS1的控制端。二極體D1的陰極耦接電源閘開關PGS1的控制端。第二電晶體Q7的控制端(例如閘極)耦接反相器INV4的輸出端。第二電晶體Q7的第一端(例如汲極)耦接二極體D1的陽極。第二電晶體Q7的第二端(例如源極)耦接第三電壓源V3。圖8所示第一電晶體Q6、二極體D1以及第二電晶體Q7可以參照圖6所示第一電晶體Q6、二極體D1以及第二電晶體Q7的相關說明而類推，故不再贅述。
無論如何，本發明的實現方式並不應受限於圖2所示實施例。例如圖9是依照本發明另一實施例所繪示之電源閘電路210’的電路方塊示意圖。功能電路200具有電源端201與202，用以接收功能電路200操作所需之電能。電源閘電路210’包括第一開關S1、電源閘開關PGS1、電源閘開關PGS2、預充電電路220以及控制電路230。圖9所示功能電路200、第一開關S1、電源閘開關PGS1、預充電電路220以及控制電路230可以參照圖2至圖8所示功能電路200、第一開關S1、電源閘開關PGS1、預充電電路220以及控制電路230的相關說明而類推，在此不再贅述。第二電源閘開關PGS2同樣與第一電源閘開關PGS1為NMOS電晶體，但 本發明不限於此。第二電源閘開關PGS2的控制端(例如閘極)耦接第一開關S1的第二端。第二電源閘開關PGS2的第一端(例如源極)耦接電壓源(例如接地電壓源VGND，但不限於此)。第二電源閘開關PGS2之第二端(例如汲極)用以耦接至功能電路200的第二電源端202。在本實施例中，電源閘電路210’內的預充電電路220以及控制電路230同樣可達到上述實施例之透過兩階段來充電電源閘開關PGS1與PGS2的控制端的功效。
綜上所述，本發明諸實施例揭示電源閘電路及其開關控制方法。當電源閘電路的輸入訊號進行切換時，電源閘電路內的預充電電路會對電源閘開關的控制端進行預先充電。之後，透過電源閘電路內的控制電路控制第一開關，使得第一電壓源再經由第一開關對電源閘開關的控制端接續進行充電。據此，不但可以減少第一電壓源所消耗的龐大電流，並可減少第一電壓源的電壓幫浦與電容的佈局面積，進而達到第一電壓源佈局面積小以及省電效率佳的優點。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
20‧‧‧系統
200‧‧‧功能電路
201‧‧‧電源端
210‧‧‧電源閘電路
220‧‧‧預充電電路
230‧‧‧控制電路
S1‧‧‧開關
PGS1‧‧‧電源閘開關
SIN‧‧‧輸入信號
V1、V2‧‧‧電壓源
Vc1‧‧‧控制信號
VG‧‧‧電源閘開關的控制端的電壓

Claims (13)

  1. 一種電源閘電路，包括：一第一開關，該第一開關的一第一端耦接一第一電壓源；一電源閘開關，該電源閘開關的一控制端耦接該第一開關的一第二端，該電源閘開關的一第一端耦接一第二電壓源，該電源閘開關之第二端用以耦接至一功能電路的一電源端；一預充電電路，該預充電電路的輸入端接收一輸入信號，該預充電電路的輸出端耦接該電源閘開關的該控制端，其中該輸入信號定義了該功能電路的一供電期間，該預充電電路用以於該供電期間的一第一子期間對該電源閘開關的該控制端進行預充電；以及一控制電路，該控制電路的輸入端接收該輸入信號，該控制電路的輸出端耦接該第一開關的一控制端，其中於該供電期間的一第二子期間，該控制電路控制該第一開關以使該第一電壓源對該電源閘開關的該控制端進行充電。
  2. 如申請專利範圍第1項所述之電源閘電路，其中該控制電路的該輸出端還耦接該預充電電路的一控制端，以停止該預充電電路對該電源閘開關的該控制端所進行的該預充電。
  3. 如申請專利範圍第1項所述之電源閘電路，其中該預充電電路還輸出一控制信號至該控制電路的一控制端，以在該預充電電路對該電源閘開關的該控制端進行該預充電前使該第一開關保持截止。
  4. 如申請專利範圍第1項所述之電源閘電路，其中該控制電路包括：一第一反相器，其輸入端接收該輸入信號；以及一第二反相器，其輸入端耦接該第一反相器的輸出端，以及該第二反相器的輸出端耦接該第一開關的該控制端，其中該第二反相器的輸出端還耦接該預充電電路的一控制端，以停止該預充電電路對該電源閘開關的該控制端所進行的該預充電。
  5. 如申請專利範圍第4項所述之電源閘電路，其中該控制電路還包括：一第二開關，其中該第二開關的一控制端耦接該第一開關的該第二端，該第二開關的一第一端耦接該第二反相器，該第二開關的一第二端耦接該第一開關的該控制端，以加快該第一開關的導通。
  6. 如申請專利範圍第1項所述之電源閘電路，其中該控制電路包括：一反相器，其輸入端接收該輸入信號，以及該反相器的輸出端耦接該第一開關的該控制端，其中該反相器的輸出端還耦接該預充電電路的一控制端，以停止該預充電電路對該電源閘開關的該控制端所進行的該預充電。
  7. 如申請專利範圍第6項所述之電源閘電路，其中該控制電路還包括：一第二開關，其中該第二開關的一控制端耦接該第一開關的 該第二端，該第二開關的一第一端耦接該反相器，該第二開關的一第二端耦接該第一開關的該控制端，以加快該第一開關的導通。
  8. 如申請專利範圍第1項所述之電源閘電路，其中該預充電電路包括：一反相器，其輸入端接收該輸入信號；以及一第二開關，該第二開關的一第一端耦接該反相器的輸出端，該第二開關的一控制端耦接該控制電路的該輸出端，該第二開關的一第二端耦接該電源閘開關的該控制端。
  9. 如申請專利範圍第1項所述之電源閘電路，其中該預充電電路包括：一第一電晶體，該第一電晶體的一控制端接收該輸入訊號，該第一電晶體的一第一端耦接該接地電壓源，該第一電晶體的一第二端耦接該電源閘開關的該控制端；一二極體，該二極體的陰極耦接該電源閘開關的該控制端；以及一第二電晶體，該第二電晶體的一控制端接收該輸入訊號，該第二電晶體的一第一端耦接該二極體的陽極，該第二電晶體的一第二端耦接不同於該第一電壓源的一第三電壓源。
  10. 如申請專利範圍第9項所述之電源閘電路，其中該第一電壓源的電壓大於該第二電壓源的電壓及該第三電壓源的電壓。
  11. 如申請專利範圍第1項所述之電源閘電路，其中該預充電電路包括： 一第一反相器，其輸入端接收該輸入信號；一第二反相器，其輸入端耦接該第一反相器的輸出端；以及一第二開關，該第二開關的一第一端耦接該第二反相器的輸出端，該第二開關的一控制端耦接該控制電路的該輸出端，該第二開關的一第二端耦接該電源閘開關的該控制端。
  12. 如申請專利範圍第1項所述之電源閘電路，其中該預充電電路包括：一反相器，其輸入端接收該輸入信號；一第一電晶體，該第一電晶體的一控制端耦接該反相器的輸出端，該第一電晶體的一第一端耦接該接地電壓源，該第一電晶體的一第二端耦接該電源閘開關的該控制端；一二極體，該二極體的陰極耦接該電源閘開關的該控制端；以及一第二電晶體，該第二電晶體的一控制端耦接該反相器的輸出端，該第二電晶體的一第一端耦接該二極體的陽極，該第二電晶體的一第二端耦接一第三電壓源。
  13. 一種電源閘開關的控制方法，適用於一電源閘電路，所述控制方法包括：接收一輸入信號，其中該輸入信號定義了一功能電路的一供電期間；於該供電期間的一第一子期間，由該電源閘電路內的一預充電電路對該電源閘開關的一控制端進行預充電；以及 於該供電期間的一第二子期間，由該電源閘電路內的一控制電路控制一第一開關，以使一第一電壓源經由該第一開關對該電源閘開關的該控制端進行充電。
TW104115558A 2015-05-15 2015-05-15 電源閘電路及其電源閘開關控制方法 TWI551044B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104115558A TWI551044B (zh) 2015-05-15 2015-05-15 電源閘電路及其電源閘開關控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104115558A TWI551044B (zh) 2015-05-15 2015-05-15 電源閘電路及其電源閘開關控制方法

Publications (2)

Publication Number Publication Date
TWI551044B true TWI551044B (zh) 2016-09-21
TW201640823A TW201640823A (zh) 2016-11-16

Family

ID=57445192

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115558A TWI551044B (zh) 2015-05-15 2015-05-15 電源閘電路及其電源閘開關控制方法

Country Status (1)

Country Link
TW (1) TWI551044B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649523A (en) * 1985-02-08 1987-03-10 At&T Bell Laboratories Semiconductor memory with boosted word line
TW321805B (zh) * 1995-12-11 1997-12-01 Mitsubishi Electric Corp
US6522191B1 (en) * 1997-04-21 2003-02-18 Hynix Semiconductor, Inc. Synchronized voltage generator for amplifying voltage inputs
US6721210B1 (en) * 2002-08-30 2004-04-13 Nanoamp Solutions, Inc. Voltage boosting circuit for a low power semiconductor memory
CN101620886A (zh) * 2008-07-02 2010-01-06 中芯国际集成电路制造(上海)有限公司 用于闪存器件的字线增压器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649523A (en) * 1985-02-08 1987-03-10 At&T Bell Laboratories Semiconductor memory with boosted word line
TW321805B (zh) * 1995-12-11 1997-12-01 Mitsubishi Electric Corp
US6522191B1 (en) * 1997-04-21 2003-02-18 Hynix Semiconductor, Inc. Synchronized voltage generator for amplifying voltage inputs
US6721210B1 (en) * 2002-08-30 2004-04-13 Nanoamp Solutions, Inc. Voltage boosting circuit for a low power semiconductor memory
CN101620886A (zh) * 2008-07-02 2010-01-06 中芯国际集成电路制造(上海)有限公司 用于闪存器件的字线增压器

Also Published As

Publication number Publication date
TW201640823A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
US20100176892A1 (en) Ultra Low Power Oscillator
TWI439051B (zh) 準位轉換正反器及其操作方法
CN101569101B (zh) Cmos电路和半导体器件
US7649405B2 (en) Leakage current control circuit with a single low voltage power supply and method thereof
US10536139B2 (en) Charge-saving power-gate apparatus and method
CN104599620A (zh) 栅极集成驱动电路的反相器、栅极集成驱动器及驱动方法
US9106225B2 (en) Semiconductor integrated circuit
WO2022062415A1 (zh) 电荷共享电路、方法、显示驱动模组和显示装置
WO2019042189A1 (zh) 移位寄存器电路、驱动方法、栅极驱动电路和显示装置
CN105741740A (zh) Goa单元及其驱动方法、goa电路、显示装置
KR100434512B1 (ko) 데이터 라인을 프리차지하는 회로를 구비하는 반도체메모리장치
US6385099B1 (en) Reducing level shifter standby power consumption
US9571068B1 (en) Power gating circuit and control method for power gating switch thereof
TWI551044B (zh) 電源閘電路及其電源閘開關控制方法
US20030197530A1 (en) Semiconductor logical operation circuit
US8207755B1 (en) Low leakage power detection circuit
WO2018094728A1 (zh) 动态电源电路及芯片
US7795917B2 (en) High-speed buffer circuit, system and method
US6545512B2 (en) Low leakage sleep mode for dynamic circuits
CN106300930B (zh) 电源闸电路及其电源闸开关控制方法
US9124266B1 (en) Increasing switching speed of logic circuits
CN110599939B (zh) 栅极驱动单元及栅极驱动方法
CN113328613B (zh) 一种高侧nmos功率管预充电电路
CN115691393B (zh) 栅极驱动电路及显示装置
KR100362897B1 (ko) 전하 재사용을 이용한 저 소비전력 메모리 및 비메모리 장치