CN106300930B - 电源闸电路及其电源闸开关控制方法 - Google Patents

Abstract

本发明提供一种电源闸电路及其电源闸开关控制方法。此电源闸电路包括第一开关、电源闸开关、预充电电路以及控制电路。第一开关的第一端与第二端分别耦接第一电压源与电源闸开关的控制端。电源闸开关的第一端与第二端分别耦接第二电压源以及功能电路的电源端。输入信号定义了功能电路的供电期间。依照输入信号，预充电电路于供电期间的第一子期间对电源闸开关的控制端进行预充电，以及控制电路于供电期间的第二子期间控制第一开关，以使第一电压源对电源闸开关的控制端进行充电。据此，可减少因电源闸开关切换时所消耗的第一电压源的电流。

Description

电源闸电路及其电源闸开关控制方法

技术领域

本发明涉及一种电源闸电路，尤其涉及一种电源闸电路及其电源闸开关控制方法。

背景技术

随着可携式产品(例如手机、数码相机、笔记本电脑等等)越来越普及，如何降低可携式产品的功率消耗已成为目前十分重要的课题。

降低电路的功率消耗的方法之一，就是使用电源闸(power gating)电路。电源闸电路可以控制电力供应电路对功能电路的供电状况。当某一功能电路进入省电模式时，电源闸电路可以使电力供应电路停止对此功能电路供电，并可有效解决功能电路区块的次临界漏电流问题，进而降低整体的功率消耗。

图1示出现有电源闸电路的电路图。在图1中的电源闸电路100是以多个串联的反相器INV11、INV22、INV33以及电源闸开关SWP11、SWP12去实现。输入信号VS定义了功能电路10的供电期间。通过输入信号VS的控制，可以决定是否让电压源VDD1所提供的电压通过电源闸开关SWP11供电给功能电路10。当功能电路10进入省电模式时，电源闸电路100可以使电压源VDD1停止供电给功能电路10。当电源闸开关SWP11截断了电压源VDD1与功能电路10之间的传输路径时，和/或当电源闸开关SWP12截断了接地电压GND与功能电路10之间的传输路径时，功能电路10的功率消耗可以有效地降低。

然而，当电源闸电路100的电源闸开关SWP11、SWP12导通时，电源闸开关SWP11、SWP12需要相当大面积的通道来传输大量的电流给功能电路10。为了驱动(或导通，turnon)具有大面积通道的电源闸开关SWP11、SWP12，现有电源闸电路100需要消耗供高电压的电压源VPP的大量电流，称作唤醒电流。电压源VPP的电压通常大于电压源VDD1的电压。为了供应所述大量电流，电压源VPP需要配置庞大的电压泵及电容。因此，如何发展出一种电路来有效率地降低电源闸电路切换时所消耗的电压源VPP庞大电流，这是一个有待克服的课题。

发明内容

有鉴于此，本发明提供一种电源闸电路及其电源闸开关控制方法。此电源闸电路可减少因电源闸开关切换时所消耗的第一电压源的电流。

本发明实施例提供一种电源闸电路。此电源闸电路包括第一开关、电源闸开关、预充电电路以及控制电路。第一开关的第一端耦接第一电压源。电源闸开关的控制端耦接第一开关的第二端，电源闸开关的第一端耦接第二电压源，电源闸开关的第二端用以耦接至功能电路的电源端。预充电电路的输入端接收输入信号，预充电电路的输出端耦接电源闸开关的控制端。其中，输入信号定义了功能电路的供电期间，预充电电路用以于供电期间的第一子期间对电源闸开关的控制端进行预充电。控制电路的输入端接收输入信号，控制电路的输出端耦接第一开关的控制端。于供电期间的第二子期间，控制电路控制第一开关以使第一电压源对电源闸开关的控制端进行充电。

本发明实施例提供一种电源闸开关的控制方法，适用于电源闸电路，所述控制方法包括下列步骤：接收输入信号，其中输入信号定义了功能电路的供电期间；于供电期间的第一子期间，由电源闸电路内的预充电电路对电源闸开关的控制端进行预充电；以及于供电期间的第二子期间，由电源闸电路内的控制电路控制第一开关，以使第一电压源经由第一开关对电源闸开关的控制端进行充电。

基于上述，本发明实施例揭示了电源闸电路及其开关控制方法。当电源闸电路的输入信号进行切换时，电源闸电路内的预充电电路会对电源闸开关的控制端进行预先充电。之后，通过电源闸电路内的控制电路控制第一开关，使得第一电压源再经由第一开关对电源闸开关的控制端接续进行充电。如此一来，可以减少因电源闸开关切换时所消耗的第一电压源的电流。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1示出现有电源闸电路的电路图；

图2是本发明一实施例所示出的电源闸电路的电路方块示意图；

图3是本发明一实施例所示出的电源闸开关的控制方法流程示意图；

图4是本发明一实施例所示出图2的信号时序示意图；

图5示出在本发明一实施例中图2的电源闸电路的电路示意图；

图6是本发明另一实施例所示出图2的电源闸电路的电路示意图；

图7是本发明又一实施例所示出图2的电源闸电路的电路示意图；

图8是本发明再一实施例所示出图2的电源闸电路的电路示意图；

图9是本发明另一实施例所示出的电源闸电路的电路方块示意图。

附图标记说明：

10：功能电路；

100、210、210’：电源闸电路；

20：系统；

200：功能电路；

201、202：电源端；

220：预充电电路；

230：控制电路；

D1：二极管；

GND：接地电压；

INV1、INV2、INV3、INV4、INV11、INV22、INV33：反相器；

PGS1、PGS2、SWP11、SWP12：电源闸开关；

Pon：供电期间；

Q1、Q2、Q3、Q4、Q5、Q6、Q7、P1：晶体管；

S1、S2、S3：开关；

S410～S430：步骤；

SIN、VS：输入信号；

t₀、t₁、t₂：时间；

V1、V2、V3、V_GND、VPP、VDD1：电压源；

V_c1：控制信号；

VG：电源闸开关的控制端的电压；

V_high：逻辑高电压电平；

V_low：逻辑低电压电平。

具体实施方式

现将详细参考本发明的示范性实施例，在附图中说明所述示范性实施例的实例。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件代表相同或类似部分。

图2是本发明一实施例所示出的电源闸电路的电路方块示意图。请参照图2，此系统20包括功能电路200与电源闸电路210。功能电路200具有电源端201，用以接收功能电路200操作所需的电能。输入信号SIN定义了功能电路200的供电期间。通过输入信号SIN的控制，可以决定是否让第二电压源V2的电压通过电源闸电路210来供应功能电路200所需的操作电能。

电源闸电路210包括第一开关S1、电源闸开关PGS1、预充电电路220以及控制电路230。在本实施例中，第一开关S1例如为P通道金属氧化物半导体(P-channel metal oxidesemiconductor,以下简称PMOS)晶体管，而电源闸开关PGS1例如为N通道金属氧化物半导体(N-channel metal oxide semiconductor,以下简称NMOS)晶体管，但本发明不限于此。第一开关S1的第一端(例如源极)耦接至第一电压源V1。电源闸开关PGS1的第一端(例如漏极)耦接至第二电压源V2。其中，第一电压源V1的电压大于第二电压源V2的电压。电源闸开关PGS1的第二端(例如源极)可以被耦接至功能电路200的电源端201。电源闸开关PGS1的控制端(例如栅极)耦接至第一开关S1的第二端(例如漏极)。依据电源闸开关PGS1的控制端电压VG，电源闸开关PGS1可以决定是否让第二电压源V2所提供的电源电压通过电源闸开关PGS1供电给功能电路200。

预充电电路220的输入端接收输入信号SIN，而预充电电路220的输出端耦接至电源闸开关PGS1的控制端。在本实施例中，输入信号SIN所定义的所述供电期间可以被分为至少两个阶段，例如第一子期间及第二子期间(但本发明不限于此)。预充电电路220可以于所述供电期间的第一子期间对电源闸开关PGS1的控制端进行预充电。

控制电路230的输入端接收输入信号SIN。控制电路230的输出端耦接至第一开关S1的控制端(例如栅极)。控制电路230在所述供电期间的第二子期间控制第一开关S1，使得第一电压源V1在所述第二子期间对电源闸开关PGS1的控制端进行充电。

举例来说，在一些应用范例中，当输入信号SIN由逻辑高电压电平切换为逻辑低电压电平时，先由预充电电路220在第一子期间对电源闸开关PGS1的栅极端进行预先充电。之后(即第二子期间)，再由控制电路230控制第一开关S1，使得第一电压源V1对电源闸开关PGS1的栅极端接续充电。

图3是本发明一实施例所示出的电源闸开关的控制方法流程示意图。图4是本发明一实施例所示出图2的信号时序示意图。请同时参照图2、图3及图4。在步骤S410中，预充电电路220以及控制电路230接收输入信号SIN，其中输入信号SIN定义了功能电路200的供电期间。举例来说，如图4所示，当输入信号SIN由逻辑高电压电平V_high切换为逻辑低电压电平V_low时，功能电路200的供电期间Pon为开始。于本实施例中，电源闸电路210的供电期间Pon包含两个阶段，例如图4所示第一子期间(时间t₀至时间t₁的期间)及第二子期间(时间t₁至时间t₂的期间)。电源闸电路210可以在第二子期间结束后将第二电压源V2所输出的电源电压传输给功能电路200。

在步骤S420中，电源闸电路210内的预充电电路220于供电期间Pon的第一子期间(时间t₀至时间t₁的期间)对电源闸开关PGS1的控制端进行预充电。在第一子期间，电源闸开关PGS1的控制端的电压VG会被预先拉升至第三电压源V3(容后详述)所输出的预充电电压。

在步骤S430中，电源闸电路210内的控制电路230于供电期间Pon的第二子期间(时间t₁至时间t₂的期间)控制第一开关S1，以使第一电压源V1经由第一开关S1对电源闸开关PGS1的控制端进行充电。在第二子期间，电源闸开关PGS1的控制端的电压VG会被拉升至第一电压源V1所输出的驱动电压。

综上所述，依据输入信号SIN，本实施例所述电源闸电路210可以对功能电路200进行电源闸控(Power Gating)操作。在电源闸控操作的过程中，电源闸电路210可以利用预充电电路220对电源闸开关PGS1的控制端进行预先充电，然后才由第一电压源V1经由第一开关S1对电源闸开关PGS1的控制端接续进行充电。因此，电源闸电路210可以降低在电源闸开关PGS1切换时第一电压源V1所消耗的电流。

在一些实施例中(但不限于此)，控制电路230的输出端还可能耦接至预充电电路220的控制端，用以在第二子期间停止预充电电路220对电源闸开关PGS1的栅极端所进行的预充电。另一些实施例中(但不限于此)，预充电电路220还可能输出控制信号V_c1至控制电路230的控制端，以在预充电电路220对电源闸开关PGS1的栅极端进行预充电前，使第一开关S1保持截止。

图5示出在本发明一实施例中图2的电源闸电路的电路示意图。在此将详细介绍预充电电路220以及控制电路230的内部电路结构。请参考图5，控制电路230包括第一反相器INV1以及第二反相器INV2。第一反相器INV1的输入端接收输入信号SIN。第二反相器INV2的输入端耦接第一反相器INV1的输出端。第二反相器INV2的输出端耦接第一开关S1的控制端。第一反相器INV1以及第二反相器INV2可以任何方式实现。在一些实施例中(但不限于此)，第二反相器INV2的输出端还可以耦接至预充电电路220的控制端，以停止预充电电路220对电源闸开关PGS1的控制端所进行的预充电。

在本实施例中，第一反相器INV1包括第一晶体管Q1以及第二晶体管Q2，其中第一晶体管Q1为NMOS晶体管而第二晶体管Q2为PMOS晶体管，但本发明不限于此。第一晶体管Q1的控制端(例如栅极)接收输入信号SIN。第一晶体管Q1的第一端(例如源极)耦接接地电压源V_GND。第一晶体管Q1的第二端(例如漏极)耦接第二反相器INV2的输入端。第二晶体管Q2的控制端(例如栅极)接收输入信号SIN。第二晶体管Q2的第一端(例如漏极)耦接第一晶体管Q1的第二端。第二晶体管Q2的第二端(例如源极)耦接第一电压源V1。

在本实施例中，第二反相器INV2包括第一晶体管Q3、第二晶体管Q4以及第三晶体管Q5，其中第一晶体管Q3与第二晶体管Q4为NMOS晶体管，而第三晶体管Q5为PMOS晶体管，但本发明不限于此。第一晶体管Q3的控制端(例如栅极)耦接第一反相器INV1的输出端。第一晶体管Q3的第一端(例如源极)耦接接地电压源V_GND。第二晶体管Q4的控制端(例如栅极)耦接预充电电路220。预充电电路220可通过控制信号V_c1来控制第二反相器INV2，以在预充电电路220对电源闸开关PGS1的栅极端进行预充电前使第一开关S1保持截止。第二晶体管Q4的第一端(例如源极)耦接第一晶体管Q3的第二端(例如漏极)。第二晶体管Q4的第二端(例如漏极)耦接第一开关S1的控制端。第三晶体管Q5的控制端(例如栅极)耦接第一反相器INV1的输出端。第三晶体管Q5的第一端(例如漏极)耦接第二晶体管Q4的第二端。第三晶体管Q5的第二端(例如源极)耦接第一电压源V1。

请继续参照图5，预充电电路220包括反相器INV3以及第二开关S2。在本实施例中，第二开关S2为NMOS晶体管，但本发明不限于此。反相器INV3的输入端接收输入信号SIN。第二开关S2的第一端(例如漏极)耦接反相器INV3的输出端。第二开关S2的控制端(例如栅极)耦接控制电路230的输出端。第二开关S2的第二端(例如源极)耦接电源闸开关PGS1的控制端。

在本实施例中，反相器INV3包括第一晶体管Q6以及第二晶体管Q7，其中第一晶体管Q6为NMOS晶体管而第二晶体管Q7为PMOS晶体管，但本发明不限于此。第一晶体管Q6的控制端(例如栅极)接收输入信号SIN。第一晶体管Q6的第一端(例如源极)耦接接地电压源V_GND。第一晶体管Q6的第二端(例如漏极)耦接第二开关S2的第一端。第二晶体管Q7的控制端(例如栅极)接收输入信号SIN。第二晶体管Q7的第一端(例如漏极)耦接第一晶体管Q6的第二端。第二晶体管Q7的第二端(例如源极)耦接第三电压源V3。应注意的是，第三电压源V3不同于第一电压源V1。举例来说(但不限于此)，第一电压源V1的电压不仅大于第二电压源V2的电压，同时也大于第三电压源V3的电压。

请同时参照图3、图4及图5，在步骤S410中，预充电电路220以及控制电路230接收输入信号SIN，其中输入信号SIN定义了功能电路200的供电期间Pon。在步骤S420中，电源闸电路210内的预充电电路220可以于供电期间Pon的第一子期间(时间t₀至时间t₁的期间)对电源闸开关PGS1的控制端进行预充电。

在进入供电期间Pon前，输入信号SIN为逻辑高电压电平V_high，因此反相器INV1与INV3的输出电压为低电压电平，而反相器INV2的输出电压为高电压电平。此时，由控制电路230所输出的高电压电平信号使得第二开关S2呈现导通状态。除此之外，控制电路230所输出的高电压电平信号，亦使得第一开关S1保持截止。因此，反相器INV3所输出的低电压电平可以使得电源闸开关PGS1保持截止，而使图2所示功能电路200为断电状态。

接下来，当输入信号SIN由逻辑高电压电平V_high切换为逻辑低电压电平V_low时，反相器INV1与INV3的输出电压由低电压电平转态至高电压电平，而反相器INV2的输出电压由高电压电平转态至低电压电平。无论如何，反相器INV3的输出转态会快于反相器INV2的输出转态。因此在供电期间Pon的第一子期间(时间t₀至时间t₁的期间)，第三反相器INV3所输出的高电压电平会经由第二开关S2被传送至电源闸开关PGS1的控制端，以便将电源闸开关PGS1的控制端的电压VG预先拉升至第三电压源V3所输出的预充电电压(如图4所示)。应当注意的是，因为晶体管Q3与Q4的缓慢放电，使得第一开关S1的控制端的电压在第一子期间(时间t₀至时间t₁的期间)中仍然未下降至第一开关S1的临界电压。所以，第一开关S1在第一子期间(时间t₀至时间t₁的期间)中仍然保持截止。

在步骤S430中，电源闸电路210内的控制电路230于供电期间的第二子期间(时间t₁至时间t₂的期间)控制第一开关S1，以使第一电压源V1经由第一开关S1对电源闸开关PGS1的控制端进行充电。详而言之，当反相器INV2所输出的电压降低至小于第一开关S1的临界电压时，第一开关S1会被导通。因此在第二子期间(时间t₁至时间t₂的期间)，第一电压源V1可以经由第一开关S1对电源闸开关PGS1的栅极端进行充电，而将电源闸开关PGS1的控制端的电压VG拉升至第一电压源V1所输出的驱动电压(如图4所示)。当反相器INV2所输出的电压降低至小于第二开关S2的临界电压时，第二开关S2会截止，以避免第一电压源V1所输出的驱动电压经由晶体管Q7倒灌至第三电压源V3。

简言之，当电源闸电路210的输入信号SIN由逻辑高电压电平V_high切换为逻辑低电压电平V_low时，电源闸电路210内的预充电电路220会对电源闸开关PGS1的控制端进行预先充电。之后，通过电源闸电路210内的控制电路230控制第一开关S1，使得第一电压源V1再经由第一开关S1对电源闸开关PGS1的控制端接续充电。据此，在电源闸控操作的过程中，电源闸电路210可减少在电源闸开关PGS1切换时第一电压源V1所消耗的电流。

除此之外，在本发明的另一些实施例中，电源闸电路210可能还配置有开关S3，如图5所示。在本实施例中，开关S3为NMOS晶体管，但本发明不限于此。开关S3的控制端(例如栅极)耦接第一开关S1的第二端。开关S3的第一端(例如源极)耦接第二反相器INV2内第一晶体管Q3的第二端。开关S3的第二端(例如漏极)耦接第一开关S1的控制端。当电源闸开关PGS1的控制端的电压VG上升至大于开关S3的临界电压时，开关S3会被导通，以便加快第一开关S1的导通速度(即，改变图4所示电压VG于时间t₁至时间t₂期间的斜率)。

无论如何，图2所示电源闸电路210的实施方式并不应限于上述。例如，图6是本发明另一实施例所示出图2的电源闸电路的电路示意图。图6中所示的第一开关S1、电源闸开关PGS1、预充电电路220以及控制电路230功能与运作流程与图5相同，在此不再赘述。

主要与图5所述实施例不同的地方在于，图6所述实施例中的预充电电路220包含第一晶体管Q6、二极管D1以及第二晶体管Q7所构成，其中第一晶体管Q6为NMOS晶体管而第二晶体管Q7为PMOS晶体管，但本发明不限于此。第一晶体管Q6的控制端(例如栅极)接收输入信号SIN。第一晶体管Q6的第一端(例如源极)耦接接地电压源V_GND。第一晶体管Q6的第二端(例如漏极)耦接电源闸开关PGS1的控制端。二极管D1的阴极耦接电源闸开关PGS1的控制端。第二晶体管Q7的控制端(例如栅极)接收输入信号SIN。第二晶体管Q7的第一端(例如漏极)耦接二极管D1的阳极。第二晶体管Q7的第二端(例如源极)耦接第三电压源V3。第一电压源V1的电压可以大于第二电压源V2的电压和/或第三电压源V3的电压。举例来说(但不限于此)，第一电压源V1的电压可以是2.95V(或2.75V，或其他电压值)，第二电压源V2的电压可以是1.4V(或1.05V，或其他电压值)，第三电压源V3的电压可以是2V(或1.6V，或其他电压值)，而接地电压源V_GND的电压可以是0V或其他电压值。又或者，在其他实施例中可以将电压源V1、V2与V3的电压设定为符合“V1>V3>V2”的任何电压值。二极管D1本身的特性可以避免第一电压源V1所输出的驱动电压经由晶体管Q7倒灌至第三电压源V3。

图7是本发明又一实施例所示出图2的电源闸电路的电路示意图。图7中所示的第一开关S1、电源闸开关PGS1、预充电电路220以及控制电路230，其功能与运作流程与图5相同，在此不再赘述。与图5所述实施例最大的不同在于，图7所述预充电电路220以及控制电路230的内部结构。

在本实施例中，控制电路230包括反相器INV2与开关S3。反相器INV2的输入端接收输入信号SIN。反相器INV2的输出端耦接第一开关S1的控制端。此外，反相器INV2的输出端还耦接预充电电路220的控制端，以停止预充电电路220对电源闸开关PGS1的控制端所进行的预充电。

控制电路230内的第一反相器INV2包括第一晶体管Q3、第二晶体管Q4以及第三晶体管Q5，其中第一晶体管Q3为NMOS晶体管、第二晶体管Q4为NMOS晶体管，而第三晶体管Q5为PMOS晶体管，但本发明不限于此。第一晶体管Q3的控制端(例如栅极)接收输入信号SIN。第一晶体管Q3的第一端(例如源极)耦接接地电压源V_GND。第二晶体管Q4的控制端(例如栅极)耦接预充电电路220。第二晶体管Q4的第一端(例如源极)耦接第一晶体管Q3的第二端(例如漏极)。第二晶体管Q4的第二端(例如漏极)耦接第一开关S1的控制端。第三晶体管Q5的控制端(例如栅极)接收输入信号SIN。第三晶体管Q5的第一端(例如漏极)耦接第二晶体管Q4的第二端。第三晶体管Q5的第二端(例如源极)耦接第一电压源V1。图7所示反相器INV2与开关S3可以参照图5所示反相器INV2与开关S3的相关说明而类推，故不再赘述。

请继续参照图7，预充电电路220包括反相器INV3、反相器INV4以及第二开关S2。反相器INV4的输入端接收输入信号SIN。反相器INV3的输入端耦接反相器INV4的输出端。第二开关S2的第一端(例如漏极)耦接反相器INV3的输出端。第二开关S2的控制端(例如栅极)耦接控制电路230的输出端。第二开关S2的第二端(例如源极)耦接电源闸开关PSG1的控制端。图7所示反相器INV3与/或反相器INV4可以参照图5所示反相器INV3的相关说明而类推，图7所示第二开关S2可以参照图5所示第二开关S2的相关说明而类推，故不再赘述。

图8是本发明再一实施例所示出图2的电源闸电路的电路示意图。图8中所示的第一开关S1、电源闸开关PGS1、预充电电路220以及控制电路230功能与运作流程与图5相同，在此不再赘述。

图8所示反相器INV2、反相器INV4与开关S3可以参照图7所示反相器INV2、反相器INV4与开关S3的相关说明而类推，故不再赘述。与图7不同的地方在于，图8中的预充电电路220是由反相器INV4、第一晶体管Q6、二极管D1以及第二晶体管Q7所构成，其中第一晶体管Q6为NMOS晶体管，而第二晶体管Q7为PMOS晶体管，但本发明不限于此。反相器INV4的输入端接收输入信号SIN。第一晶体管Q6的控制端(例如栅极)耦接反相器INV4的输出端。第一晶体管Q6的第一端(例如源极)耦接接地电压源V_GND。第一晶体管Q6的第二端(例如漏极)耦接电源闸开关PGS1的控制端。二极管D1的阴极耦接电源闸开关PGS1的控制端。第二晶体管Q7的控制端(例如栅极)耦接反相器INV4的输出端。第二晶体管Q7的第一端(例如漏极)耦接二极管D1的阳极。第二晶体管Q7的第二端(例如源极)耦接第三电压源V3。图8所示第一晶体管Q6、二极管D1以及第二晶体管Q7可以参照图6所示第一晶体管Q6、二极管D1以及第二晶体管Q7的相关说明而类推，故不再赘述。

无论如何，本发明的实现方式并不应受限于图2所示实施例。例如图9是本发明另一实施例所示出的电源闸电路的电路方块示意图。功能电路200具有电源端201与202，用以接收功能电路200操作所需的电能。电源闸电路210’包括第一开关S1、电源闸开关PGS1、电源闸开关PGS2、预充电电路220以及控制电路230。图9所示功能电路200、第一开关S1、电源闸开关PGS1、预充电电路220以及控制电路230可以参照图2至图8所示功能电路200、第一开关S1、电源闸开关PGS1、预充电电路220以及控制电路230的相关说明而类推，在此不再赘述。第二电源闸开关PGS2同样与第一电源闸开关PGS1为NMOS晶体管，但本发明不限于此。第二电源闸开关PGS2的控制端(例如栅极)耦接第一开关S1的第二端。第二电源闸开关PGS2的第一端(例如源极)耦接电压源(例如接地电压源V_GND，但不限于此)。第二电源闸开关PGS2的第二端(例如漏极)用以耦接至功能电路200的第二电源端202。在本实施例中，电源闸电路210’内的预充电电路220以及控制电路230同样可达到上述实施例的通过两阶段来充电电源闸开关PGS1与PGS2的控制端的功效。

综上所述，本发明诸实施例揭示电源闸电路及其开关控制方法。当电源闸电路的输入信号进行切换时，电源闸电路内的预充电电路会对电源闸开关的控制端进行预先充电。之后，通过电源闸电路内的控制电路控制第一开关，使得第一电压源再经由第一开关对电源闸开关的控制端接续进行充电。据此，不但可以减少第一电压源所消耗的庞大电流，并可减少第一电压源的电压泵与电容的布局面积，进而达到第一电压源布局面积小以及省电效率佳的优点。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种电源闸电路，其特征在于，包括：

第一开关，所述第一开关的第一端耦接第一电压源；

电源闸开关，所述电源闸开关的控制端耦接所述第一开关的第二端，所述电源闸开关的第一端耦接第二电压源，所述电源闸开关的第二端用以耦接至功能电路的电源端；

预充电电路，所述预充电电路的输入端接收输入信号，所述预充电电路的输出端耦接所述电源闸开关的所述控制端，其中所述输入信号定义了所述功能电路的供电期间，所述预充电电路用以于所述供电期间的第一子期间对所述电源闸开关的所述控制端进行预充电；以及

控制电路，所述控制电路的输入端接收所述输入信号，所述控制电路的输出端耦接所述第一开关的控制端，其中于所述供电期间的第二子期间，所述控制电路控制所述第一开关以使所述第一电压源对所述电源闸开关的所述控制端进行充电，所述控制电路包括：

第一反相器，其输入端接收所述输入信号；以及

第二反相器，其输入端耦接所述第一反相器的输出端，以及所述第二反相器的输出端耦接所述第一开关的所述控制端，其中所述第二反相器的输出端还耦接所述预充电电路的控制端，以停止所述预充电电路对所述电源闸开关的所述控制端所进行的所述预充电。

2.根据权利要求1所述的电源闸电路，其特征在于，所述控制电路的所述输出端还耦接所述预充电电路的控制端，以停止所述预充电电路对所述电源闸开关的所述控制端所进行的所述预充电。

3.根据权利要求1所述的电源闸电路，其特征在于，所述预充电电路还输出控制信号至所述控制电路的控制端，以在所述预充电电路对所述电源闸开关的所述控制端进行所述预充电前使所述第一开关保持截止。

4.根据权利要求1所述的电源闸电路，其特征在于，所述控制电路还包括：

第三开关，其中所述第三开关的控制端耦接所述第一开关的所述第二端，所述第三开关的第一端耦接所述第二反相器，所述第三开关的第二端耦接所述第一开关的所述控制端，以加快所述第一开关的导通。

5.根据权利要求1所述的电源闸电路，其特征在于，所述预充电电路包括：

反相器，其输入端接收所述输入信号；以及

第二开关，所述第二开关的第一端耦接所述反相器的输出端，所述第二开关的控制端耦接所述控制电路的所述输出端，所述第二开关的第二端耦接所述电源闸开关的所述控制端。

6.根据权利要求1所述的电源闸电路，其特征在于，所述预充电电路包括：

第一晶体管，所述第一晶体管的控制端接收所述输入信号，所述第一晶体管的第一端耦接接地电压源，所述第一晶体管的第二端耦接所述电源闸开关的所述控制端；

二极管，所述二极管的阴极耦接所述电源闸开关的所述控制端；以及

第二晶体管，所述第二晶体管的控制端接收所述输入信号，所述第二晶体管的第一端耦接所述二极管的阳极，所述第二晶体管的第二端耦接不同于所述第一电压源的第三电压源。

7.根据权利要求6所述的电源闸电路，其特征在于，所述第一电压源的电压大于所述第二电压源的电压及所述第三电压源的电压。

8.一种电源闸开关的控制方法，适用于电源闸电路，其特征在于，所述控制方法包括：

接收输入信号，其中所述输入信号定义了功能电路的供电期间；

于所述供电期间的第一子期间，由所述电源闸电路内的预充电电路对所述电源闸开关的控制端进行预充电；以及

于所述供电期间的第二子期间，由所述电源闸电路内的控制电路控制第一开关，以使第一电压源经由所述第一开关对所述电源闸开关的所述控制端进行充电，其中所述控制电路包括第一反相器以及第二反相器，所述第一反相器的输入端接收所述输入信号，所述第二反相器的输入端耦接所述第一反相器的输出端，所述第二反相器的输出端耦接所述第一开关的所述控制端，以及所述第二反相器的输出端还耦接所述预充电电路的控制端，以停止所述预充电电路对所述电源闸开关的所述控制端所进行的所述预充电。