DE10023115A1 - Halbleiter-Leistungsbauelement mit reduziertem parasitärem Bipolartransistor - Google Patents

Halbleiter-Leistungsbauelement mit reduziertem parasitärem Bipolartransistor

Info

Publication number
DE10023115A1
DE10023115A1 DE10023115A DE10023115A DE10023115A1 DE 10023115 A1 DE10023115 A1 DE 10023115A1 DE 10023115 A DE10023115 A DE 10023115A DE 10023115 A DE10023115 A DE 10023115A DE 10023115 A1 DE10023115 A1 DE 10023115A1
Authority
DE
Germany
Prior art keywords
region
semiconductor power
channel
power component
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10023115A
Other languages
English (en)
Inventor
Frank Pfirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10023115A priority Critical patent/DE10023115A1/de
Priority to EP01110453A priority patent/EP1154490A3/de
Priority to US09/853,522 priority patent/US6531748B2/en
Publication of DE10023115A1 publication Critical patent/DE10023115A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Halbleiter-Leistungsbauelement mit MOS-Struktur, bei dem zur Verringerung der Verstärkung eines parasitären Bipolartransistors der Sourcebereich (4) aus einem Material besteht, dessen Bandlücke kleiner ist als diejenige des Materials des Kanalbereiches (3).

Description

Die vorliegende Erfindung bezieht sich auf ein Halbleiter- Leistungsbauelement mit einem Sourcebereich, einem Drainbe­ reich, einem zwischen Sourcebereich und Drainbereich vorgese­ henen Kanalbereich und einem im Abstand über dem Kanalbereich angeordneten isolierten Gate.
Halbleiter-Leistungsbauelemente, insbesondere Leistungs-MOS- Feldeffekttransistoren, beispielsweise DMOS- Feldeffekttransistoren, enthalten neben ihrer beabsichtigten und für ihre Anwendung als z. B. elektronischer Schalter we­ sentlichen MOS-Struktur des durch ein isoliertes Gate gesteu­ erten Feldeffekttransistors noch eine unerwünschte parasitäre Bipolartransistorstruktur. Wenn als Beispiel ein n-Kanal-MOS- Feldeffekttransistor betrachtet wird, dessen Sourcebereich und Drainbereich jeweils n-leitend sind und bei dem zwischen dem Sourcebereich und dem Drainbereich ein p-leitender Body- oder Kanalbereich vorgesehen ist, so bilden hier der Source­ bereich, der Kanalbereich und der Drainbereich einen parasi­ tären npn-Bipolartransistor.
Die Durchbruchspannung eines solchen parasitären Bipolartran­ sistors ist bei offener Basis, was zu einem sogenannten UCEO- Durchbruch führt, abhängig von der Verstärkung des Bipolar­ transistors in der Regel erheblich niedriger als die Durch­ bruchspannung des MOS-Feldeffekttransistors, also beispiels­ weise eines DMOS-Feldeffekttransistors. So kann die Durch­ bruchspannung des parasitären Bipolartransistors 50% oder weniger von der Durchbruchspannung des eigentlichen DMOS- Feldeffekttransistors betragen.
Damit nun der Spannungsbereich des DMOS-Feldeffekttransistors bis zu dessen Durchbruchspannung ausgenutzt und gegebenenfalls die Durchbruchspannung des DMOS-Feldeffekttransistors erreicht werden kann, müssen der Kanalbereich und der Source­ bereich durch den Sourcekontakt miteinander kurzgeschlossen werden. Ein solcher Kurzschluß ist aber immer mit einem Seri­ enwiderstand behaftet, welcher aus dem Bahnwiderstand im Ka­ nalbereich besteht.
Dieser Bahnwiderstand im Kanalbereich führt bei einem n- Kanal-MOS-Feldeffekttransistor dazu, daß bei hohen Löcher­ stromdichten, wie sie in einem Avalanchefall oder bei einem schnellen Spannungsanstieg am pn-Übergang insbesondere nach einem Fluten der Inversdiode mit Überschußladungsträgern auf­ treten können, der pn-Übergang zwischen dem Sourcebereich und dem Kanalbereich dennoch in Vorwärtsrichtung gepolt wird. Da­ durch wird der Kurzschluß zwischen dem Sourcebereich und dem Kanalbereich über den Sourcekontakt praktisch unwirksam, was die Spannung auf den UCEO-Durchbruchspannungswert des Bipolar­ transistors zusammenbrechen läßt.
Der MOS-Feldeffekttransistor wird durch diesen Vorgang in der Regel zerstört, da das Gate seine steuernde Wirkung verliert und der Strom nicht mehr abgeschaltet werden kann. Dieser so­ genannte "bipolare zweite Durchbruch" ist unter anderem auch in B. Jayant Baliga: Modern Power Devices, New York 1987, S. 314-316, erläutert.
Die oben aufgezeigte Problematik ist seit langem bekannt. Entsprechend gibt es zu ihrer Überwindung bereits eine Viel­ zahl von Ansätzen, die überwiegend darauf basieren, durch ei­ nen guten Kurzschluß zwischen Sourcebereich und Kanalbereich den maximal beherrschbaren Löcherstrom möglichst groß zu ma­ chen.
Ein großer Löcherstrom kann bei einem n-Kanal-MOS- Feldeffekttransistor erhalten werden, indem beispielsweise ein zusätzliches p-leitendes Gebiet mit hoher Leitfähigkeit unterhalb des Sourcebereiches vorgesehen wird, wie dies in US 4 809 047 vorgeschlagen ist. Ein anderer Weg besteht darin, für eine möglichst kurze Strecke zu sorgen, die der Löcher­ strom im p-leitenden Kanalbereich lateral unter dem Sourcebe­ reich fließen muß (vgl. US 4 767 722). In beiden obigen Fäl­ len wird letztlich der Spannungsabfall unterhalb des Source­ bereiches bis zum Sourcekontakt minimiert.
Weiterhin wird in US 4 364 073 ein IGBT beschrieben, bei dem durch eine hohe Dotierung des Kanalbereiches und eine niedri­ ge Dotierung des Sourcebereiches die Verstärkung eines para­ sitären npn-Bipolartransistors hinreichend klein gemacht wird, so daß zusammen mit der Verstärkung des den rückseiti­ gen p-leitenden Anodenbereiches enthaltenden parasitären pnp- Transistors nicht die Thyristor-Zündbedingung erreicht wird.
Wie beispielsweise in US 4 620 211 beschrieben ist, besteht eine weitere Möglichkeit, die Verstärkung eines parasitären npn-Transistors zu verringern, darin, in den Kanalbereich un­ terhalb des Sourcebereiches eine Zone mit hoher Rekombinati­ onsgeschwindigkeit, beispielsweise einen metallischen Kon­ takt, einzubringen. Dieses Vorgehen ist insbesondere für rückwärts sperrfähige Transistoren geeignet, die keinen Kurz­ schluß zwischen Sourcebereich und Kanalbereich enthalten, so daß der pn-Übergang zwischen Sourcebereich und Kanalbereich in Sperrichtung Spannung aufzunehmen vermag.
Bei integrierten Schaltungen in CMOS-Technik, sogenannten CMOS-ICs, bilden benachbarte n-Kanal-MOS- Feldeffekttransistoren und p-Kanal-MOS-Feldeffekttransistoren zusammen Thyristorstrukturen. Unter ungünstigen Bedingungen, beispielsweise hohen Temperaturen und einem plötzlichen Span­ nungsanstieg, kann in einer solchen Thyristorstruktur die Thyristorzündbedingung erfüllt sein, was zu einem schnellen Stromanstieg und zu einer Zerstörung der integrierten Schal­ tung führt. Es tritt ein sogenannter "Latch-up" auf. In US 4 728 998 und US 5 142 641 ist angegeben, wie durch Verringe­ rung des Emitterwirkungsgrades der Sourcebereiche die Latch- up-Erscheinung verhindert werden kann. Die Verringerung des Emitterwirkungsgrades wird dabei dadurch erreicht, daß die Sourcebereiche aus SiGe hergestellt werden.
Schließlich ist es aus US 5 216 271 bekannt, ein Material mit niedriger Bandlücke zu verwenden, um in BICMOS-Bauelementen niedrige Kontaktwiderstände zu erreichen.
Es ist Aufgabe der vorliegenden Erfindung, ein Halbleiter- Leistungsbauelement mit MOS-Feldeffekttransistorstruktur an­ zugeben, bei dem auf einfache Weise ein Einschalten eines pa­ rasitären Bipolartransistors zuverlässig vermieden wird.
Diese Aufgabe wird bei einem Halbleiter-Leistungsbauelement der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß der Sourcebereich aus einem Material besteht, dessen Bandlücke kleiner ist als diejenige des Materials des Kanal­ bereiches.
Unter einem Halbleiter-Leistungsbauelement sollen dabei ein n-Kanal- bzw. ein p-Kanal-MOS-Feldeffekttransistor, wie ins­ besondere ein lateraler oder vertikaler DMOS-Transistor mit planarem Gate, ein Leistungstransistor mit Trenchgate, ein UMOS-Transistor oder entsprechende IGBTs, welche zwischen Drainbereich und Drainkontakt noch ein Dotierungsgebiet mit einem zur Draindotierung entgegengesetzten Leitungstyp ent­ halten, verstanden werden.
Der Kanalbereich hat dabei in der Regel einen Leitungstyp, der zu demjenigen des Sourcebereiches und des Drainbereiches entgegengesetzt ist. Er kann aber auch bei "normally-on"- Transistoren den gleichen Leitungstyp aufweisen.
Bei dem erfindungsgemäßen Halbleiter-Leistungsbauelement be­ steht also der Sourcebereich aus einem Halbleitermaterial mit einer kleineren Bandlücke als die Bandlücke, welche das Mate­ rial im Kanal- oder Bodybereich hat. Da nämlich der Minoritätsladungsträgerstrom in dem Sourcebereich exponentiell von der Differenz der Bandlücken zwischen Kanalbereich und Sour­ cebereich abhängt, nimmt die Verstärkung des parasitären Bi­ polartransistors, also beispielsweise des parasitären npn- Transistors, entsprechend ab. Diese Abnahme beträgt etwa eine Größenordnung je 60 meV.
Auf diese Weise kann eine niedrige Verstärkung des parasitä­ ren Bipolartransistors erreicht werden, ohne für andere Ei­ genschaften des Leistungsbauelementes ungünstige Dotierungs­ verhältnisse wählen zu müssen. Bekanntlich würde beispiels­ weise eine hohe Dotierung im Kanalbereich zu einer hohen Ein­ satzspannung führen, während eine niedrige Dotierung im Sour­ cebereich einen hohen Kontaktwiderstand zur Folge hat.
Die Erfindung ist in vorteilhafter Weise auch auf Leistungs- MOS-Feldeffekttransistoren ohne Kurzschluß zwischen Sourcebe­ reich und Kanalbereich anwendbar, bei denen so die schwierig zu realisierende Erzeugung einer Zone mit hoher Rekombinati­ onsgeschwindigkeit vermieden werden kann.
Die Erfindung nutzt in vorteilhafter Weise den von Hetero- Bipolartransistoren (HBP) bekannten Effekt einer Vergrößerung der Transistorverstärkung durch Materialien mit unterschied­ licher Bandlücke in nun entgegengesetzter Richtung aus: durch Herstellung des Sourcebereiches aus einem Material mit klei­ nerer Bandlücke als diejenige des Materials des Kanalberei­ ches wird die Verstärkung des parasitären Bipolartransistors reduziert, um so hinsichtlich ihrer Robustheit verbesserte Halbleiter-Leistungsbauelemente, wie insbesondere Leistungs- MOS-Feldeffekttransistoren und IGBTs, zu ermöglichen.
Das erfindungsgemäße Halbleiter-Leistungsbauelement ist bei­ spielsweise mit Hilfe der von Hetero-Bipolartransistoren be­ kannten Methoden einfach herstellbar. Hierfür kommen bei­ spielsweise eine selektive Epitaxie oder eine Germanium- Implantation in Betracht, um den Sourcebereich aus SiGe bei einem Silizium-Leistungsbauelement herzustellen (vgl. hierzu auch US 5 216 271). Eine andere Möglichkeit zur Bildung einer SiGe-Schicht besteht in einer selektiven CVD.
Andere geeignete Kombinationen von Halbleitermaterialien sind außer der erwähnten Kombination von Si und SiGe noch Si und InAs, Si und InSb, SiGe und Ge, Ge und GeSn, GaAs und Ge, InP und GeSn, InP und InGaAs, InP und PbS, SiC und Si sowie InAs und PbSnSe.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Schnittdarstellung eines Leistungs-MOS- Feldeffekttransistors als einem Ausführungsbei­ spiel der Erfindung, und
Fig. 2 ein Ersatzschaltbild zu dem Feldeffekttransistor von Fig. 1.
Der Leistungs-MOS-Feldeffekttransistor umfaßt ein n+- leitendes Siliziumsubstrat 1, auf dem eine n-leitende Silizi­ umschicht 2 aufgetragen ist. In dieser Siliziumschicht 2 be­ findet sich ein p-leitender Kanal- bzw. Bodybereich 3 aus Si­ lizium, in welchem wiederum ein n+-leitender Sourcebereich 4 aus SiGe enthalten ist.
Das Siliziumsubstrat 1 ist mit einem Drainkontakt 5 versehen, während auf dem Sourcebereich 4 und dem Kanalbereich 3 ein Sourcekontakt 6 angebracht ist. Schließlich ist noch in eine Isolierschicht 7 aus beispielsweise Siliziumdioxid eine Ga­ teelektrode 8 aus beispielsweise polykristallinem Silizium eingebettet.
Fig. 2 zeigt ein Ersatzschaltbild des Leistungs-MOS- Feldeffekttransistors von Fig. 1 mit einem Sourceanschluß S, einem Gateanschluß G und einem Drainanschluß D. Der Bahnwi­ derstand des Kanalbereiches 3 ist durch RB symbolisiert.
Durch die Verwendung eines Materiales mit kleiner Bandlücke für den Sourcebereich 4 kann die Verstärkung des parasitären Bipolartransistors BT aus dem Sourcebereich 4, dem Kanalbe­ reich 3 und der Schicht 2 sowie dem Substrat 1 klein gemacht werden, so daß auch ein sehr hoher Löcherstrom nicht zum Ein­ schalten des parasitären Bipolartransistors BT führt.
Die Bandlücke des Materials des Sourcebereiches sollte um we­ nigstens 0,1 eV kleiner als die Bandlücke des Materials des Kanalbereiches sein. Besonders vorteilhaft ist es, wenn die Bandlücke des Materials des Sourcebereiches um etwa 0,2 eV kleiner ist als die Bandlücke des Materials des Kanalberei­ ches.
Bezugszeichenliste
1
Siliziumsubstrat
2
Siliziumschicht
3
Kanal- bzw. Bodybereich
4
Sourcebereich
5
Drainkontakt
6
Sourcekontakt
7
Isolierschicht
8
Gateelektrode
S Sourceanschluß,
D Drainanschluß
G Gateanschluß
BT Bipolartransistor

Claims (5)

1. Halbleiter-Leistungsbauelement mit einem Sourcebereich (4), einem Drainbereich (1, 2), einem zwischen Sourcebereich (4) und Drainbereich (1, 2) vorgesehenen Kanalbereich (3) und einem im Abstand über dem Kanalbereich (3) angeordneten iso­ lierten Gate (8), dadurch gekennzeichnet, daß der Sourcebereich (4) aus einem Material besteht, dessen Bandlücke kleiner ist als diejenige des Materials des Kanal­ bereiches (3).
2. Halbleiter-Leistungsbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Bandlücke des Materials des Sourcebereiches (4) um minde­ stens 0,1 eV kleiner ist als die Bandlücke des Materials des Kanalbereiches (3).
3. Halbleiter-Leistungsbauelement nach Anspruch 2, dadurch gekennzeichnet, daß die Bandlücke des Materials des Sourcebereiches um etwa 0,2 eV kleiner ist als die Bandlücke des Materials des Kanal­ bereiches (3).
4. Halbleiter-Leistungsbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Materialien für den Kanalbereich (3) und den Sourcebe­ reich (4) eine der folgenden Kombinationen gewählt ist: Si und SiGe, Si und InAs, Si und InSb, SiGe und Ge, Ge und GeSn, GaAs und Ge, InP und GeSn, InP und InGaAs, InP und PbS, SiC und Si sowie InAs und PbSnSe.
5. Halbleiter-Leistungsbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß es ein n-Kanal-MOS-Feldeffekttransistor oder ein entsprechen­ der IGBT ist.
DE10023115A 2000-05-11 2000-05-11 Halbleiter-Leistungsbauelement mit reduziertem parasitärem Bipolartransistor Ceased DE10023115A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10023115A DE10023115A1 (de) 2000-05-11 2000-05-11 Halbleiter-Leistungsbauelement mit reduziertem parasitärem Bipolartransistor
EP01110453A EP1154490A3 (de) 2000-05-11 2001-04-27 Halbleiter-Leistungsbauelement mit reduziertem parasitärem Bipolartransistor
US09/853,522 US6531748B2 (en) 2000-05-11 2001-05-11 Semiconductor power component with a reduced parasitic bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10023115A DE10023115A1 (de) 2000-05-11 2000-05-11 Halbleiter-Leistungsbauelement mit reduziertem parasitärem Bipolartransistor

Publications (1)

Publication Number Publication Date
DE10023115A1 true DE10023115A1 (de) 2001-11-29

Family

ID=7641672

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10023115A Ceased DE10023115A1 (de) 2000-05-11 2000-05-11 Halbleiter-Leistungsbauelement mit reduziertem parasitärem Bipolartransistor

Country Status (3)

Country Link
US (1) US6531748B2 (de)
EP (1) EP1154490A3 (de)
DE (1) DE10023115A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762463B2 (en) * 2001-06-09 2004-07-13 Advanced Micro Devices, Inc. MOSFET with SiGe source/drain regions and epitaxial gate dielectric
US7163721B2 (en) * 2003-02-04 2007-01-16 Tegal Corporation Method to plasma deposit on organic polymer dielectric film
TWI431771B (zh) * 2004-10-07 2014-03-21 Fairchild Semiconductor 帶狀隙經設計之金屬氧化物半導體（ｍｏｓ）閘控功率電晶體
US7504691B2 (en) * 2004-10-07 2009-03-17 Fairchild Semiconductor Corporation Power trench MOSFETs having SiGe/Si channel structure
JP5087818B2 (ja) * 2005-03-25 2012-12-05 日亜化学工業株式会社 電界効果トランジスタ
DE102005042827A1 (de) * 2005-09-09 2007-03-22 Atmel Germany Gmbh Hochvolt-Feldeffekttransistor und Verfahren zur Herstellung eines Hochvolt-Feldeffekttransistors
US7564096B2 (en) * 2007-02-09 2009-07-21 Fairchild Semiconductor Corporation Scalable power field effect transistor with improved heavy body structure and method of manufacture
US7825465B2 (en) * 2007-12-13 2010-11-02 Fairchild Semiconductor Corporation Structure and method for forming field effect transistor with low resistance channel region
EP4012496B1 (de) 2020-12-11 2024-01-24 Axis AB Kuppel für überwachungskamera

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09149911A (ja) * 1995-11-29 1997-06-10 Hideyuki Matsuura 軟性膝関節装具

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364073A (en) 1980-03-25 1982-12-14 Rca Corporation Power MOSFET with an anode region
US4809047A (en) 1983-09-06 1989-02-28 General Electric Company Insulated-gate semiconductor device with improved base-to-source electrode short and method of fabricating said short
US4620211A (en) 1984-08-13 1986-10-28 General Electric Company Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices
US4728998A (en) 1984-09-06 1988-03-01 Fairchild Semiconductor Corporation CMOS circuit having a reduced tendency to latch
US4767722A (en) 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
US5142641A (en) 1988-03-23 1992-08-25 Fujitsu Limited CMOS structure for eliminating latch-up of parasitic thyristor
JP3061406B2 (ja) * 1990-09-28 2000-07-10 株式会社東芝 半導体装置
JP3211529B2 (ja) * 1993-12-27 2001-09-25 日産自動車株式会社 縦型ｍｉｓトランジスタ
JPH10326748A (ja) 1997-05-26 1998-12-08 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
GB9817643D0 (en) * 1998-08-14 1998-10-07 Philips Electronics Nv Trench-gate semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09149911A (ja) * 1995-11-29 1997-06-10 Hideyuki Matsuura 軟性膝関節装具

Also Published As

Publication number Publication date
US6531748B2 (en) 2003-03-11
EP1154490A2 (de) 2001-11-14
EP1154490A3 (de) 2003-08-27
US20020000607A1 (en) 2002-01-03

Similar Documents

Publication Publication Date Title
EP0566639B1 (de) Integrierte leistungsschalterstruktur
EP0886883B1 (de) Elektronische einrichtung zum schalten elektrischer ströme, für hohe sperrspannungen und mit geringen durchlassverlusten
DE69821105T2 (de) Bipolar mos-leistungstransistor ohne latch-up
DE60319899T2 (de) Doppeldiffundierter MOSFET
DE19630740B4 (de) Bipolarer Transistor mit Kurzschlußanode und seitlich angeordneter isolierter Gate-Elektrode
DE19523172A1 (de) Bidirektionaler Thyristor
DE19526537A1 (de) Thyristor
DE4318205C2 (de) Halbleitervorrichtungen
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
EP0750351B1 (de) MOS-Halbleiterbauelement mit verbesserten Durchlasseigenschaften
DE3905434C2 (de) Bipolare Halbleiterschalteinrichtung und Verfahren zu ihrer Herstellung
DE10023115A1 (de) Halbleiter-Leistungsbauelement mit reduziertem parasitärem Bipolartransistor
DE19638769C1 (de) Emittergesteuerter Thyristor
DE4228832C2 (de) Feldeffekt-gesteuertes Halbleiterbauelement
DE10334780B3 (de) Halbleiteranordnung mit einer MOSFET-Struktur und einer Zenereinrichtung sowie Verfahren zur Herstellung derselben
EP0239866B1 (de) Abschaltbares Halbleiterbauelement sowie Verwendung desselben
DE4433796A1 (de) Steuerbares Halbleiterbauelement
DE19521751A1 (de) MOS-gesteuerter Thyristor
DE69937665T2 (de) Halbleiterbauelement mit isoliertem Gate und dessen Betriebsverfahren
DE19810338B4 (de) Bipolartransistor mir isoliertem Gate
EP0742957B1 (de) Mos-gesteuerter thyristor
EP0249122A1 (de) Abschaltbares Leistungshalbleiterbauelement
DE2915885A1 (de) Thyristor mit steuerung durch feldeffekttransistor
DE10126309B4 (de) Rückwärtssperrendes Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
WO1991010265A1 (de) Feldeffekt-gesteuertes halbleiter-bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection