CN102760752B

CN102760752B - 一种半导体功率器件

Info

Publication number: CN102760752B
Application number: CN201110110851.8A
Authority: CN
Inventors: 肖秀光; 王军鹤
Original assignee: BYD Co Ltd
Current assignee: BYD Semiconductor Co Ltd
Priority date: 2011-04-29
Filing date: 2011-04-29
Publication date: 2015-07-22
Anticipated expiration: 2031-04-29
Also published as: CN102760752A

Abstract

本发明涉及功率器件，特别涉及一种半导体功率器件，本发明包括：第一导电类型第一半导体层、设置于第一半导体层中的第二导电类型阱区；设置于第二导电类型阱区中的第一导电类型源区；设置于第一半导体层上覆盖了阱区和源区的第一绝缘层、位于第一绝缘层上的多晶硅层、设置于多晶硅层之上覆盖了源区和阱区的第二绝缘层，覆盖于第二绝缘层之上与阱区和源区连接的第一金属层、位于第一半导体层背面的第二导电类型第二半导体层，以及与第二半导体层连接的第二金属层，阱区的禁带宽度大于源区禁带宽度；本发明提高了器件的抗闩锁能力，同时不增加器件导通功耗。

Description

一种半导体功率器件

技术领域

本发明涉及一种功率器件，尤其是一种半导体功率器件。

背景技术

半导体功率器件具有工作频率高、导通压降低、控制电路简单、可靠性好等优点，因此半导体功率器件广泛应用于功率控制领域。如图1为典型的n型沟道平面半导体功率器件结构图，其中101为p型第一阱区，112为p型第二阱区，102为n型第一源区，113为n型第二源区，103为n-型漂移区，104为p型集电区，105和107为绝缘层，108为门级多晶硅，也就是栅极；109为金属电极，它与101与102欧姆接触，形成发射极，110与104欧姆接触形成集电极。

门极多晶硅105下方，102与103之间、113与103之间的部分表面为沟道区域，当给门极施加相对发射极低于阈值电压的正偏电压或反压时，沟道区域无法反型形成导电通道，102区与103区隔断，113与103区隔断，在器件未击穿状态下，电流无法从集电极流至发射极，器件处于关断状态。

当给门极施加相对发射极高于阈值的正偏电压时，在p型阱区101内紧邻105区的表面、p型阱区112内紧邻105区的表面形成n型导电沟道，102区与103区导通，113与103区导通，若集电极110与发射极109之间正向偏置，n型源区102和113内的电子将通过101和112表面的导电沟道流至n-型漂移区103，在漂移区，一部分电子与空穴复合，一部分电子进入到p集电区。p集电区104内的空穴通过进入到103区，一部分与电子复合，一部分流到上表面附近，被反偏的阱区-漂移区结收集，经源区102和源区113下方的阱区101和阱区112到达发射极109，随着电流增大，空穴电流增加，在阱区体电阻上产生的压降增大，当该压降大到足以导通源区与阱区构成的结时，寄生晶闸管开启，门级电压无法控制半导体功率器件的关断，半导体功率器件闩锁，电流急剧增大，导致器件烧毁。因此，防止半导体功率器件闩锁成为半导体功率器件设计优化的重要内容。

通常抑制半导体功率器件闩锁的方法是减小阱区电阻，为了有效防止闩锁，希望阱区浓度越大越好，这样降低阱区体电阻率，同时阱区结深越深，源区下方横向电阻的横截面积越大，也能减小体电阻。然而，增大阱区掺杂浓度，将会导致表面浓度显著升高，从而增大阈值电压；同时深结阱区扩散必然导致横向扩散也增加，沟道长度明显增加，降低跨导，增大通态压降，增加通态功率损耗。

发明内容

本发明的目的是增对现有技术中器件的抗闩锁能力与导通压降之间的矛盾，提出一种半导体功率器件。

本发明提供的半导体功率器件，包括，第一导电类型第一半导体层、设置于第一导电类型第一半导体层中的第二导电类型第一阱区、以及与所述第一阱区隔开的第二导电类型第二阱区；设置于第二导电类型第一阱区中第一导电类型第一源区、设置于第二导电类型第二阱区中的第一导电类型第二源区；设置于第一导电类型第一半导体层上覆盖了部分阱区和部分源区的第一绝缘层、位于第一绝缘层上的多晶硅层、设置于多晶硅层之上覆盖了部分源区和阱区的第二绝缘层，覆盖于第二绝缘层之上与阱区和源区连接的第一金属层、位于第一导电类型第一半导体层背面的第二导电类型第二半导体层，以及与第二导电类型第二半导体层连接的第二金属层，其特征在于，阱区的禁带宽度大于源区禁带宽度。

进一步地，所述源区的电子亲和能大于阱区电子亲和能。

进一步地，本发明所述的阱区禁带宽度为1eV到4eV，源区的禁带宽度为0.1eV到2eV。

进一步地，本发明所述的第一导电类型第一半导体层为单层。

进一步地，本发明所述的第一导电类型第一半导体层为多层。

进一步地，本发明所述的半导体功率器件还包括于所述的第一导电类型第一半导体层中设置的环绕于阱区的第一导电类型阻挡层。

进一步地，本发明所述的第一导电类型阻挡层的禁带宽度大于第一导电类型第一半导体层的禁带宽度, 第一导电类型阻挡层的电子亲和能小于第一导电类型第一半导体层的电子亲和能。

进一步地，本发明所述的阻挡层环绕于阱区将第一导电类型第一半导体层与第一绝缘层隔开。

进一步地，本发明所述的阻挡层环绕于阱区使第一导电类型第一半导体层与第一绝缘层接触。

进一步地，本发明所述的第一导电类型为N型，第二导电类型为P型。

进一步地，本发明所述的第一导电类型为P型，第二导电类型为N型。

本发明提供了一种半导体功率器件,包括：第一导电类型第一半导体层、设置于第一导电类型第一半导体层中的第二导电类型第一阱区，以及与所述第一阱区隔开的第二阱区；设置于第二导电类型第一阱区中的第一导电类型第一源区、设置于第二导电类型第二阱区中的第一导电类型第二源区；设置于第一导电类型第一半导体层上覆盖了部分阱区和部分源区的第一绝缘层、位于第一绝缘层上的多晶硅层、设置于多晶硅层之上覆盖了部分源区和阱区的第二绝缘层，覆盖于第二绝缘层之上与阱区和源区连接的第一金属层、位于第一导电类型第一半导体层背面的第二导电类型第二半导体层，以及与第二导电类型第二半导体层连接的第二金属层，阱区的禁带宽度大于源区禁带宽度；本发明半导体器件在不影响跨导和通态压降的情况下，最大限度地提高了器件的抗闩锁能力。

附图说明

图1 现有n沟道IGBT结构示意图。

图2 本发明实施例n沟道IGBT结构示意图。

图3 本发明实施例n沟道IGBT阱区和源区的能带结构示意图。

图4本发明实施例p沟道IGBT结构示意图。

图5本发明实施例p沟道IGBT阱区和源区的能带结构示意图。

图6 本发明另一种实施例 n沟道IGBT。

图7 图6所示的IGBT阻挡层与漂移区的能带结构示意图。

图8本发明另一种实施例 n沟道IGBT。

具体实施方式

本发明中所述的第一半导体层为漂移区，第二半导体层集电极区；所述的少子或多子是针对不同沟道半导体功率器件而言，对于n沟道半导体功率器件，少子为空穴，多子为电子，对于p沟道半导体功率器件，少子为电子，多子为空穴。

禁带宽度(Band gap)是指一个能带宽度(单位是电子伏特(ev)).固体中电子的能量是不可以连续取值的，而是一些不连续的能带。要导电就要有自由电子存在。自由电子存在的能带称为导带（能导电）。被束缚的电子要成为自由电子，就必须获得足够能量从而跃迁到导带，这个能量的最小值就是禁带宽度。

电子亲和能是指真空的自由电子能级与导带底能级之间的能量差，也就是把导带底的电子拿出到真空去而变成自由电子所需要的能量。

实施例一

如图2所示，为本发明实施例半导体功率器件n沟道IGBT，该IGBT包括，n型漂移区203，漂移区可以为单层均匀掺杂，也可以为多层掺杂，本实施例漂移区为单层均匀掺杂，其掺杂浓度为；形成于n型漂移区203部分区域中的p型第一阱区201，其优选掺杂浓度为；以及与所述第一阱区隔开的p型第二阱区212，其优选掺杂浓度为；形成于第一阱区201部分区域中的第一源区202，其优选掺杂浓度为；设置p第二阱区中的n型第二源区213，优选掺杂浓度为；其中阱区的禁带宽度大于源区的禁带宽度，源区的电子亲和能大于阱区电子亲和能，其中p型阱区的优选材料为SiC，n型源区的优选材料为Ge；形成于漂移区203之上覆盖了部分阱区201和部分源区202的第一绝缘层205，本实施例绝缘层优选材料为二氧化硅，设置于第一绝缘层之上的门级多晶硅层208，门级多晶硅层208作为IGBT的栅极，设置于门级多晶硅层208之上覆盖了部分阱区和部分源区的第二绝缘层207，绝缘层的材料为硼磷硅玻璃BPSG；形成于第二绝缘层207之上与源区和阱区形成欧姆接触的第一金属层209，第一金属层209与源区和阱区形成欧姆接触构成了IGBT的发射极，n型漂移区的背面形成的p型集电极区204，其优选掺杂浓度为；p型集电极区204背面形成的第二金属层210，第二金属层210与p型集电极区204欧姆接触构成了集电极。

图3为图2所示的n沟道半导体功率器件中p型阱区与n型源区的能带结构示意图，Ev为价带，价带也叫满带，是指被电子占满的能带；Ef为费米能级；Ec为导带，是指电子参与导电的能带。从图中可以看出p型阱区的价带与n型源区的价带基本持平，这样，价带的空穴可以很容易的从p型阱区流向n型源区，降低了空穴在p型阱区表面形成的横向空穴电压；p型阱区的费米能级与n型源区的费米能级持平；而p型阱区的导带高于n型源区的导带，这样n型源区的电子要进入p型阱区就必须越过一个较高的势垒，有效地抑制了电子电流，将p型阱区与n型源区结电压箝位在一个很小的电压降，从而最大限度的抑制了半导体功率器件闩锁。

实施例二

如图4所示，为本发明实施例p沟道IGBT，该IGBT包括，p型漂移区403，其优选掺杂浓度为，漂移区可以为单层掺杂，也可以为多层掺杂，本实施例的漂移区为单层均匀掺杂；形成于p型漂移区403部分区域中的n型第一阱区401，其优选掺杂浓度为，以及与所述第一阱区隔开的第二阱区412，其优选掺杂浓度为；形成于第一阱区401部分区域中的p型第一源区402，其优选掺杂浓度为，设置于第二导电类型第二阱区412中的第一导电类型第二源区413；其优选掺杂浓度为；其中阱区的禁带宽度大于源区的禁带宽度，源区的电子亲和能大于阱区电子亲和能，n型阱区的优选材料为Si，p型源区的优选材料为InAs；形成于漂移区403之上覆盖了部分阱区和部分源区的第一绝缘层405，第一绝缘层的优选材料为二氧化硅；设置于第一绝缘层之上的门级多晶硅层408，门级多晶硅层408作为IGBT的栅极，设置于门级多晶硅层408之上覆盖了部分阱区和部分源区的第二绝缘层407，第二绝缘层的优选材料为硼磷硅玻璃；第一金属层409形成于第二绝缘层407之上与源区和阱区形成欧姆接触的，第一金属层409与源区和阱区形成欧姆接触构成了IGBT的发射极，p型漂移区的背面形成的n型集电极区404，其优选掺杂浓度为；n型集电极区404背面形成的第二金属层410，第二金属层410与n型集电极区404欧姆接触构成了集电极。

图5为图4所示的p沟道IGBT中n型阱区与p型源区的能带结构示意图，Ev为价带，价带也叫满带，是指被电子占满的能带；Ef为费米能级；Ec为导带，是指电子参与导电的能带。从图中可看出n型阱区与p型源区的导带基本持平，这样，导带的电子可以很容易的从n型阱区流向p型源区，降低了电子电流流经n型阱区表面导致的横向电压；n型阱区与p型源区的费米能级持平，而n型阱区的价带低于p型源区的价带，于是在阱区和源区之间形成了一个较高势垒，p型源区的多子空穴必须越过一个较高势垒才能进入n型阱区内，这样有效地抑制了空穴电流，从而最大限度的抑制了IGBT闩锁。

实施例三

图6为本发明的另一实施例n沟道IGBT，它与图2的区别在于在n型漂移区的表面增加了环绕于阱区的阻挡层n型611，阻挡层611的禁带宽度大于漂移区603的禁带宽度，阻挡层611的掺杂浓度等于漂移区603的掺杂浓度，都为，本实施例中阻挡层的优选材料为SiC ，漂移区的优选材料为Si_1-xGex，阻挡层可以覆盖漂移区的整个上表面，当然阻挡层也可以只覆盖漂移区部分上表面。

图7为图6所示的n沟道IGBT阻挡层与漂移区的能带结构示意图，由于是本实施例为n 沟道IGBT，所以少子为空穴，因此阻挡层为空穴阻挡层，从图可以看出漂移区和空穴阻挡层的费米能级持平；空穴阻挡层的导带与漂移区导带持平，电子可以在漂移区和阻挡层之间自由迁移，不影响电子导电，而空穴阻挡层的价带低于漂移区价带，在阻挡层与漂移区之间形成势垒，因此漂移区的空穴需要越过一定的势垒才能进入空穴阻挡层，这样就有效阻止了阱区对空穴即少子的吸收，有效的增强了半导体功率器件表面附近的载流子浓度，降低了通态压降和损耗，同时由于阻挡层的掺杂浓度等于漂移区的掺杂浓度，器件的耐压性能不变，这样有效缓减了器件导通压降和耐压之间的矛盾。

图8与图7不同之处在于设置于漂移区804上的环绕阱区的阻挡层803只覆盖了漂移区部分上表面，图8能得到图7所描述的IGBT带来的效果，这里不再详细描述。

本发明所有实施例中源区所选用材料的禁带宽度范围为0.1eV到2eV，阱区所选用材料的禁带宽度范围为1eV到4eV；漂移区所选用材料的禁带宽度范围为0.1eV到3eV，阻挡层所选用材料的禁带宽度范围为1eV到5eV；选用以上源区、阱区、阻挡层、漂移区禁带宽度范围内的材料能得到本发明实施例中源区与阱区、阻挡层与漂移区所需要的能带结构。

以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。

Claims

1.一种半导体功率器件, 其特征在于，包括：第一导电类型第一半导体层、设置于第一导电类型第一半导体层中的第二导电类型第一阱区，以及与所述第一阱区隔开的第二导电类型第二阱区；设置于第二导电类型第一阱区中的第一导电类型第一源区、设置于第二导电类型第二阱区中的第一导电类型第二源区；设置于第一导电类型第一半导体层上覆盖了部分阱区和部分源区的第一绝缘层、位于第一绝缘层上的多晶硅层、设置于多晶硅层之上覆盖了部分源区和阱区的第二绝缘层，覆盖于第二绝缘层之上与阱区和源区连接的第一金属层、位于第一导电类型第一半导体层背面的第二导电类型第二半导体层，以及与第二导电类型第二半导体层连接的第二金属层，阱区的禁带宽度大于源区禁带宽度；还包括于所述的第一导电类型第一半导体层中设置的环绕于阱区的第一导电类型阻挡层，所述的第一导电类型阻挡层的禁带宽度大于第一导电类型第一半导体层的禁带宽度，第一导电类型阻挡层的电子亲和能小于第一导电类型第一半导体层的亲和能。

2.根据权利要求1所述的半导体功率器件，其特征在于，源区的电子亲和能大于阱区电子亲和能。

3.根据权利要求2所述的半导体功率器件，其特征在于，所述的阱区禁带宽度为1eV到4eV，源区的禁带宽度为0.1eV到2eV。

4.根据权利要求1所述的半导体功率器件，其特征在于，所述的第一导电类型第一半导体层为单层或多层。

5.根据权利要求1所述的半导体功率器件，其特征在于，所述的阻挡层环绕于阱区使第一导电类型第一半导体层与第一绝缘层接触。

6.根据权利要求1所述的半导体功率器件，其特征在于，所述的阻挡层环绕于阱区将第一导电类型第一半导体层与第一绝缘层隔开。

7.根据权利要求1-6任意一项所述的半导体功率器件，其特征在于，所述第一导电类型为N型，第二导电类型为P型。

8.根据权利要求1-6任意一项所述的半导体功率器件，其特征在于，所述的第一导电类型为P型，第二导电类型为N型。