CN111883594A - 横向扩散高压器件及其制造方法 - Google Patents
横向扩散高压器件及其制造方法 Download PDFInfo
- Publication number
- CN111883594A CN111883594A CN202010817050.4A CN202010817050A CN111883594A CN 111883594 A CN111883594 A CN 111883594A CN 202010817050 A CN202010817050 A CN 202010817050A CN 111883594 A CN111883594 A CN 111883594A
- Authority
- CN
- China
- Prior art keywords
- grid
- gate
- region
- oxide layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 119
- 239000002184 metal Substances 0.000 claims abstract description 72
- 210000000746 body region Anatomy 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种横向扩散高压器件及其制造方法，涉及半导体制造领域。该横向扩散高压器件至少包括衬底、位于衬底内的漂移区和体区、第一栅极、第二栅极、场氧化层、栅氧化层；栅氧化层位于衬底表面；场氧化层位于栅氧化层的上方，且场氧化层被漂移区包围；第一栅极位于栅氧化层的上方，第一栅极横跨部分体区、部分漂移区，且第一栅极延伸至场氧化层的上方；第二栅极位于场氧化层的上方，且第二栅极与第一栅极不连接；第一栅极通过层间介质层中的接触孔与栅极金属线连接，栅极金属线位于第二栅极的上方，且栅极金属线与第二栅极有交叠的区域。解决了横向扩散高压器件的击穿电压会受到器件尺寸大小的限制的问题，达到了提高器件性能的效果。
Description
技术领域
本申请涉及半导体制造领域，具体涉及一种横向扩散高压器件及其制造方法。
背景技术
横向高压器件是高压集成电路中常用的一种器件，具有高耐压、高输入阻抗、低功耗等特定，可以被应用于电源管理。
如图1所示，横向扩散高压器件的常见结构包括体区11、漂移区12、栅极13、栅氧化层14、场氧化层15。在该结构中，通过场氧化层15减小漂移区12内的表面电场强度。
场氧化层的厚度与器件的应用电压有关，器件的应用电压越高，场氧化层的厚度越大。随着工艺节点缩小，接触孔的深度也会变小，场氧化层的厚度增加会受到接触孔深度的限制。
发明内容
为了解决相关技术中的问题，本申请提供了一种横向扩散高压器件及其制造方法。该技术方案包括：
第一方面，本申请实施例提供了一种横向扩散高压器件，至少包括衬底、位于所述衬底内的漂移区和体区、第一栅极、第二栅极、场氧化层、栅氧化层；
体区内设置有源区，漂移内设置有漏区；
栅氧化层位于衬底表面；
场氧化层位于栅氧化层的上方，且场氧化层被漂移区包围；
第一栅极位于栅氧化层的上方，第一栅极横跨部分体区、部分漂移区，且第一栅极延伸至场氧化层的上方；
第二栅极位于场氧化层的上方，且第二栅极与第一栅极不连接；
第一栅极通过层间介质层中的接触孔与栅极金属线连接，栅极金属线位于第二栅极的上方，且栅极金属线与第二栅极有交叠的区域。
可选的，漏区和源区分别通过层间介质层中的接触孔与正面金属层连接。
可选的，第二栅极被栅极金属线完全覆盖。
可选的，第一栅极和第二栅极的两侧分别设置有侧墙。
可选的，漏区的顶部、源区的顶部、第一栅极的顶部分别设置有金属硅化物。
第二方面，本申请实施例提供了一种横向扩散高压器件的制造方法，该方法包括：
在衬底内形成横向扩散高压器件的体区和漂移区；
在衬底表面形成栅氧化层；
在栅氧化层的上方形成场氧化层，场氧化层被漂移区包围；
形成第一栅极和第二栅极，第一栅极横跨部分体区、部分漂移区，且第一栅极延伸至场氧化层的上方，第二栅极位于场氧化层的上方，且第二栅极与第一栅极不连接；
在体区形成源区，在漂移区形成漏区；
沉积层间介质层，并在层间介质层形成接触孔；
在层间介质层上方形成正面金属层，正面金属层包括栅极金属线，源区、漏区分别通过接触孔与正面金属层连接，第一栅极通过接触孔连接栅极金属线，且栅极金属线与第二栅极有交叠的区域。
可选的，栅极金属线完全覆盖第二栅极。
可选的，形成第一栅极和第二栅极，包括：
沉积多晶硅层；
定义第一栅极图案和第二栅极图案，根据第一栅极图案和第二栅极图案刻蚀多晶硅层，形成第一栅极和第二栅极。
可选的，在体区形成源区，在漂移区形成漏区之前，该方法还包括：
在第一栅极的两侧和第二栅极的两侧形成侧墙。
可选的，在沉积层间介质层，并在层间介质层形成接触孔之前，该方法还包括：
在第一栅极的顶部、漏区的顶部、源区的顶部形成金属硅化物。
本申请技术方案，至少包括如下优点：
本申请实施例提供的横向扩散高压器件，在形成第一栅极时同时形成第二栅极，第一栅极与第二栅极不连接，第二栅极位于场氧化层的上方，在第一栅极通过栅极金属线引出时，令栅极金属线延伸至第二栅极的上方，第二栅极与栅极金属性有交叠的区域，但第二栅极不引出，不与金属线连接，实现了在不增加场氧化层的厚度的基础上提高横向扩散高压器件的击穿电压的效果，解决了器件的击穿电压会受到器件尺寸大小的限制的问题。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种现有的横向扩散高压器件的结构示意图；
图2是本申请实施例提供的一种横向扩散高压器件的结构示意图；
图3是本申请实施例提供的一种横向扩散高压器件的等效原理图；
图4是本申请实施例提供的一种横向扩散高压器件的制造方法的流程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图2，其示出了本申请实施例提供的一种横向扩散高压器件的结构示意图。如图2所示，该横向扩散高压器件至少包括：
衬底21、位于衬底21内的漂移区22和体区23、第一栅极24、第二栅极25、场氧化层26、栅氧化层27。
体区23内设置有源区，源区由第一类重掺杂区231和第二类重掺杂区232构成；漂移区内设置有漏区，漏区为第二类重掺杂区241。
栅氧化层27位于衬底21表面。
场氧化层26位于栅氧化层27的上方，且场氧化层26被漂移区22包围。
第一栅极24位于栅氧化层27的上方，第一栅极24横跨部分体区23、部分漂移区22，且第一栅极24延伸至场氧化层26的上方。
第二栅极25位于场氧化层26的上方，且第二栅极25与第一栅极24不连接。
第一栅极24通过层间介质层31中的接触孔30与栅极金属线28连接，栅极金属线28位于第二栅极25的上方，且栅极金属线28与第二栅极25有交叠的区域。
栅极金属线28与第二栅极有交叠的区域，指的是栅极金属线的投影与第二栅极的投影有重合区域；栅极金属线可以完全覆盖第二栅极，也可以覆盖第二栅极的一部分，栅极金属线与第二栅极的交叠情况根据实际情况确定。
如图3所示，由于第二栅极25的存在，第二栅极25上表面和栅极金属线28之间等效产生电容C1，第二栅极25的下表面和漂移区22之间等下产生电容C2，电容C1和电容C2实现分压效果，第二栅极25的电位处于栅极金属线28和漂移区22之间。
由于增加了第二栅极25，且栅极金属线28与第二栅极25在空间上有交叠的区域，可以在不增加场氧化层的厚度的基础上提高横向扩散高压器件的击穿电压，解决了器件的击穿电压会受到器件尺寸大小的限制的问题。
如图2所示，该横向扩散高压器件的漏区和源区分别通过层间介质层中的接触孔与正面金属层连接。体区23中的第一类重掺杂区231和第二类重掺杂区232分别通过接触孔30引出后，通过正面金属层29连接，形成器件的源极；漂移区22中的第二类重掺杂区241通过接触孔30引出后，通过接触孔30引出后连接正面金属层29后，形成器件的漏极。
在基于图2所示实施例的可选实施例中，第二栅极被栅极金属线完全覆盖；也即第二栅极的投影完全落入栅极金属线的投影中。
在本申请实施例提供的横向扩散高压器件中，第一栅极的两侧设置有侧墙，第二栅极的两侧设置有侧墙。
在本申请实施例提供的横向扩散高压器件中，漏区的顶部、源区的顶部、第一栅极的顶部分别设置有金属硅化物。
请参考图4，其示出了本申请实施例提供的一种横向扩散高压器件制造方法的流程图，该方法用于制造如图2所示的横向扩散高压器件，该方法至少包括如下步骤：
步骤401，在衬底内形成横向扩散高压器件的体区和漂移区。
通过离子注入工艺，在衬底内分别形成体区、漂移区。
可选的，先在衬底内形成体区，然后在衬底内形成漂移区；或，先在衬底内形成漂移区，然后在衬底内形成体区。
步骤402，在衬底表面形成栅氧化层。
可选的，通过热氧化工艺在衬底表面形成栅氧化层。
步骤403，在栅氧化层的上方形成场氧化层，场氧化层被漂移区包围。
可选的，通过热氧化工艺和化学气相淀积工艺形成一层场氧化物，通过湿法腐蚀形成被漂移区包围的场氧化层。
可选的，场氧化层的剖面为梯形。
步骤404，形成第一栅极和第二栅极，第一栅极横跨部分体区、部分漂移区，且第一栅极延伸至场氧化层的上方，第二栅极位于场氧化层的上方，且第二栅极与第一栅极不连接。
第一栅极和第二栅极同时形成。
步骤405，在体区形成源区，在漂移区形成漏区。
可选的，通过离子注入工艺在体区形成第一类重掺杂区，通过离子注入工艺在体区内形成第二类重掺杂区以及在漂移区内形成第二类重掺杂区；体区内的第一类重掺杂区和第二类重掺杂区共同构成源区，漂移区内的第二类重掺杂区构成漏区。
步骤406，沉积层间介质层，并在层间介质层形成接触孔。
在衬底上方沉积一层层间介质层，通过光刻和刻蚀工艺在层间介质层中形成接触孔。
源区、漏区、第一栅极分别与接触孔对应。
步骤407，在层间介质层上方形成正面金属层，正面金属层包括栅极金属线，源区、漏区分别通过接触孔与正面金属层连接，第一栅极通过接触孔连接栅极金属线，且栅极金属线与第二栅极有交叠的区域。
可选的，在层间介质层上方溅射一层金属，通过刻蚀工艺形成正面金属层，正面金属层包括栅极金属线。
形成的横向扩散高压器件如图2所示。
综上所述，本申请实施例提供的横向扩散高压器件的制造方法，通过在衬底内形成横向扩散高压器件的体区和漂移区，在衬底表面形成栅氧化层，在栅氧化层上方形成被漂移区包围的场氧化层，形成互相不连接的第一栅极和第二栅极，在体区形成源区吗，在漂移区形成漏区，沉积层间介质层，并形成接触孔，在层间介质层上方形成包括栅极金属线的正面金属层，第一栅极通过接触孔与栅极金属线连接，栅极金属线与第二栅极有交叠区域，利用第二栅极进行分压，实现在不增加场氧化层厚度的情况下提升横向扩散高压器件的击穿电压；解决了横向扩散高压器件的击穿电压会受到器件尺寸大小的限制的问题，达到了提高器件性能的效果。
在基于图4所示实施例的可选实施例中，上述步骤404，也即步骤“形成第一栅极和第二栅极，第一栅极横跨部分体区、部分漂移区，且第一栅极延伸至场氧化层的上方，第二栅极位于场氧化层的上方，且第二栅极与第一栅极不连接”，可以由如下步骤实现：
步骤4041，沉积多晶硅层。
在衬底上方沉积一层多晶硅。
步骤4042，定义第一栅极图案和第二栅极图案，根据第一栅极图案和第二栅极图案刻蚀多晶硅层，形成第一栅极和第二栅极。
可选的，通过光刻工艺在多晶硅层上方定义第一栅极图案和第二栅极图案；通过干法刻蚀工艺刻蚀多晶硅层，形成第一栅极和第二栅极。
第一栅极与第二栅极不连接，第二栅极位于漂移区的上方，第一栅极横跨部分体区、部分漂移区，且第一栅极延伸至场氧化层的上方，第一栅极与第二栅极不连接。
在基于图4所示实施例的可选实施例中，栅极金属线完全覆盖第二栅极。
在基于图4所示实施例的可选实施例中，在步骤405之前，也即在步骤“在体区形成源区，在漂移区形成漏区”之前，该方法还包括：
步骤s1，在第一栅极的两侧和第二栅极的两侧形成侧墙。
沉积一层侧墙材料，回刻蚀侧墙材料直到露出多晶硅栅的顶部，形成第一栅极的侧墙和第二栅极的侧墙。
需要说的是，在形成栅极侧墙之前，还可以先进行源区和漏区的LDD工艺，然后形成侧墙，在侧墙形成之后，再进行步骤405。
在基于图4所示实施例的可选实施例中，为了降低电阻率，可以在源区、漏区、第一栅极的顶部形成金属硅化物，也即在步骤406之前，该方法还包括如下步骤：
步骤s2，在第一栅极顶部、漏区的顶部、源区的顶部分别形成金属硅化物。
可选的，保护不需要制作金属硅化物的区域，露出将要形成金属硅化物的多晶硅区域，通过溅射方式淀积一层金属，然后进行快速热退火(RTA)，形成金属硅化物。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (10)
1.一种横向扩散高压器件，其特征在于，至少包括衬底、位于所述衬底内的漂移区和体区、第一栅极、第二栅极、场氧化层、栅氧化层；
所述体区内设置有源区，所述漂移内设置有漏区；
所述栅氧化层位于所述衬底表面；
所述场氧化层位于所述栅氧化层的上方，且所述场氧化层被所述漂移区包围；
所述第一栅极位于所述栅氧化层的上方，所述第一栅极横跨部分体区、部分漂移区，且所述第一栅极延伸至所述场氧化层的上方；
所述第二栅极位于所述场氧化层的上方，且所述第二栅极与所述第一栅极不连接；
所述第一栅极通过层间介质层中的接触孔与栅极金属线连接，所述栅极金属线位于所述第二栅极的上方，且所述栅极金属线与所述第二栅极有交叠的区域。
2.根据权利要求1所述的横向扩散高压器件，其特征在于，所述漏区和所述源区分别通过层间介质层中的接触孔与正面金属层连接。
3.根据权利要求1所述的横向扩散高压器件，其特征在于，所述第二栅极被所述栅极金属线完全覆盖。
4.根据权利要求1所述的横向扩散高压器件，其特征在于，所述第一栅极和所述第二栅极的两侧分别设置有侧墙。
5.根据权利要求1所述的横向扩散高压器件，其特征在于，所述漏区的顶部、所述源区的顶部、所述第一栅极的顶部分别设置有金属硅化物。
6.一种横向扩散高压器件的制造方法，其特征在于，所述方法包括：
在衬底内形成横向扩散高压器件的体区和漂移区；
在所述衬底表面形成栅氧化层；
在所述栅氧化层的上方形成场氧化层，所述场氧化层被所述漂移区包围；
形成第一栅极和第二栅极，所述第一栅极横跨部分体区、部分漂移区，且所述第一栅极延伸至所述场氧化层的上方，所述第二栅极位于所述场氧化层的上方，且所述第二栅极与所述第一栅极不连接；
在所述体区形成源区，在所述漂移区形成漏区；
沉积层间介质层，并在所述层间介质层形成接触孔；
在所述层间介质层上方形成正面金属层，所述正面金属层包括栅极金属线，所述源区、所述漏区分别通过接触孔与所述正面金属层连接，所述第一栅极通过接触孔连接所述栅极金属线，且所述栅极金属线与所述第二栅极有交叠的区域。
7.根据权利要求6所述的方法，其特征在于，所述栅极金属线完全覆盖所述第二栅极。
8.根据权利要求6所述的方法，其特征在于，所述形成第一栅极和第二栅极，包括：
沉积多晶硅层；
定义第一栅极图案和第二栅极图案，根据所述第一栅极图案和所述第二栅极图案刻蚀所述多晶硅层，形成所述第一栅极和所述第二栅极。
9.根据权利要求6所述的方法，其特征在于，所述在所述体区形成源区，在所述漂移区形成漏区之前，所述方法还包括：
在所述第一栅极的两侧和所述第二栅极的两侧形成侧墙。
10.根据权利要求6所述的方法，其特征在于，所述沉积层间介质层，并在所述层间介质层形成接触孔之前，所述方法还包括：
在所述第一栅极的顶部、所述漏区的顶部、所述源区的顶部形成金属硅化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010817050.4A CN111883594B (zh) | 2020-08-14 | 2020-08-14 | 横向扩散高压器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010817050.4A CN111883594B (zh) | 2020-08-14 | 2020-08-14 | 横向扩散高压器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111883594A true CN111883594A (zh) | 2020-11-03 |
| CN111883594B CN111883594B (zh) | 2022-10-25 |
Family
ID=73203756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010817050.4A Active CN111883594B (zh) | 2020-08-14 | 2020-08-14 | 横向扩散高压器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111883594B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116960183A (zh) * | 2023-07-27 | 2023-10-27 | 荣芯半导体(淮安)有限公司 | 包含ldmos晶体管的半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105070756A (zh) * | 2015-08-18 | 2015-11-18 | 上海华虹宏力半导体制造有限公司 | 超高压ldmos器件结构 |
| CN106129117A (zh) * | 2016-07-29 | 2016-11-16 | 东南大学 | 一种高可靠性的横向双扩散金属氧化物半导体管 |
| CN109300988A (zh) * | 2018-10-08 | 2019-02-01 | 深圳市南硕明泰科技有限公司 | 一种ldmos及其制造方法 |
-
2020
- 2020-08-14 CN CN202010817050.4A patent/CN111883594B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105070756A (zh) * | 2015-08-18 | 2015-11-18 | 上海华虹宏力半导体制造有限公司 | 超高压ldmos器件结构 |
| CN106129117A (zh) * | 2016-07-29 | 2016-11-16 | 东南大学 | 一种高可靠性的横向双扩散金属氧化物半导体管 |
| CN109300988A (zh) * | 2018-10-08 | 2019-02-01 | 深圳市南硕明泰科技有限公司 | 一种ldmos及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116960183A (zh) * | 2023-07-27 | 2023-10-27 | 荣芯半导体(淮安)有限公司 | 包含ldmos晶体管的半导体器件 |
| CN116960183B (zh) * | 2023-07-27 | 2024-05-17 | 荣芯半导体(淮安)有限公司 | 包含ldmos晶体管的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111883594B (zh) | 2022-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10008579B2 (en) | MOSFET with integrated schottky diode | |
| CN111697081B (zh) | Ldmos器件及其制造方法 | |
| US7371632B2 (en) | Semiconductor device having high-voltage transistor and PIP capacitor and method for fabricating the same | |
| US20030107081A1 (en) | Extended drain metal oxide semiconductor field effect transistor with a source field plate and a method for fabricating the same | |
| CN111653621A (zh) | Ldmos器件及其制造方法 | |
| US9972496B2 (en) | Process for manufacturing a power device with a trench-gate structure and corresponding device | |
| JP2002299619A (ja) | 半導体装置およびその製造方法 | |
| CN111540785A (zh) | Ldmos器件及其制造方法 | |
| US20090166731A1 (en) | Vertical-type field-effect transistor and manufacturing method thereof | |
| JP2014239097A (ja) | 高電圧半導体素子およびその製造方法 | |
| CN115881786A (zh) | Ldmos器件以及ldmos器件的制作方法 | |
| CN111883594B (zh) | 横向扩散高压器件及其制造方法 | |
| KR101519457B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN113130633A (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN114566540A (zh) | Ldmos器件及其制造方法 | |
| CN112909095A (zh) | Ldmos器件及工艺方法 | |
| CN114843189A (zh) | 半导体器件及其制作方法 | |
| US10418442B1 (en) | Trench gate MOSFET | |
| CN111710721A (zh) | Edmos器件结构 | |
| CN111863949A (zh) | 半导体元件及其制作方法 | |
| CN113224165B (zh) | Ldmos器件及其制作方法 | |
| US7091558B2 (en) | MOS power device with high integration density and manufacturing process thereof | |
| CN113506819B (zh) | Ldmos器件及其制作方法 | |
| CN112038338A (zh) | Edmos器件及其制造方法 | |
| US20050139916A1 (en) | High voltage semiconductor device and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |