CN115881786A - Ldmos器件以及ldmos器件的制作方法 - Google Patents
Ldmos器件以及ldmos器件的制作方法 Download PDFInfo
- Publication number
- CN115881786A CN115881786A CN202310056746.3A CN202310056746A CN115881786A CN 115881786 A CN115881786 A CN 115881786A CN 202310056746 A CN202310056746 A CN 202310056746A CN 115881786 A CN115881786 A CN 115881786A
- Authority
- CN
- China
- Prior art keywords
- substrate
- vertical field
- field plates
- barrier layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims abstract description 174
- 230000004888 barrier function Effects 0.000 claims abstract description 162
- 238000002360 preparation method Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请提供了一种LDMOS器件以及LDMOS器件的制作方法，该LDMOS器件包括基底、多个阻挡层、多个间隔设置的竖直场板以及水平场板，其中，基底包括衬底以及衬底部分表面上的间隔设置的多个栅极结构；多个阻挡层位于基底的一侧，且多个阻挡层与多个栅极结构一一对应，另外，各阻挡层覆盖对应的栅极结构的部分侧面以及远离衬底的部分表面，且阻挡层覆盖衬底的靠近栅极结构的部分表面；竖直场板的第一端与对应的阻挡层接触，一个阻挡层对应多个竖直场板；水平场板位于竖直场板的远离阻挡层的一侧，且水平场板与多个竖直场板的第二端接触。解决了现有技术中的LDMOS的击穿电压较低的问题，保证了LDMOS器件的性能较好。
Description
技术领域
本申请涉及半导体领域，具体而言，涉及一种LDMOS器件以及LDMOS器件的制作方法。
背景技术
在LDMOS（Laterally Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体）功率器件中，主要通过优化两个方面来提高器件的性能，第一个为优化导通电阻，保证导通电阻较低，第二个为优化击穿电压，保证击穿电压较高，但是，这两个优化方向是彼此冲突的，较高的掺杂浓度可以降低导通电阻，但是，较低的掺杂浓度可以提高击穿电压，另外，拉大耗尽层的宽度也可以提高击穿电压，因此，在保证导通电阻的情况下，难以实现击穿电压的提高。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种LDMOS器件以及LDMOS器件的制作方法，以解决现有技术中的LDMOS的击穿电压较低的问题。
根据本发明实施例的一个方面，提供了一种LDMOS器件，所述LDMOS器件包括基底、多个阻挡层、多个间隔设置的竖直场板以及水平场板，其中，所述基底包括衬底以及所述衬底部分表面上的间隔设置的多个栅极结构；多个所述阻挡层位于所述基底的一侧，多个所述阻挡层与多个所述栅极结构一一对应，各所述阻挡层覆盖对应的所述栅极结构的部分侧面以及远离所述衬底的部分表面，且所述阻挡层覆盖所述衬底的靠近所述栅极结构的部分表面；所述竖直场板的第一端与对应的所述阻挡层接触，一个所述阻挡层对应多个所述竖直场板；所述水平场板位于所述竖直场板的远离所述阻挡层的一侧，所述水平场板与多个所述竖直场板的第二端接触。
可选地，所述阻挡层包括第一水平部、倾斜部以及第二水平部，其中，所述第一水平部覆盖所述栅极结构的远离所述衬底的部分表面；所述倾斜部的远离所述衬底的端部与所述第一水平部的端部连接，所述倾斜部覆盖所述栅极结构的一个侧面；所述第二水平部的端部与所述倾斜部的靠近所述衬底的端部连接，所述第二水平部覆盖部分所述衬底的表面，多个所述竖直场板的第一端与所述第二水平部接触。
可选地，所述LDMOS器件还包括介质层，所述介质层覆盖所述衬底、所述栅极结构以及所述阻挡层的靠近所述水平场板的表面，且所述介质层的远离所述基底的表面为平面，所述水平场板位于所述介质层的远离所述基底的表面上，多个所述竖直场板位于所述介质层中。
可选地，所述基底还包括源区以及多个漏区，其中，所述源区位于多个所述栅极结构之间的所述衬底中；一个所述漏区位于多个所述栅极结构一侧的所述衬底中，一个所述漏区位于多个所述栅极结构另一侧的所述衬底中。
可选地，所述LDMOS器件还包括源极以及多个漏极，其中，所述源极贯穿所述介质层，所述源极的一端与所述源区接触，所述源极的另一端与所述水平场板接触；多个所述漏极贯穿所述介质层，且多个所述漏极的靠近所述衬底的一端与多个所述漏区一一对应接触。
可选地，所述基底还包括两个隔离层，两个所述隔离层分别位于多个所述竖直场板的两侧的所述衬底中。
可选地，所述栅极结构包括栅氧层、栅极以及侧墙结构，其中，所述栅氧层位于所述衬底的靠近所述水平场板的部分表面上；所述栅极位于所述栅氧层的远离所述衬底的表面上，所述阻挡层覆盖对应的所述栅极的远离所述衬底的部分表面；所述侧墙结构覆盖所述栅氧层以及所述栅极的侧壁，且所述阻挡层覆盖部分所述侧墙结构。
可选地，所述水平场板的材料包括Al以及Cu中至少一种，所述竖直场板的材料包括钨。
可选地，所述衬底的材料包括硅，所述阻挡层包括SAB（Salicide Block，硅化金属阻止层）。
根据本发明实施例的另一方面，还提供了一种LDMOS器件的制作方法，所述方法包括：提供基底，所述基底包括衬底以及所述衬底部分表面上的间隔设置的多个栅极结构；在所述基底的裸露表面上形成多个阻挡层，多个所述阻挡层与多个所述栅极结构一一对应，各所述阻挡层覆盖对应的所述栅极结构的部分侧面以及远离所述衬底的部分表面，且所述阻挡层覆盖所述衬底的靠近所述栅极结构的部分表面；在所述阻挡层的远离所述衬底的表面上形成多个间隔设置的竖直场板，所述竖直场板的第一端与对应的所述阻挡层接触，一个所述阻挡层对应多个所述竖直场板；在所述竖直场板的远离所述阻挡层的一侧形成水平场板，所述水平场板与多个所述竖直场板的第二端接触。
可选地，在所述基底的裸露表面上形成多个阻挡层之后，在所述阻挡层的远离所述衬底的表面上形成多个间隔设置的竖直场板之前，所述方法还包括：在所述衬底、所述栅极结构以及所述阻挡层的裸露表面上形成预备介质层，且所述预备介质层的远离所述基底的表面为平面，所述水平场板位于所述预备介质层的远离所述基底的表面上，多个所述竖直场板位于所述预备介质层中。
可选地，在所述阻挡层的远离所述衬底的表面上形成多个间隔设置的竖直场板，包括：去除部分所述预备介质层，形成多个间隔设置的通孔，多个所述通孔使得部分所述阻挡层裸露，剩余的所述预备介质层形成介质层；在多个所述通孔中沉积金属材料，得到多个所述竖直场板。
可选地，在所述竖直场板的远离所述阻挡层的一侧形成水平场板，包括：在所述介质层的远离所述基底的表面上形成金属层；去除部分所述金属层，使得剩余的所述金属层在所述介质层中的投影覆盖多个所述竖直场板的表面，剩余的所述金属层形成所述水平场板。
可选地，在所述基底的裸露表面上形成多个阻挡层，包括：在所述衬底以及多个所述栅极结构的裸露表面上形成预备阻挡层；去除部分所述预备阻挡层，使得部分所述栅极结构以及部分所述衬底裸露，剩余的所述预备阻挡层形成多个所述阻挡层。
可选地，所述预备阻挡层的厚度范围为500埃-700埃。
在本发明实施例中，所述的LDMOS器件，包括基底、多个阻挡层、多个间隔设置的竖直场板以及水平场板，其中，所述基底包括衬底以及所述衬底部分表面上的间隔设置的多个栅极结构；多个所述阻挡层位于所述基底的一侧，且多个所述阻挡层与多个所述栅极结构一一对应，另外，各所述阻挡层覆盖对应的所述栅极结构的部分侧面以及远离所述衬底的部分表面，且所述阻挡层覆盖所述衬底的靠近所述栅极结构的部分表面；所述竖直场板的第一端与对应的所述阻挡层接触，一个所述阻挡层对应多个所述竖直场板；所述水平场板位于所述竖直场板的远离所述阻挡层的一侧，且所述水平场板与多个所述竖直场板的第二端接触。相比现有技术中的LDMOS的击穿电压较低的问题，本申请的所述LDMOS器件，通过设置包括所述衬底以及间隔设置的多个所述栅极结构，再通过在所述衬底以及所述栅极结构的表面上形成多个所述阻挡层，并形成多个所述竖直场板以及所述水平场板，其中，多个所述竖直场板的一端与所述阻挡层接触，多个所述竖直场板的另一端与所述水平场板接触，由于所述竖直场板与所述阻挡层接触，且一个所述阻挡层对应多个所述竖直场板，使得可以通过单个所述水平场板引出多个所述竖直场板，得到包括多个所述竖直场板以及单个所述水平场板的场板结构，由于场板结构可以平均表面电场以及扩宽耗尽区，使得可以更好的提高LDMOS器件的击穿电压，解决了现有技术中的LDMOS的击穿电压较低的问题，保证了所述LDMOS器件的性能较好。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的实施例的LDMOS器件的结构示意图；
图2示出了根据本申请的一种实施例的水平场板的俯视结构示意图；
图3示出了根据本申请的另一种实施例的水平场板的俯视结构示意图；
图4示出了根据本申请的又一种实施例的水平场板的俯视结构示意图；
图5示出了根据本申请的实施例的LDMOS器件的制作方法流程示意图。
其中，上述附图包括以下附图标记：
10、基底；20、阻挡层；30、竖直场板；40、水平场板；50、介质层；60、源极；70、漏极；80、金属结构；101、衬底；102、栅极结构；103、栅极；104、栅氧层；105、源区；106、漏区；107、隔离层；108、侧墙结构；201、第一水平部；202、倾斜部；203、第二水平部。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是，当元件（诸如层、膜、区域、或衬底）描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术中所说的，现有技术中的LDMOS的击穿电压较低的问题，为了解决上述问题，本申请的一种典型的实施方式中，提供了一种LDMOS器件以及LDMOS器件的制作方法。
根据本申请的实施例，提供了一种LDMOS器件，如图1所示，上述LDMOS器件包括基底10、多个阻挡层20、多个间隔设置的竖直场板30以及水平场板40，其中，上述基底10包括衬底101以及上述衬底101部分表面上的间隔设置的多个栅极结构102；多个上述阻挡层20位于上述基底10的一侧，多个上述阻挡层20与多个上述栅极结构102一一对应，各上述阻挡层20覆盖对应的上述栅极结构102的部分侧面以及远离上述衬底101的部分表面，且上述阻挡层20覆盖上述衬底101的靠近上述栅极结构102的部分表面；上述竖直场板30的第一端与对应的上述阻挡层20接触，一个上述阻挡层20对应多个上述竖直场板30；上述水平场板40位于上述竖直场板30的远离上述阻挡层20的一侧，上述水平场板40与多个上述竖直场板30的第二端接触。
上述的LDMOS器件，包括基底、多个阻挡层、多个间隔设置的竖直场板以及水平场板，其中，上述基底包括衬底以及上述衬底部分表面上的间隔设置的多个栅极结构；多个上述阻挡层位于上述基底的一侧，且多个上述阻挡层与多个上述栅极结构一一对应，另外，各上述阻挡层覆盖对应的上述栅极结构的部分侧面以及远离上述衬底的部分表面，且上述阻挡层覆盖上述衬底的靠近上述栅极结构的部分表面；上述竖直场板的第一端与对应的上述阻挡层接触，一个上述阻挡层对应多个上述竖直场板；上述水平场板位于上述竖直场板的远离上述阻挡层的一侧，且上述水平场板与多个上述竖直场板的第二端接触。相比现有技术中的LDMOS的击穿电压较低的问题，本申请的上述LDMOS器件，通过设置包括上述衬底以及间隔设置的多个上述栅极结构，再通过在上述衬底以及上述栅极结构的表面上形成多个上述阻挡层，并形成多个上述竖直场板以及上述水平场板，其中，多个上述竖直场板的一端与上述阻挡层接触，多个上述竖直场板的另一端与上述水平场板接触，由于上述竖直场板与上述阻挡层接触，且一个上述阻挡层对应多个上述竖直场板，使得可以通过单个上述水平场板引出多个上述竖直场板，得到包括多个上述竖直场板以及单个上述水平场板的场板结构，由于场板结构可以平均表面电场以及扩宽耗尽区，使得可以更好的提高LDMOS器件的击穿电压，解决了现有技术中的LDMOS的击穿电压较低的问题，保证了上述LDMOS器件的性能较好。
一种具体的实施例中，如图2至图4所示，图2示出了一种上述水平场板的俯视图，图3示出了另一种上述水平场板的俯视图，图4示出了又一种上述水平场板的俯视图。且上述竖直场板位于上述水平场板的下方，且上述竖直场板与上述水平场板的金属部位连接，当然，上述水平场板以及多个上述竖直场板的分布并不限于以上三个结构，还可以为其他结构，具体可以根据实际需求确定，其中，上述水平场板为槽状结构, 外圈一圈槽状护城河结构，内圈为空心或网格结构，通过将现有技术中块状的场板结构优化为密集的空心或者网格场板结构，通过仿真测试，确定上述竖直场板以及上述水平场板可以提高上述LDMOS器件的击穿电压，且制作工艺较为简单。
根据本申请的一种具体实施例，如图1所示，上述阻挡层20包括第一水平部201、倾斜部202以及第二水平部203，其中，上述第一水平部201覆盖上述栅极结构102的远离上述衬底101的部分表面；上述倾斜部202的远离上述衬底101的端部与上述第一水平部201的端部连接，上述倾斜部202覆盖上述栅极结构102的一个侧面；上述第二水平部203的端部与上述倾斜部202的靠近上述衬底101的端部连接，上述第二水平部203覆盖部分上述衬底101的表面，多个上述竖直场板30的第一端与上述第二水平部203接触。上述阻挡层包括上述第一水平部、上述倾斜部以及上述第二水平部，且上述第一水平部覆盖上述栅极结构的部分表面，上述倾斜部覆盖上述栅极结构的一个侧面，上述第二水平部覆盖部分上述衬底的表面，使得上述阻挡层覆盖部分上述栅极结构以及部分上述衬底，使得后续可以在上述第二水平部上形成多个上述竖直场板，保证了可以通过上述竖直场板提高上述LDMOS器件的击穿电压，进一步保证了上述LDMOS器件的击穿电压较高。
另外，由于上述阻挡层的存在，避免了上述LDMOS器件的击穿损伤，保证了上述LDMOS器件的性能较好。
为了进一步保证上述LDMOS器件的击穿电压较高，根据本申请的另一种具体实施例，如图1所示，上述LDMOS器件还包括介质层50，上述介质层50覆盖上述衬底101、上述栅极结构102以及上述阻挡层20的靠近上述水平场板40的表面，且上述介质层50的远离上述基底10的表面为平面，上述水平场板40位于上述介质层50的远离上述基底10的表面上，多个上述竖直场板30位于上述介质层50中。通过上述介质层，且上述介质层覆盖上述衬底、上述栅极结构以及上述阻挡层的靠近上述水平场板的表面，另外，上述水平场板位于上述介质层的远离上述基底的表面上，多个上述竖直场板位于上述介质层中，使得可以通过上述介质层保护上述衬底、上述栅极结构以及上述阻挡层，另外，可以通过上述介质层支撑上述竖直场板以及上述水平场板，进一步保证了上述LDMOS器件的击穿电压较高，且进一步保证了上述LDMOS器件的性能较好。
根据本申请的又一种具体实施例，如图1所示，上述基底10还包括源区105以及多个漏区106，其中，上述源区105位于多个上述栅极结构102之间的上述衬底101中；一个上述漏区106位于多个上述栅极结构102一侧的上述衬底101中，一个上述漏区106位于多个上述栅极结构102另一侧的上述衬底101中。通过设置上述源区以及多个上述漏区，使得得到的上述LDMOS器件可以实现其性能，进一步保证了上述LDMOS的性能较好。
根据本申请的一种具体实施例，如图1所示，上述LDMOS器件还包括源极60以及多个漏极70，其中，上述源极60贯穿上述介质层50，上述源极60的一端与上述源区105接触，上述源极60的另一端与上述水平场板40接触；多个上述漏极70贯穿上述介质层50，且多个上述漏极70的靠近上述衬底101的一端与多个上述漏区106一一对应接触。通过设置上述源极以及多个上述漏极，使得可以通过上述源极引出上述源区，通过上述漏极引出上述漏区，使得得到的上述LDMOS器件可以实现其性能，进一步保证了上述LDMOS的性能较好。
根据本申请的另一种具体实施例，如图1所示，上述基底10还包括两个隔离层107，两个上述隔离层107分别位于多个上述竖直场板30的两侧的上述衬底101中。通过设置上述隔离层，使得可以通过上述隔离层隔离多个器件，保证了多个器件之间不会互相影响，进一步保证了上述LDMOS器件的性能较好。
根据本申请的又一种具体实施例，如图1所示，上述栅极结构102包括栅氧层104、栅极103以及侧墙结构108，其中，上述栅氧层104位于上述衬底101的靠近上述水平场板40的部分表面上；上述栅极103位于上述栅氧层104的远离上述衬底101的表面上，上述阻挡层20覆盖对应的上述栅极103的远离上述衬底101的部分表面；上述侧墙结构108覆盖上述栅氧层104以及上述栅极103的侧壁，且上述阻挡层20覆盖部分上述侧墙结构108。由于上述侧墙结构覆盖上述栅氧层以及上述栅极的侧壁，使得可以通过上述侧墙结构保护上述栅氧层以及上述栅极的侧壁。
根据本申请的一种具体实施例，上述水平场板的材料包括Al以及Cu中至少一种，上述竖直场板的材料包括钨。
具体地，上述水平场板的材料为铝以及铜中至少一种，上述竖直场板的材料为钨。
一种具体的实施例中，上述隔离层以及上述介质层的材料为二氧化硅。
根据本申请的另一种具体实施例，上述衬底的材料包括硅，上述阻挡层包括SAB层。
具体地，上述SAB的材料为ON（Oxide Nitride，氧化物-氮化物）、ONO（OxideNitride Oxide，氧化物-氮化物-氧化物）以及高K介质中一种，其中，ON以及ONO代表叠层材料，即氧化物以及氮化物的多层叠加材料，且靠近上述栅极结构的为氧化物对应的材料，另外，上述阻挡层可为导体加介电绝缘层构成。
另外，如图1所示，上述LDMOS器件还包括两个金属结构80，两个上述金属结构80分别位于多个上述漏极70的远离上述源极60的一侧，且两个上述金属结构80位于上述隔离层107的远离上述源极60的一侧。
应用过程中，BCD（Bipolar CMOS DMOS，单片集成工艺技术）场板为不可或缺的技术，还可以将场板设计成独立的电压操作。
根据本申请的实施例，还提供了一种LDMOS器件的制作方法。
图5是根据本申请实施例的LDMOS器件的制作方法的流程图。如图5所示，该方法包括以下步骤：
步骤S101，提供基底，上述基底包括衬底以及上述衬底部分表面上的间隔设置的多个栅极结构；
步骤S102，在上述基底的裸露表面上形成多个阻挡层，多个上述阻挡层与多个上述栅极结构一一对应，各上述阻挡层覆盖对应的上述栅极结构的部分侧面以及远离上述衬底的部分表面，且上述阻挡层覆盖上述衬底的靠近上述栅极结构的部分表面；
步骤S103，在上述阻挡层的远离上述衬底的表面上形成多个间隔设置的竖直场板，上述竖直场板的第一端与对应的上述阻挡层接触，一个上述阻挡层对应多个上述竖直场板；
步骤S104，在上述竖直场板的远离上述阻挡层的一侧形成水平场板，上述水平场板与多个上述竖直场板的第二端接触。
上述LDMOS器件的制作方法中，首先，提供基底，上述基底包括衬底以及上述衬底部分表面上的间隔设置的多个栅极结构；然后，在上述基底的裸露表面上形成多个阻挡层，多个上述阻挡层与多个上述栅极结构一一对应，各上述阻挡层覆盖对应的上述栅极结构的部分侧面以及远离上述衬底的部分表面，且上述阻挡层覆盖上述衬底的靠近上述栅极结构的部分表面；之后，在上述阻挡层的远离上述衬底的表面上形成多个间隔设置的竖直场板，上述竖直场板的第一端与对应的上述阻挡层接触，一个上述阻挡层对应多个上述竖直场板；最后，在上述竖直场板的远离上述阻挡层的一侧形成水平场板，上述水平场板与多个上述竖直场板的第二端接触。相比现有技术中的LDMOS的击穿电压较低的问题，本申请的上述LDMOS器件的制作方法，通过先提供上述基底，且上述基底包括上述衬底以及多个间隔设置的上述栅极结构，再通过形成上述阻挡层，使得可以通过上述阻挡层覆盖对应的上述栅极结构的部分表面以及侧面，且覆盖部分上述衬底的表面，使得后续可以在上述阻挡层的远离上述衬底的表面形成多个上述竖直场板，再通过形成单个上述水平场板，使得可以通过单个上述水平场板引出多个上述竖直场板，得到包括多个上述竖直场板以及单个上述水平场板的场板结构，由于场板结构可以平均表面电场以及扩宽耗尽区，使得可以更好的提高LDMOS器件的击穿电压，解决了现有技术中的LDMOS的击穿电压较低的问题，保证了上述LDMOS器件的性能较好。
另外，由于上述竖直场板为竖直的结构，即在上述竖直场板的制作工艺中，可以直接通过刻蚀出沟槽实现，避免了现有技术中需要增加光罩来形成场板，保证了可以通过不增加光罩以及制程技术来制成多个上述竖直场板以及上述水平场板，保证了上述LDMOS的制作过程较为简单。
根据本申请的一种具体实施例，在上述基底的裸露表面上形成多个阻挡层之后，在上述阻挡层的远离上述衬底的表面上形成多个间隔设置的竖直场板之前，上述方法还包括：在上述衬底、上述栅极结构以及上述阻挡层的裸露表面上形成预备介质层，且上述预备介质层的远离上述基底的表面为平面，上述水平场板位于上述预备介质层的远离上述基底的表面上，多个上述竖直场板位于上述预备介质层中。通过在上述衬底、上述栅极结构以及上述阻挡层的裸露表面上形成上述预备介质层，使得可以通过上述预备介质层保护上述栅极结构、上述衬底以及上述阻挡层，且后续可以直接通过刻蚀上述预备介质层形成上述竖直场板，进一步保证了上述LDMOS器件的制作工艺较为简单，同时保证了上述LDMOS器件的性性能较好。
为了进一步保证上述LDMOS器件的制作工艺较为简单，根据本申请的另一种具体实施例，在上述阻挡层的远离上述衬底的表面上形成多个间隔设置的竖直场板，包括：去除部分上述预备介质层，形成多个间隔设置的通孔，多个上述通孔使得部分上述阻挡层裸露，剩余的上述预备介质层形成介质层；在多个上述通孔中沉积金属材料，得到多个上述竖直场板。通过去除部分上述预备介质层，得到多个上述通孔，再通过在上述通孔中沉积金属材料，保证了可以较为简单的得到多个上述竖直场板，避免了现有技术中需要增加光罩来形成场板结构，进一步保证了上述LDMOS器件的制作工艺较为简单，同时进一步保证了上述LDMOS器件的击穿电压较高。
为了进一步保证上述LDMOS器件的制作工艺较为简单，根据本申请的又一种具体实施例，在上述竖直场板的远离上述阻挡层的一侧形成水平场板，包括：在上述介质层的远离上述基底的表面上形成金属层；去除部分上述金属层，使得剩余的上述金属层在上述介质层中的投影覆盖多个上述竖直场板的表面，剩余的上述金属层形成上述水平场板。通过在上述介质层的远离上述基底的表面上形成上述金属层，再通过去除部分上述金属层，使得形成上述水平场板的制作工艺较为简单，进一步保证了上述LDMOS器件的制作工艺较为简单。
另外，通过上述水平场板连接多个上述竖直场板，进一步保证了上述LDMOS器件的击穿电压较高。
根据本申请的一种具体实施例，在上述基底的裸露表面上形成多个阻挡层，包括：在上述衬底以及多个上述栅极结构的裸露表面上形成预备阻挡层；去除部分上述预备阻挡层，使得部分上述栅极结构以及部分上述衬底裸露，剩余的上述预备阻挡层形成多个上述阻挡层。通过在上述衬底以及上述栅极结构的裸露表面上形成上述预备阻挡层，并去除部分上述预备阻挡层得到上述阻挡层，使得可以通过上述阻挡层保护上述栅极结构，进一步保证了上述LDMOS器件的性能较好，以及保证了后续可以在上述阻挡层的表面上形成多个上述竖直场板，进一步保证了上述LDMOS器件的击穿电压较高。
根据本申请的另一种具体实施例，上述预备阻挡层的厚度范围为500埃-700埃。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1）、本申请的上述的LDMOS器件，包括基底、多个阻挡层、多个间隔设置的竖直场板以及水平场板，其中，上述基底包括衬底以及上述衬底部分表面上的间隔设置的多个栅极结构；多个上述阻挡层位于上述基底的一侧，且多个上述阻挡层与多个上述栅极结构一一对应，另外，各上述阻挡层覆盖对应的上述栅极结构的部分侧面以及远离上述衬底的部分表面，且上述阻挡层覆盖上述衬底的靠近上述栅极结构的部分表面；上述竖直场板的第一端与对应的上述阻挡层接触，一个上述阻挡层对应多个上述竖直场板；上述水平场板位于上述竖直场板的远离上述阻挡层的一侧，且上述水平场板与多个上述竖直场板的第二端接触。相比现有技术中的LDMOS的击穿电压较低的问题，本申请的上述LDMOS器件，通过设置包括上述衬底以及间隔设置的多个上述栅极结构，再通过在上述衬底以及上述栅极结构的表面上形成多个上述阻挡层，并形成多个上述竖直场板以及上述水平场板，其中，多个上述竖直场板的一端与上述阻挡层接触，多个上述竖直场板的另一端与上述水平场板接触，由于上述竖直场板与上述阻挡层接触，且一个上述阻挡层对应多个上述竖直场板，使得可以通过单个上述水平场板引出多个上述竖直场板，得到包括多个上述竖直场板以及单个上述水平场板的场板结构，由于场板结构可以平均表面电场以及扩宽耗尽区，使得可以更好的提高LDMOS器件的击穿电压，解决了现有技术中的LDMOS的击穿电压较低的问题，保证了上述LDMOS器件的性能较好。
2）、本申请的上述LDMOS器件的制作方法中，首先，提供基底，上述基底包括衬底以及上述衬底部分表面上的间隔设置的多个栅极结构；然后，在上述基底的裸露表面上形成多个阻挡层，多个上述阻挡层与多个上述栅极结构一一对应，各上述阻挡层覆盖对应的上述栅极结构的部分侧面以及远离上述衬底的部分表面，且上述阻挡层覆盖上述衬底的靠近上述栅极结构的部分表面；之后，在上述阻挡层的远离上述衬底的表面上形成多个间隔设置的竖直场板，上述竖直场板的第一端与对应的上述阻挡层接触，一个上述阻挡层对应多个上述竖直场板；最后，在上述竖直场板的远离上述阻挡层的一侧形成水平场板，上述水平场板与多个上述竖直场板的第二端接触。相比现有技术中的LDMOS的击穿电压较低的问题，本申请的上述LDMOS器件的制作方法，通过先提供上述基底，且上述基底包括上述衬底以及多个间隔设置的上述栅极结构，再通过形成上述阻挡层，使得可以通过上述阻挡层覆盖对应的上述栅极结构的部分表面以及侧面，且覆盖部分上述衬底的表面，使得后续可以在上述阻挡层的远离上述衬底的表面形成多个上述竖直场板，再通过形成单个上述水平场板，使得可以通过单个上述水平场板引出多个上述竖直场板，得到包括多个上述竖直场板以及单个上述水平场板的场板结构，由于场板结构可以平均表面电场以及扩宽耗尽区，使得可以更好的提高LDMOS器件的击穿电压，解决了现有技术中的LDMOS的击穿电压较低的问题，保证了上述LDMOS器件的性能较好。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (15)
1.一种LDMOS器件，其特征在于，所述LDMOS器件包括：
基底，包括衬底以及所述衬底部分表面上的间隔设置的多个栅极结构；
多个阻挡层，位于所述基底的一侧，多个所述阻挡层与多个所述栅极结构一一对应，各所述阻挡层覆盖对应的所述栅极结构的部分侧面以及远离所述衬底的部分表面，且所述阻挡层覆盖所述衬底的靠近所述栅极结构的部分表面；
多个间隔设置的竖直场板，所述竖直场板的第一端与对应的所述阻挡层接触，一个所述阻挡层对应多个所述竖直场板；
水平场板，位于所述竖直场板的远离所述阻挡层的一侧，所述水平场板与多个所述竖直场板的第二端接触。
2.根据权利要求1所述的LDMOS器件，其特征在于，所述阻挡层包括：
第一水平部，所述第一水平部覆盖所述栅极结构的远离所述衬底的部分表面；
倾斜部，所述倾斜部的远离所述衬底的端部与所述第一水平部的端部连接，所述倾斜部覆盖所述栅极结构的一个侧面；
第二水平部，所述第二水平部的端部与所述倾斜部的靠近所述衬底的端部连接，所述第二水平部覆盖部分所述衬底的表面，多个所述竖直场板的第一端与所述第二水平部接触。
3.根据权利要求1所述的LDMOS器件，其特征在于，所述LDMOS器件还包括：
介质层，覆盖所述衬底、所述栅极结构以及所述阻挡层的靠近所述水平场板的表面，且所述介质层的远离所述基底的表面为平面，所述水平场板位于所述介质层的远离所述基底的表面上，多个所述竖直场板位于所述介质层中。
4.根据权利要求3所述的LDMOS器件，其特征在于，所述基底还包括：
源区，位于多个所述栅极结构之间的所述衬底中；
多个漏区，一个所述漏区位于多个所述栅极结构一侧的所述衬底中，一个所述漏区位于多个所述栅极结构另一侧的所述衬底中。
5.根据权利要求4所述的LDMOS器件，其特征在于，所述LDMOS器件还包括：
源极，贯穿所述介质层，所述源极的一端与所述源区接触，所述源极的另一端与所述水平场板接触；
多个漏极，多个所述漏极贯穿所述介质层，且多个所述漏极的靠近所述衬底的一端与多个所述漏区一一对应接触。
6.根据权利要求1所述的LDMOS器件，其特征在于，所述基底还包括：
两个隔离层，分别位于多个所述竖直场板的两侧的所述衬底中。
7.根据权利要求1所述的LDMOS器件，其特征在于，所述栅极结构包括：
栅氧层，位于所述衬底的靠近所述水平场板的部分表面上；
栅极，位于所述栅氧层的远离所述衬底的表面上，所述阻挡层覆盖对应的所述栅极的远离所述衬底的部分表面；
侧墙结构，覆盖所述栅氧层以及所述栅极的侧壁，且所述阻挡层覆盖部分所述侧墙结构。
8.根据权利要求1至7中任一项所述的LDMOS器件，其特征在于，所述水平场板的材料包括Al以及Cu中至少一种，所述竖直场板的材料包括钨。
9.根据权利要求1至7中任一项所述的LDMOS器件，其特征在于，所述衬底的材料包括硅，所述阻挡层包括SAB层。
10.一种LDMOS器件的制作方法，其特征在于，所述方法包括：
提供基底，所述基底包括衬底以及所述衬底部分表面上的间隔设置的多个栅极结构；
在所述基底的裸露表面上形成多个阻挡层，多个所述阻挡层与多个所述栅极结构一一对应，各所述阻挡层覆盖对应的所述栅极结构的部分侧面以及远离所述衬底的部分表面，且所述阻挡层覆盖所述衬底的靠近所述栅极结构的部分表面；
在所述阻挡层的远离所述衬底的表面上形成多个间隔设置的竖直场板，所述竖直场板的第一端与对应的所述阻挡层接触，一个所述阻挡层对应多个所述竖直场板；
在所述竖直场板的远离所述阻挡层的一侧形成水平场板，所述水平场板与多个所述竖直场板的第二端接触。
11.根据权利要求10所述的方法，其特征在于，在所述基底的裸露表面上形成多个阻挡层之后，在所述阻挡层的远离所述衬底的表面上形成多个间隔设置的竖直场板之前，所述方法还包括：
在所述衬底、所述栅极结构以及所述阻挡层的裸露表面上形成预备介质层，且所述预备介质层的远离所述基底的表面为平面，所述水平场板位于所述预备介质层的远离所述基底的表面上，多个所述竖直场板位于所述预备介质层中。
12.根据权利要求11所述的方法，其特征在于，在所述阻挡层的远离所述衬底的表面上形成多个间隔设置的竖直场板，包括：
去除部分所述预备介质层，形成多个间隔设置的通孔，多个所述通孔使得部分所述阻挡层裸露，剩余的所述预备介质层形成介质层；
在多个所述通孔中沉积金属材料，得到多个所述竖直场板。
13.根据权利要求12所述的方法，其特征在于，在所述竖直场板的远离所述阻挡层的一侧形成水平场板，包括：
在所述介质层的远离所述基底的表面上形成金属层；
去除部分所述金属层，使得剩余的所述金属层在所述介质层中的投影覆盖多个所述竖直场板的表面，剩余的所述金属层形成所述水平场板。
14.根据权利要求11所述的方法，其特征在于，在所述基底的裸露表面上形成多个阻挡层，包括：
在所述衬底以及多个所述栅极结构的裸露表面上形成预备阻挡层；
去除部分所述预备阻挡层，使得部分所述栅极结构以及部分所述衬底裸露，剩余的所述预备阻挡层形成多个所述阻挡层。
15.根据权利要求14所述的方法，其特征在于，所述预备阻挡层的厚度范围为500埃-700埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310056746.3A CN115881786A (zh) | 2023-01-19 | 2023-01-19 | Ldmos器件以及ldmos器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310056746.3A CN115881786A (zh) | 2023-01-19 | 2023-01-19 | Ldmos器件以及ldmos器件的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115881786A true CN115881786A (zh) | 2023-03-31 |
Family
ID=85758674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310056746.3A Pending CN115881786A (zh) | 2023-01-19 | 2023-01-19 | Ldmos器件以及ldmos器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115881786A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116799040A (zh) * | 2023-08-28 | 2023-09-22 | 合肥晶合集成电路股份有限公司 | 降低表面电场型半导体器件及其制造方法 |
| CN117677192A (zh) * | 2024-01-31 | 2024-03-08 | 合肥晶合集成电路股份有限公司 | 半导体器件的制作方法以及半导体器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130277741A1 (en) * | 2012-04-23 | 2013-10-24 | Globalfoundries Singapore Pte Ltd | Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device |
| CN110364567A (zh) * | 2019-07-24 | 2019-10-22 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其形成方法 |
| CN111755417A (zh) * | 2019-03-27 | 2020-10-09 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| US20220254888A1 (en) * | 2021-02-09 | 2022-08-11 | United Microelectronics Corp. | Semiconductor device |
| CN115424932A (zh) * | 2022-08-19 | 2022-12-02 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
| CN115472698A (zh) * | 2022-09-14 | 2022-12-13 | 广州粤芯半导体技术有限公司 | 一种ldmos器件结构 |
-
2023
- 2023-01-19 CN CN202310056746.3A patent/CN115881786A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130277741A1 (en) * | 2012-04-23 | 2013-10-24 | Globalfoundries Singapore Pte Ltd | Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device |
| CN111755417A (zh) * | 2019-03-27 | 2020-10-09 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN110364567A (zh) * | 2019-07-24 | 2019-10-22 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其形成方法 |
| US20220254888A1 (en) * | 2021-02-09 | 2022-08-11 | United Microelectronics Corp. | Semiconductor device |
| CN115424932A (zh) * | 2022-08-19 | 2022-12-02 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
| CN115472698A (zh) * | 2022-09-14 | 2022-12-13 | 广州粤芯半导体技术有限公司 | 一种ldmos器件结构 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116799040A (zh) * | 2023-08-28 | 2023-09-22 | 合肥晶合集成电路股份有限公司 | 降低表面电场型半导体器件及其制造方法 |
| CN116799040B (zh) * | 2023-08-28 | 2023-11-03 | 合肥晶合集成电路股份有限公司 | 降低表面电场型半导体器件及其制造方法 |
| CN117677192A (zh) * | 2024-01-31 | 2024-03-08 | 合肥晶合集成电路股份有限公司 | 半导体器件的制作方法以及半导体器件 |
| CN117677192B (zh) * | 2024-01-31 | 2024-04-26 | 合肥晶合集成电路股份有限公司 | 半导体器件的制作方法以及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11588040B2 (en) | LDMOS device and method for forming the same | |
| KR101213068B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US7087958B2 (en) | Termination structure of DMOS device | |
| CN115881786A (zh) | Ldmos器件以及ldmos器件的制作方法 | |
| TWI407564B (zh) | 具有溝槽底部多晶矽結構之功率半導體及其製造方法 | |
| CN111092123A (zh) | 横向双扩散晶体管及其制造方法 | |
| CN103107194A (zh) | 沟槽型功率晶体管组件及其制作方法 | |
| CN1738059A (zh) | 半导体器件及其制造方法 | |
| CN108695392B (zh) | 半导体装置以及其制造方法 | |
| CN111653621A (zh) | Ldmos器件及其制造方法 | |
| JP5422252B2 (ja) | 半導体装置の製造方法 | |
| TWI787828B (zh) | 半導體裝置以及半導體裝置的製造方法 | |
| US11075292B2 (en) | Insulated gate bipolar transistor, and manufacturing method therefor | |
| KR20030026912A (ko) | 고전압 주변부 | |
| CN114429985B (zh) | 具有栅场板结构的横向功率器件及其制备方法 | |
| CN111883594B (zh) | 横向扩散高压器件及其制造方法 | |
| KR20150067509A (ko) | 반도체 전력 소자 및 그 제조 방법 | |
| KR100684906B1 (ko) | 바이폴라 트랜지스터를 갖는 반도체 소자 및 그 형성 방법 | |
| TW202209676A (zh) | 溝槽金氧半電晶體元件及其製造方法 | |
| TWI511284B (zh) | 橫向雙擴散金氧半導體裝置及其製造方法 | |
| CN114512403A (zh) | 半导体器件的制造方法 | |
| CN117810252B (zh) | 一种ldmos器件及其制备方法 | |
| CN110120420B (zh) | 半导体元件及其制造方法 | |
| JP2003163351A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| CN116666444A (zh) | Sgt器件的制备方法以及sgt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230331 |