CN113990937A - 一种单阱ldmos结构及制备方法 - Google Patents

一种单阱ldmos结构及制备方法 Download PDF

Info

Publication number
CN113990937A
CN113990937A CN202111609380.5A CN202111609380A CN113990937A CN 113990937 A CN113990937 A CN 113990937A CN 202111609380 A CN202111609380 A CN 202111609380A CN 113990937 A CN113990937 A CN 113990937A
Authority
CN
China
Prior art keywords
type
metal
region
field plate
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111609380.5A
Other languages
English (en)
Other versions
CN113990937B (zh
Inventor
程晨
王彬
徐凯
吴李瑞
赵佳佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Daoyuan Technology Group Co ltd
Original Assignee
Jiangsu Peregrine Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Peregrine Microelectronics Co ltd filed Critical Jiangsu Peregrine Microelectronics Co ltd
Priority to CN202111609380.5A priority Critical patent/CN113990937B/zh
Publication of CN113990937A publication Critical patent/CN113990937A/zh
Application granted granted Critical
Publication of CN113990937B publication Critical patent/CN113990937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种单阱LDMOS结构及制备方法，结构包括：衬底表面设有外延层，外延层上设有阱区，阱区内设有STI结构，STI结构由依次并排的N个沟槽连接而成。器件上方还依次设有介质层和层间介质层，之间设有栅极场板和漏极场板，通过贯穿层结构的金属分别形成基区、源区、栅极以及漏区的电学通道。本发明通过采用外延层结构以及新的STI结构，提高了器件性能，降低导通电阻同时保持较高的击穿电压。同时，通过采取场板结构，在不增加所感应的电荷量的情况下增加场板的长度，由此可以增加器件的电场分布长度，并改善电场分布，器件的击穿电压得以提高，同时也会有较小的导通电阻。

Description

一种单阱LDMOS结构及制备方法
技术领域
本发明涉及半导体功率器件技术领域，具体涉及一种单阱LDMOS(LateralDouble-Diffused MOSFET，横向双扩散金属氧化物半导体场效应管)结构及制备方法。
背景技术
LDMOS器件是一种常用的功率器件，击穿电压和导通电阻为衡量其性能的重要参数。LDMOS器件追求高击穿电压及低导通电阻，击穿电压是指在保证不被击穿的情况下，LDMOS器件的漏极和栅极之间能够施加的最大电压。传统LDMOS器件的击穿电压和导通电阻相互钳制，提高击穿电压导致导通电阻增加，降低导通电阻导致击穿电压降低，因此只能在导通电阻和击穿电压之间取得一个平衡点。
现有的一种LDMOS结构，如图1所示，包括半导体衬底41，N型阱区47，STI(shallowtrench isolation，浅沟槽隔离)结构49、49a、49b，源区43，漏区44，多晶硅栅极46以及栅极氧化侧墙48b。图中，L为源区43至N型阱区47的横向扩散区域。
以上LDMOS结构存在的问题有：
1、由于在阱区内经常采用传统STI结构，而电流多集中在STI结构的底部边缘，会产生碰撞电离和热载流子。STI结构中的热载流子会捕获电荷，同时在STI结构和硅界面因碰撞电离而产生界面态，从而响器件的性能，同时使器件的导通特性大大降低。
2、该LDMOS器件中，提高击穿电压必然导致导通电阻增加，不能真正有效的提高击穿电压的同时也能保证较小的导通电阻。
发明内容
发明目的：针对上述现有技术，提出一种单阱LDMOS结构及制备方法，改善器件性能，增强击穿电压，降低导通电阻。
技术方案：一种单阱LDMOS结构，包括：A导电类型衬底，所述A导电类型衬底表面设有A导电类型的轻掺杂外延层，所述轻掺杂外延层上设有B导电类型的阱区，所述B导电类型的阱区内设有第一类STI结构，并在所述轻掺杂外延层表面有源区范围内分别设有三个第二类STI结构；
所述LDMOS结构的栅极位于所述轻掺杂外延层表面并横跨部分B导电类型的阱区，所述LDMOS结构的源区位于所述栅极左侧与第一个第二类STI结构之间，所述LDMOS结构的漏区位于B导电类型的阱区内并位于所述第一类STI结构右侧与第二个第二类STI结构之间；在所述第一个第二类STI结构左侧与第三个第二类STI结构之间设有A导电类型基区；
其中，所述第一类STI结构包括依次并排的N个沟槽，相邻沟槽通过在表面自上向下刻蚀并氧化形成的氧化层连接，沟槽的深度小于所述第二个第二类STI结构的深度。
进一步的，所述基区、源区、栅极、漏区的顶部分别设有金属硅化物；在器件表面设有介质层，在所述介质层上设有分别连接各金属硅化物的窄沟槽，各窄沟槽内分别设有连接各金属硅化物的金属插塞；所述栅极对应的金属插塞顶部设有栅极场板，所述漏区对应的金属插塞顶部设有漏极场板；
在介质层、栅极场板以及漏极场板的表面还覆盖有层间介质层，在所述层间介质层上设有分别连接各金属插塞的通孔，各通孔内分别填充有金属；在所述层间介质层表面设有分别连接各通孔内金属的电极。
进一步的，所述第一类STI结构的沟槽的深度H2为所述第二类STI结构深度的61.2%-89.8%。
进一步的，A导电类型和B导电类型具体为：A为P型，B为N型；或者，A为N型，B为P型。
进一步的，所述栅极场板和漏极场板的材质分别为多晶硅或金属。
进一步的，连接相邻沟槽的所述氧化层的深度H1为H2的19.8%-62.3%。
一种单阱LDMOS结构的制备方法，包括：
Ⅰ：在A导电类型衬底上外延生长形成A导电类型的轻掺杂外延层；
Ⅱ：将器件放入高温炉中，通入氧气与器件表面的硅反应，在表面生长氧化层；
Ⅲ：在轻掺杂外延层表面向下注入形成B导电类型的阱区；
Ⅳ：在B导电类型的阱区内制作形成第一类STI结构，并在轻掺杂外延层表面有源区范围内分别制作形成三个第二类STI结构；其中，所述第一类STI结构包括依次并排的N个沟槽，相邻沟槽通过在表面自上向下刻蚀并氧化形成的氧化层连接；
Ⅴ：在轻掺杂外延层表面硅氧化形成氧化层，随后淀积生长并刻蚀形成多晶硅的栅极，栅极横跨部分B导电类型的阱区；
Ⅵ：在栅极左侧和第一个第二类STI结构之间注入形成B导电类型轻掺杂漏注入的第一浅注入区，同时的，在B导电类型的阱区内并位于第一类STI结构右侧与第二个第二类STI结构之间注入形成B导电类型轻掺杂漏注入的第二浅注入区；
Ⅶ：在栅极左右侧边分别淀积氧化形成侧墙；
Ⅷ：在第一浅注入区进行同导电类型的高剂量注入形成源区，同时的，在第二浅注入区进行同导电类型的高剂量注入形成漏区；
Ⅸ：在第一个第二类STI结构左侧和第三个第二类STI结构之间离子注入形成A导电类型基区；
X：在所述基区、源区、栅极、漏区顶部分别淀积形成金属硅化物。
进一步的，还包括：
XI：在器件表面淀积介质层，并刻蚀制作出分别位于各金属硅化物顶部的窄沟槽；
XII：对各窄沟槽进行金属淀积填充，窄沟槽内分别填满金属形成金属插塞；
XIII：在栅极对应的金属插塞顶部淀积生长形成栅极场板，同时在漏区对应的金属插塞顶部淀积生长形成漏极场板；
XIV：在介质层、栅极场板以及漏极场板的表面形成层间介质层，随后在基区、源区、栅极、漏区顶部分别刻蚀通孔，各通孔与垂直对应的金属插塞相连；
XV：对各通孔进行金属淀积填充，使各通孔内填满金属；
XVI：在层间介质层表面形成分别对应连接各通孔内金属的电极。
进一步的，所述步骤XII中，在窄沟槽内先淀积一层阻挡层金属充当金属与介质层的粘合剂，再在阻挡层金属表面淀积氮化金属充当金属的扩散阻挡层。
进一步的，所述栅极场板和漏极场板的材质分别为多晶硅或金属。
有益效果：1、通过采用了外延层结构以及新的浅槽隔离结构，提高了器件性能，保持较高的击穿电压。
2、通过采取场板结构，在不增加所感应的电荷量的情况下增加场板的长度，由此可以增加器件的电场分布长度，并改善电场分布，器件的击穿电压得以提高，同时也会有较小的导通电阻。
3、本发明的LDMOS是单阱型器件，工艺简单，特别适用于逻辑CMOS工艺中。
附图说明
图1为现有的一种LDMOS结构的剖面示意图；
图2为本发明单阱LDMOS结构的剖面示意图；
图3为本发明结构中第一类STI结构的示意图；
图4为本发明结构与现有技术的击穿电压(BV)/导通电阻(Rsp)对比图。
具体实施方式
下面结合附图对本发明做更进一步的解释。
如图2所述的一种单阱LDMOS结构，其制备方法包括：
Ⅰ：在A导电类型衬底200上外延生长形成A导电类型的轻掺杂外延层210。
增加的A导电类型的轻掺杂外延层210与A导电类型衬底200有着完全相同的晶格结构，只是纯度更高，晶格缺陷更少，它的作用是作为缓冲层，当施加大电压后，减轻大电流直接流向衬底导致器件被烧毁的风险。
Ⅱ：将器件放入高温炉中，通入氧气与器件表面的硅反应，在其表面生长氧化层，保护轻掺杂外延层210表面免受玷污和防止在后续离子注入过程中对硅片的过度损伤，同时还能控制注入过程中杂质的注入深度。
Ⅲ：通过涂胶、显影、曝光、注入步骤在轻掺杂外延层210表面向下注入形成B导电类型的阱区310。B导电类型的阱区310需要进行两次注入，第一次是高能量大剂量注入，第二次比第一次的能量和注入量都小。
Ⅳ：在B导电类型的阱区310内制作形成第一类STI结构103，并在轻掺杂外延层210表面有源区范围内分别制作形成三个第二类STI结构105A、105B、105C。
其中，STI结构通过从轻掺杂外延层210的表面正面向下经过刻蚀、氧化物填充和氧化物平坦化步骤形成。三个第二类STI结构105A、105B、105C的刻蚀深度相同，STI结构内填充的物质为氧化硅。第二类STI结构105B位于B导电类型的阱区310和轻掺杂外延层210之间。
B导电类型的阱区310内的第一类STI结构103如图3所示，其包括依次并排的N个沟槽103-i，相邻沟槽103-i通过在表面自上向下刻蚀并氧化形成的氧化层连接，该氧化层的深度为H1，其中i=1,2,3...N，N≥2。沟槽103-i的刻蚀深度H2小于第二类STI结构105B的刻蚀深度。图中，L1为单个沟槽103-i的槽底宽度，L2为相邻沟槽103-i槽底之间的间距。
Ⅴ：在轻掺杂外延层210表面硅氧化形成氧化层，随后淀积生长形成多晶硅，根据图形化掩膜版，经过涂胶、光刻、刻蚀步骤将需要去除的多晶硅和氧化层410刻蚀掉，留在轻掺杂外延层210表面的氧化层和多晶硅分别形成为栅氧层410和栅极420，栅极420横跨部分B导电类型的阱区310。
Ⅵ：在栅极420左侧和第二类STI结构105A之间注入形成B导电类型轻掺杂漏(LDD)注入的第一浅注入区320，同时的，在B导电类型的阱区310内并位于第一类STI结构103右侧与第二类STI结构105B之间注入形成B导电类型轻掺杂漏(LDD)注入的第二浅注入区321。
此步骤是为了防止在制造工艺越来越先进的情况下，栅极的宽度不断减小，栅极结构下的沟道长度不断减小，增加了源漏间电荷穿通的可能，通过此步骤可以减少沟道漏电流的产生。
Ⅶ：在栅极420左右侧边分别淀积氧化形成侧墙430。侧墙是用来环绕栅极420，防止更大剂量的源漏注入过于接近沟道导致可能发生源漏穿通。
Ⅷ：根据步骤Ⅵ，在第一浅注入区320进行同导电类型的高剂量注入形成源区330s，同时的，在第二浅注入区321进行同导电类型的高剂量注入形成漏区330d。
其中，源区330s和漏区330d的结深均超过浅注入区，但是比B导电类型的阱区310的结深浅。源区330s的结深不能超过第二类STI结构105A深度；漏区330d的结深不能超过第一类STI结构103和第二类STI结构105B深度。
Ⅸ：在第二类STI结构105A左侧和105C之间离子注入形成A导电类型基区340。
X：在器件表面的有源区淀积金属，并快速退火，金属与表面硅发生反应生成金属硅化物450，最后将没有发生反应的金属除去，只留下金属硅化物在器件表面，金属硅化物450分别形成于基区340、源区330s、栅极420、漏区330d顶部。其中，淀积的金属须是能与硅反应形成金属硅化物，但是却不能与氧化物发生反应的物质。
XI：在器件表面经过淀积介质层510、化学机械抛光、刻印、刻蚀步骤，在介质层510中刻蚀制作出分别位于各金属硅化物450顶部的各窄沟槽610，即窄沟槽610分别分布于基区340、源区330s、栅极420、漏区330d顶部。其中，介质层510是氮化硅和氧化硅组合。
XII：对各窄沟槽610进行金属淀积填充，窄沟槽610内分别填满金属710形成金属插塞。
具体的，在窄沟槽610内先淀积一层阻挡层金属充当金属710与介质层510的粘合剂，随后再在阻挡层金属表面淀积氮化金属充当金属710的扩散阻挡层。
XIII：在栅极420对应的金属插塞顶部淀积生长形成栅极场板620g，同时在漏区330d对应的金属插塞顶部淀积生长形成漏极场板620d。
其中，栅极场板620g长度Lg和漏极场板620d长度Ld可调，但是不能相互接触，
栅极场板620g和漏极场板620d采用的物质方案如下：
栅极场板620g 漏极场板620d
方案一 多晶硅 多晶硅
方案二 多晶硅 金属
方案三 金属 多晶硅
方案四 金属 金属
XIV：在介质层510、栅极场板620g以及漏极场板620d的表面通过淀积氧化物、磨抛、刻蚀步骤形成层间介质层520，随后在基区340、源区330s、栅极420、漏区330d顶部光刻刻蚀形成对应的通孔630，并且步骤XIII制备的栅极场板620g不能延伸到源区330s的顶部且不能与通孔630接触。各个通孔630与其垂直对应的金属插塞是相连的，将基区340、源区330s、栅极420、漏区330d接到顶部。其中，层间介质层520是由多个介质堆叠形成的结构。
XV：对各通孔630进行金属淀积填充，使各通孔630内填满金属710。
具体的，在通孔630内，先淀积一种阻挡层金属充当金属710与层间介质层520的粘合剂，随后再在阻挡层金属表面淀积氮化金属充当金属710的扩散阻挡层。
XVI：在层间介质层520表面经过淀积、遮蔽、刻蚀步骤形成电极720，电极720形成于基区340、源区330s、栅极420、漏区330d顶部，并形成了电学通道。其中，电极720是由多种不同难熔金属组成，如铝、铜等。
以上步骤中，导电类型A和B分为以下两种方案：
导电类型 A B
方案一 P型 N型
方案二 N型 P型
通过以上方法制备得到的单阱LDMOS结构中，设置的第一类STI结构103可以有效避免电流集中在STI结构底部边缘，产生碰撞电离和热载流子；同时也能起到隔离作用，提高器件击穿电压效果，其具体原因是：
1、现有技术中设置的常规的STI结构，由于STI结构深度较深，会导致源极至漏极的电流集中在STI结构的底部边缘，产生碰撞电离和热载流子，STI结构中的热载流子会捕获电荷，同时在STI结构和硅界面因碰撞电离而产生界面态，从而影响器件的性能。本发明的第一类STI结构103中，设置各沟槽103-i的深度H2小于第二类STI结构105B的刻蚀深度，同时设置通过氧化层连接的依次并排的N个沟槽103-i，可以有效的避免电流集中在STI结构底部边缘。
2、若STI结构深度太浅，也会因为源极电流很容易到达漏极，反而起不到STI结构原本应该有的隔离作用和提高击穿电压的效果。因此，沟槽103-i的刻蚀深度H2优选范围为第二类STI结构105C、105A、105B深度的61.2%-89.8%，第二类STI结构105C、105A、105B的深度根据实际工艺需求决定，这里不做限定。连接相邻沟槽103-i的氧化层的深度H1优选范围为H2的19.8%-62.3%。
此外，本发明在介质层510表面淀积生长形成栅极场板620g和漏极场板620d具有以下优点：
1、在不增加所感应的电荷量情况下，增加栅极场板620g和漏极场板620d的长度，也即增加了栅极电场分布长度，减小了栅极峰值电场强度，分散了器件的峰值电场，进而提高了击穿电压。
2、栅极场板620g和漏极场板620d之间存在的栅漏电容，可以使得源区330s至漏区330d的电流传导速率加快，从而进一步降低了导通电阻Rsp。
图4为本发明结构与现有技术的击穿电压(BV)/导通电阻(Rsp)对比图，可以看出，相较于现有结构，本发明结构具有较高的击穿电压和较低的导通电阻。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种单阱LDMOS结构，其特征在于，包括：A导电类型衬底（200），所述A导电类型衬底（200）表面设有A导电类型的轻掺杂外延层（210），所述轻掺杂外延层（210）上设有B导电类型的阱区（310），所述B导电类型的阱区（310）内设有第一类STI结构（103），并在所述轻掺杂外延层（210）表面有源区范围内分别设有三个第二类STI结构；
所述LDMOS结构的栅极（420）位于所述轻掺杂外延层（210）表面并横跨部分B导电类型的阱区（310），所述LDMOS结构的源区（330s）位于所述栅极（420）左侧与第一个第二类STI结构（105A）之间，所述LDMOS结构的漏区（330d）位于B导电类型的阱区（310）内并位于所述第一类STI结构（103）右侧与第二个第二类STI结构（105B）之间；在所述第一个第二类STI结构（105A）左侧与第三个第二类STI结构（105C）之间设有A导电类型基区（340）；
其中，所述第一类STI结构（103）包括依次并排的N个沟槽（103-i），相邻沟槽（103-i）通过在表面自上向下刻蚀并氧化形成的氧化层连接，沟槽（103-i）的深度小于所述第二个第二类STI结构（105B）的深度。
2.根据权利要求1所述的单阱LDMOS结构，其特征在于，所述基区（340）、源区（330s）、栅极（420）、漏区（330d）的顶部分别设有金属硅化物（450）；在器件表面设有介质层（510），在所述介质层（510）上设有分别连接各金属硅化物（450）的窄沟槽（610），各窄沟槽（610）内分别设有连接各金属硅化物（450）的金属插塞；所述栅极（420）对应的金属插塞顶部设有栅极场板（620g），所述漏区（330d）对应的金属插塞顶部设有漏极场板（620d）；
在介质层（510）、栅极场板（620g）以及漏极场板（620d）的表面还覆盖有层间介质层（520），在所述层间介质层（520）上设有分别连接各金属插塞的通孔（630），各通孔（630）内分别填充有金属；在所述层间介质层（520）表面设有分别连接各通孔（630）内金属的电极（720）。
3.根据权利要求1或2所述的单阱LDMOS结构，其特征在于，所述第一类STI结构（103）的沟槽（103-i）的深度H2为所述第二类STI结构深度的61.2%-89.8%。
4.根据权利要求1或2所述的单阱LDMOS结构，其特征在于，A导电类型和B导电类型具体为：A为P型，B为N型；或者，A为N型，B为P型。
5.根据权利要求1或2所述的单阱LDMOS结构，其特征在于，所述栅极场板（620g）和漏极场板（620d）的材质分别为多晶硅或金属。
6.根据权利要求3所述的单阱LDMOS结构，其特征在于，连接相邻沟槽（103-i）的所述氧化层的深度H1为H2的19.8%-62.3%。
7.一种单阱LDMOS结构的制备方法，其特征在于，包括：
Ⅰ：在A导电类型衬底（200）上外延生长形成A导电类型的轻掺杂外延层（210）；
Ⅱ：将器件放入高温炉中，通入氧气与器件表面的硅反应，在表面生长氧化层；
Ⅲ：在轻掺杂外延层（210）表面向下注入形成B导电类型的阱区（310）；
Ⅳ：在B导电类型的阱区（310）内制作形成第一类STI结构（103），并在轻掺杂外延层（210）表面有源区范围内分别制作形成三个第二类STI结构（105A、105B、105C）；其中，所述第一类STI结构（103）包括依次并排的N个沟槽（103-i），相邻沟槽（103-i）通过在表面自上向下刻蚀并氧化形成的氧化层连接；
Ⅴ：在轻掺杂外延层（210）表面硅氧化形成氧化层（410），随后淀积生长并刻蚀形成多晶硅的栅极（420），栅极（420）横跨部分B导电类型的阱区（310）；
Ⅵ：在栅极（420）左侧和第一个第二类STI结构（105A）之间注入形成B导电类型轻掺杂漏注入的第一浅注入区（320），同时的，在B导电类型的阱区（310）内并位于第一类STI结构（103）右侧与第二个第二类STI结构（105B）之间注入形成B导电类型轻掺杂漏注入的第二浅注入区（321）；
Ⅶ：在栅极（420）左右侧边分别淀积氧化形成侧墙（430）；
Ⅷ：在第一浅注入区（320）进行同导电类型的高剂量注入形成源区（330s），同时的，在第二浅注入区（321）进行同导电类型的高剂量注入形成漏区（330d）；
Ⅸ：在第一个第二类STI结构（105A）左侧和第三个第二类STI结构（105C）之间离子注入形成A导电类型基区（340）；
X：在所述基区（340）、源区（330s）、栅极（420）、漏区（330d）顶部分别淀积形成金属硅化物（450）。
8.根据权利要求7所述的一种单阱LDMOS结构的制备方法，其特征在于，还包括：
XI：在器件表面淀积介质层（510），并刻蚀制作出分别位于各金属硅化物（450）顶部的窄沟槽（610）；
XII：对各窄沟槽（610）进行金属淀积填充，窄沟槽（610）内分别填满金属（710）形成金属插塞；
XIII：在栅极（420）对应的金属插塞顶部淀积生长形成栅极场板（620g），同时在漏区（330d）对应的金属插塞顶部淀积生长形成漏极场板（620d）；
XIV：在介质层（510）、栅极场板（620g）以及漏极场板（620d）的表面形成层间介质层（520），随后在基区（340）、源区（330s）、栅极（420）、漏区（330d）顶部分别刻蚀通孔（630），各通孔（630）与垂直对应的金属插塞相连；
XV：对各通孔（630）进行金属淀积填充，使各通孔（630）内填满金属（710）；
XVI：在层间介质层（520）表面形成分别对应连接各通孔（630）内金属（710）的电极（720）。
9.根据权利要求8所述的一种单阱LDMOS结构的制备方法，其特征在于，所述步骤XII中，在窄沟槽（610）内先淀积一层阻挡层金属充当金属（710）与介质层（510）的粘合剂，再在阻挡层金属表面淀积氮化金属充当金属（710）的扩散阻挡层。
10.根据权利要求8或9所述的一种单阱LDMOS结构的制备方法，其特征在于，所述栅极场板（620g）和漏极场板（620d）的材质分别为多晶硅或金属。
CN202111609380.5A 2021-12-27 2021-12-27 一种单阱ldmos结构及制备方法 Active CN113990937B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111609380.5A CN113990937B (zh) 2021-12-27 2021-12-27 一种单阱ldmos结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111609380.5A CN113990937B (zh) 2021-12-27 2021-12-27 一种单阱ldmos结构及制备方法

Publications (2)

Publication Number Publication Date
CN113990937A true CN113990937A (zh) 2022-01-28
CN113990937B CN113990937B (zh) 2022-04-15

Family

ID=79734511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111609380.5A Active CN113990937B (zh) 2021-12-27 2021-12-27 一种单阱ldmos结构及制备方法

Country Status (1)

Country Link
CN (1) CN113990937B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115020497A (zh) * 2022-08-09 2022-09-06 广州粤芯半导体技术有限公司 半导体器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100063576A (ko) * 2008-12-03 2010-06-11 한국전자통신연구원 고전압 ｌｄｍｏｓ 트랜지스터 및 그 제조 방법
CN105448990A (zh) * 2014-08-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法
CN106972060A (zh) * 2017-03-23 2017-07-21 苏州远创达科技有限公司 半导体功率器件
CN109300988A (zh) * 2018-10-08 2019-02-01 深圳市南硕明泰科技有限公司 一种ldmos及其制造方法
CN111697081A (zh) * 2020-07-31 2020-09-22 华虹半导体(无锡)有限公司 Ldmos器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100063576A (ko) * 2008-12-03 2010-06-11 한국전자통신연구원 고전압 ｌｄｍｏｓ 트랜지스터 및 그 제조 방법
CN105448990A (zh) * 2014-08-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法
CN106972060A (zh) * 2017-03-23 2017-07-21 苏州远创达科技有限公司 半导体功率器件
CN109300988A (zh) * 2018-10-08 2019-02-01 深圳市南硕明泰科技有限公司 一种ldmos及其制造方法
CN111697081A (zh) * 2020-07-31 2020-09-22 华虹半导体(无锡)有限公司 Ldmos器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115020497A (zh) * 2022-08-09 2022-09-06 广州粤芯半导体技术有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
CN113990937B (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
US10297677B2 (en) LDMOS power semiconductor device and manufacturing method of the same
TWI478241B (zh) 金氧半場效應電晶體作用區與邊界終止區的電荷平衡
US7344945B1 (en) Method of manufacturing a drain side gate trench metal-oxide-semiconductor field effect transistor
US8030705B2 (en) Semiconductor device and method of fabricating the same
US6924530B2 (en) Double diffused MOS transistor and method for manufacturing same
US20100084686A1 (en) Assymetric hetero-doped high-voltage mosfet (ah2mos)
EP1096574A2 (en) Power MOSFET having a trench gate electrode and method of making the same
US9000516B2 (en) Super-junction device and method of forming the same
US6773997B2 (en) Method for manufacturing a high voltage MOSFET semiconductor device with enhanced charge controllability
US9484436B2 (en) Power LDMOS semiconductor device with reduced on-resistance and manufacturing method thereof
WO2002103804A1 (en) Symmetric trench mosfet device and method of making same
CN113921607B (zh) 一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法
KR100589489B1 (ko) 횡형 디모스의 제조방법
CN111933714A (zh) 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法
CN113990937B (zh) 一种单阱ldmos结构及制备方法
US7126197B2 (en) Power MOSFET and methods of making same
CN112242445A (zh) Ldmos器件及其形成方法
CN115602543A (zh) 一种半导体结构的制作方法
CN112635331B (zh) 一种超级结功率器件的制备方法
CN101355036B (zh) 沟槽栅半导体器件及其制造方法
CN112349778B (zh) 一种具有hvbn结构的resurf ldmos器件
US20240178283A1 (en) Ldmos device and method of fabrication of same
KR100605908B1 (ko) 반도체 소자 및 그 제조 방법
KR100200343B1 (ko) 고내압 모스 트랜지스터 및 그 제조방법
KR100524635B1 (ko) 피모스 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220429

Address after: No. 88, Wenchang East Road, Yangzhou, Jiangsu 225000

Patentee after: Jiangsu Daoyuan Technology Group Co.,Ltd.

Address before: 211135 enlightenment star Nanjing maker space G41, second floor, No. 188, Qidi street, Qilin science and Technology Innovation Park, Qixia District, Nanjing, Jiangsu Province

Patentee before: Jiangsu Peregrine Microelectronics Co.,Ltd.