CN109767982A - 双极晶体管及其制备方法 - Google Patents
双极晶体管及其制备方法 Download PDFInfo
- Publication number
- CN109767982A CN109767982A CN201811518023.6A CN201811518023A CN109767982A CN 109767982 A CN109767982 A CN 109767982A CN 201811518023 A CN201811518023 A CN 201811518023A CN 109767982 A CN109767982 A CN 109767982A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- bipolar transistor
- opening
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明提供一种双极晶体管的制备方法,其包括S101:衬底上形成埋层;S102:在埋层上形成外延层,自外延层延伸至埋层内间隔形成第一沟槽;S103:在第一沟槽内填充饱和原位掺杂多晶硅层;S104:在外延层上形成第一氧化层,贯穿氧化层并位于外延层的上表面的第一开口,在第一氧化层上和第一开口内形成第一多晶硅层;S105:在第一多晶硅层上形成第二氧化层,形成第二开口;S106:外延层内形成第一注入区和第二注入区;S107:在第二开口的侧壁形成第三氧化层,之后在第三氧化层之间形成第二多晶硅层。本发明还提供一种双极晶体管,提高了工作频率和可靠性。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种双极晶体管及其制备方法。
背景技术
双极型晶体管有两种基本结构:PNP型和NPN型。在这3层半导体中,中间一层称基区,外侧两层分别称发射区和集电区。当基区注入少量电流时,在发射区和集电区之间就会形成较大的电流,这就是晶体管的放大效应。双极晶体管中,电子和空穴同时参与导电。同场效应晶体管相比,双极型晶体管开关速度慢,输入阻抗小,功耗大。
对于高频双极晶体管来说,频率是非常重要的一个参数,其中,静态参数中的集电极与发射极之间的饱和压降(Vcesat)对于高频双极晶体管的频率影响较大,当集电极与发射极间的饱和压降增大时,使双极晶体管的开关速度变慢,导致双极晶体管的性能下降。
发明内容
有鉴于此,本发明提供一种降低集电极电阻、提高工作频率的双极晶体管的制备方法,来解决上述存在的技术问题,一方面,本发明采用以下具体方案来实现。
一种双极晶体管的制备方法,其特征在于,其包括:
步骤S101:提供一个第一导电类型的衬底,在所述衬底上形成第二导电类型的埋层;
步骤S102:在所述埋层的上表面形成第二导电类型的外延层,自所述外延层的上表面延伸至所述埋层内且间隔形成的两个第一沟槽;
步骤S103:在所述第一沟槽内填充饱和原位掺杂多晶硅层;
步骤S104:在所述外延层的上表面形成第一氧化层,位于两个第一沟槽之间且贯穿所述第一氧化层的第一开口,在所述第一氧化层的上表面和所述第一开口内形成第一多晶硅层;
步骤S105:在所述第一多晶硅层的上表面形成第二氧化层,刻蚀去除所述第一开口的两侧的第二氧化层及第一多晶硅层,刻蚀去除所述第一开口内的第二氧化层及第一多晶硅层形成第二开口;
步骤S106:在所述第一多晶硅层对应的所述外延层内注入第一导电类型的离子形成第一注入区,在所述第二开口对应的外延层内注入第一导电类型的离子形成第二注入区,所述第一注入区的浓度大于所述第二注入区的浓度;
步骤S107:在所述第二开口的侧壁形成第三氧化层,再在所述第二开口内形成第二多晶硅层。
另一方面,本发明还提供一种双极晶体管,采用上述步骤S101至S107所述的光电二极管的制备方法制备而成,,所述双极晶体管包括:
第一导电类型的衬底;
形成在所述衬底上的第二导电类型的埋层;
形成在所述埋层的上表面形成第二导电类型的外延层,自所述外延层的上表面延伸至所述埋层内且间隔形成的两个第一沟槽;
在所述第一沟槽内填充饱和原位掺杂多晶硅层;
形成在所述外延层的上表面的第一氧化层,位于两个第一沟槽之间且贯穿所述第一氧化层的第一开口,在所述第一氧化层的上表面和所述第一开口内形成第一多晶硅层;
形成在所述第一多晶硅层的上表面的第二氧化层,位于所述第一开口的两侧的第二氧化层及第一多晶硅层之间的第二开口;
位于所述在所述第一多晶硅层对应的所述外延层内的第一导电类型的第一注入区,位于所述第二开口对应的外延层内的第一导电类型的第二注入区,所述第一注入区的浓度大于所述第二注入区的浓度;
形成在所述第二开口的侧壁的第三氧化层及形成在所述第二开口内的第二多晶硅层。
本发明提供一种双极晶体管及其制备方法的有益效果为:通过在所述衬底上形成埋层,可以减小所述双极晶体管的集电极串联电阻,在形成所述第一沟槽后通入氢气并高温快速热退火,可以对所述第一沟槽的侧壁由于刻蚀带来的损伤进行有效修复,提升所述饱和原位掺杂多晶硅层和所述第一沟槽的侧壁的接触效果。有效降低接触电阻。所述第一沟槽延伸至所述埋层内,可以降低所述双极晶体管的集电区的接触电阻,所述第一沟槽内填充所述饱和原位掺杂多晶硅层,可以大幅降低所述双极晶体管的集电极电阻,从而降低所述双极晶体管的集电极与发射极间的饱和压降,提高了所述双极晶体管的工作频率,也增强了所述双极晶体管的工作性能和可靠性。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明双极晶体管的制备流程图;
图2至图13为本发明双极晶体管的制备过程图;
图14为本发明双极晶体管的结构示意图。
图中:双极晶体管1;衬底10;埋层20;外延层30;第一沟槽31;饱和原位掺杂多晶硅层32;第一氧化层33;第一开口34;第一多晶硅层35;第二氧化层36;第二开口37;第一注入区41;第二注入区42;第三氧化层43;第二多晶硅层44;第二沟槽45;第四氧化层46;介质层50;第一接触孔51;第二接触孔52;第三接触孔53;第一金属层54;第二金属层55;第三金属层56.
具体实施方式
为了能够更清楚地理解本发明的具体技术方案、特征和优点,下面结合附图和具体实施方式对本发明进行进一步的详细描述。
在本发明的描述中,需要说明的是,术语“上”、“下”、“左”、“右”、“横向”、“纵向”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
参阅图1,一方面,本发明提供一种双极晶体管1的制备方法,其包括以下工艺步骤:
步骤S101:提供一个第一导电类型的衬底10,在所述衬底10上形成第二导电类型的埋层20;
步骤S102:在所述埋层20的上表面形成第二导电类型的外延层30,自所述外延层30的上表面延伸至所述埋层20内间隔形成的两个第一沟槽31;
步骤S103:在所述第一沟槽31内填充饱和原位掺杂多晶硅层32;
步骤S104:在所述外延层30的上表面形成第一氧化层33,位于两个第一沟槽31之间且贯穿所述第一氧化层33的第一开口34,在所述第一氧化层33的上表面和所述第一开口34内形成第一多晶硅层35;
步骤S105:在所述第一多晶硅层35的上表面形成第二氧化层36,刻蚀去除所述第一开口34的两侧的第二氧化层36及第一多晶硅层35,刻蚀去除所述第一开口34内的第二氧化层36及第一多晶硅层35形成第二开口37;
步骤S106:在所述第一多晶硅层35对应的所述外延层30内注入第一导电类型的离子形成第一注入区41,在所述第二开口37对应的外延层30内注入第一导电类型的离子形成第二注入区42,所述第一注入区41的浓度大于所述第二注入区42的浓度;
步骤S107:在所述第二开口37的侧壁形成第三氧化层43,再在所述第二开口37内形成第二多晶硅层44。
本发明通过在所述衬底10上形成埋层20,可以减小所述双极晶体管1的集电极串联电阻,自所述外延层30的上表面延伸至所述衬底10形成所述第二沟槽45,所述第二沟槽45内填充第四氧化层46用于隔离电流在所述双极晶体管1内从旁路流出的现象。在形成所述第一沟槽31后通入氢气并高温快速热退火,可以对所述第一沟槽31的侧壁由于刻蚀带来的损伤进行有效修复,提升所述饱和原位掺杂多晶硅层32和所述第一沟槽31的侧壁的接触效果。有效降低接触电阻。所述第一沟槽31延伸至所述埋层20内,可以降低所述双极晶体管1的集电区的接触电阻,所述第一沟槽31内填充所述饱和原位掺杂多晶硅层32,可以大幅降低所述双极晶体管1的集电极电阻,从而降低所述双极晶体管1的集电极与发射极间的饱和压降,提高了所述双极晶体管1的工作频率,也增强了所述双极晶体管1的工作性能和可靠性。
参阅图14,另一方面,本发明还提供一种双极晶体管1,采用上述步骤S101至S107所述的光电二极管1的制备方法制备而成。所述双极晶体管包括:
第一导电类型的衬底10;
形成在所述衬底10上的第二导电类型的埋层20;
形成在所述埋层20的上表面形成第二导电类型的外延层30,自所述外延层30的上表面延伸至所述埋层20内且间隔形成的两个第一沟槽31;
在所述第一沟槽31内填充饱和原位掺杂多晶硅层32;
形成在所述外延层30的上表面的第一氧化层33,位于两个第一沟槽31之间且贯穿所述第一氧化层33的第一开口34,在所述第一氧化层33的上表面和所述第一开口34内形成第一多晶硅层35;
形成在所述第一多晶硅层35的上表面的第二氧化层36,位于所述第一开口37的两侧的第二氧化层36及第一多晶硅层35之间的第二开口37;
位于所述第一多晶硅层35对应的所述外延层30内的第一导电类型的第一注入区41,位于所述第二开口37对应的外延层30内的第一导电类型的第二注入区42,所述第一注入区41的浓度大于所述第二注入区的浓度42;
形成在所述第二开口37的侧壁的第三氧化层43及形成在所述第二开口37内的第二多晶硅层44。
进一步地,所述双极晶体管1还包括:
位于所述第一沟槽31的外侧自所述外延层30的上表面延伸至所述衬底10的第二沟槽45,所述第二沟槽45内填充有第四氧化层46;
位于所述第一氧化层33、所述第二氧化层36、所述第三氧化层43及所述第二多晶硅层44的上表面的介质层50;
贯穿所述介质层50延伸至所述饱和原位掺杂多晶硅层32的上表面并部分位于所述介质层50上的第一金属层54,贯穿所述介质层50延伸至所述第一多晶硅层35的上表面并部分位于所述介质层50上的第二金属层55,贯穿所述介质层50延伸至所述第二多晶硅层44的上表面并部分位于所述介质层50上的第三金属层56。
进一步地,所述第一注入区41的浓度大于所述第二注入区42的浓度,所述第二多晶硅层44的厚度大于所述第三氧化层43的厚度。
参阅图2,具体的,所述步骤S101中,提供一个第一导电类型的衬底10,所述衬底10的材料可以是硅或锗,在本实施方式中,选用高纯度硅作为衬底10的材料,如此,便于实现,且可以降低制造成本。首先用热氧化法在所述衬底10上生长一层氧化膜,接着进行第一次光刻,刻蚀出所述埋层20的生长区,最后用扩散或离子注入法向所述埋层20的生长区内掺入施主杂质,如第五主族元素,常用磷、砷、锑等,形成所述埋层20可以降低所述双极晶体管1的集电极串联电阻,减小寄生管的影响,提高了所述双极晶体管1的工作性能。
参阅图3,具体的,所述步骤S102中,在本实施方式中,在形成所述埋层20之后进行外延生长,在所述衬底10上外延生长一层N型硅作为所述双极晶体管1的集电区,形成所述外延层30的过程为:剥去所述埋层20的氧化层,对所述衬底10的表面进行抛光,外延层淀积。在形成所述外延层30之后采用隔离的方法在所述外延层30产生很多在电性上各自孤立的隔离岛,以实现对元器件间的绝缘。隔离的方法有:PN结隔离、全介质隔离和PN结-介质层混合隔离等多种,制作工艺也不同,由于PN结反偏隔离的工艺较简单。自所述外延层30的上表面延伸至所述衬底10形成间隔排列的第二沟槽45,向所述第二沟槽45内填充第四氧化层46,所述第四氧化层46的材料为氧化硅,增强了所述双极晶体管1的可靠性。
此外,在所述第二沟槽45之间进行光刻,自所述外延层的上表面延伸至所述埋层内形成第一沟槽,在本实施方式中,形成所述第一沟槽的具体过程为:在所述外延层20上形成刻蚀阻挡层(图未示),然后在刻蚀阻挡层上形成光刻胶层(图未示),之后采用具有所述第一沟槽31图形的掩膜版对所述光刻胶层进行曝光,再进行显影,得到具有所述第一沟槽31图形的光刻胶层。以具有所述第一沟槽31图形的光刻胶层为掩膜,采用反应离子刻蚀法等刻蚀方法,在刻蚀阻挡层上蚀刻形成所述第一沟槽31的图形开口(图未示)。然后以具有所述第一沟槽31图形开口的刻蚀阻挡层为掩膜,采用湿法刻蚀或干法刻蚀等方法,去除未被刻蚀阻挡层覆盖的所述外延层20区域,进而在所述外延层20内形成所述第一沟槽31,此后可采用化学清洗等方法去除光刻胶层和刻蚀阻挡层。在上述过程中,为了保证曝光精度,还可在光刻胶层和刻蚀阻挡层之间形成抗反射层。便于后续制备形成所述双极晶体管1的集电极,所述第一沟槽31延伸至所述埋层20内,有效降低后续所述饱和原位掺杂多晶硅层32与所述埋层20的接触电阻,提高所述双极晶体管1的工作频率。
参阅图4,具体的,所述步骤S103中,在本实施方式中,形成所述第一沟槽31之后,向所述第一沟槽31内通入氢气在高温下快速热退火,氢气的流量在0.5~1.5L/min,温度在850~1050℃之间,经过快速热退火后,可以对所述第一沟槽31的侧壁由于刻蚀带来的损伤进行有效修复,提升后续所述饱和原位掺杂多晶硅层32与所述第一沟槽31的侧壁的接触效果,有效降低接触电阻。所述饱和原位掺杂多晶硅层32是指在淀积多晶硅的同时通入含有杂质的气体,如磷化氢(PH3)和硼烷(B2H6)使多晶硅均匀掺杂,而其他掺杂方法,需要在淀积本征多晶硅后再进行一次注入或扩散工艺,相比之下所述饱和原位掺杂多晶硅层32可以提高生产效率节约成本。所述饱和原位掺杂多晶硅层32的方块通常为12欧姆/方块,远远小于传统技术中N阱的电阻率,填充所述饱和原位掺杂多晶硅层32之后,通过表面平坦技术对所述饱和原位掺杂多晶硅层32进行回刻,之后进行一次快速热退火工艺,氢气的流量为1.5~3L/min,温度保持在850~1050℃之间。由于所述第一沟槽31内被所述饱和原位掺杂多晶硅层32填满,因此需要增加氢气的流量。在经过第二次热退火后,进一步减小所述饱和原位掺杂多晶硅层32与所述第一沟槽31的接触电阻,从而提高了所述双极晶体管1的工作频率。
参阅图5,具体的,所述步骤S104中,先在所述外延层30的上表面采用热氧化法形成第一氧化层33,采用干法刻蚀技术去除部分所述第一氧化层33形成位于所述外延层30的上表面的第一开口34,在所述第一氧化层33的上表面及所述第一开口34内形成第一多晶硅层35,在本实施方式中,所述第一氧化层33间隔排列在所述外延层30的上表面,所述第一开口34位于所述第一氧化层33之间,所述第一氧化层33可以降低所述外延层30的上表面的应力,所述第一氧化层33还可以作为刻蚀阻挡层对所述外延层30起保护作用,便于后续的制备工艺。
参阅图6、图7及图8,具体的,所述步骤S105中,在本实施方式中,先在所述第一多晶硅层35的上表面淀积一层二氧化硅形成第二氧化层36,之后在所述第一开口34的侧壁和部分所述第二氧化层36的上表面涂覆光刻胶,在未被所述光刻胶覆盖的第二氧化层36上进行光刻和刻蚀,对应位置露出所述外延层30,保留所述第一开口34的侧壁的第一多晶硅层35及第二氧化层36形成第二开口37,所述第二氧化层36可以在后续制备工艺中对所述第一多晶硅层35进行保护,防止所述第一多晶硅层35被刻蚀或者损伤,避免影响所述双极晶体管1的性能参数。
参阅图9,具体的,所述步骤S106中,向所述第一多晶硅层35的下表面对应的所述外延层30内注入第一导电类型的离子,在所述第二开口37的下表面的所述外延层30内注入第一导电类型的离子,在本实施方式中,所述第一导电类型为P型,注入的离子为硼,之后在高温下进行离子扩散,在所述第一多晶硅层35的下表面的所述外延层30内形成第一注入区41,在所述第二开口37的下表面的所述外延层30内形成第二注入区42,所述第一注入区41的浓度大于所述第二注入区42的浓度,所述第一注入区41为所述双极晶体管1的基极接触区,所述第二注入区42为所述双极晶体管1的基区,所述基区较薄和浓度低,这样到达所述基区的电子与空穴符合的机会很少,则绝大部分的电子会通过所述基区到达集电结,再被方向强电场抽入集电区,杂质在非均匀的所述基区内存在自建场,加速了所述基区中少子运动,从而使复合电流减小,提高了所述基区的输送系数值,便于控制所述双极晶体管1在集成电路中的工作状态。
参阅图10,具体的,所述步骤S107中,在所述第二开口37内沉积一层氧化硅,采用干法刻蚀技术去除部分所述氧化硅,保留所述第二开口37的侧壁的氧化硅形成第三氧化层43,在本实施方式中,所述第三氧化层43的厚度大于所述第一多晶硅层35的厚度,完成后在所述第三氧化层43之间形成第二多晶硅层44,所述第三氧化层43作为阻挡层可以防止沉积所述第二多晶硅层44对所述第一多晶硅层35的影响,所述第二多晶硅层44的厚度大于所述第三氧化层43,便于后续对所述第二多晶硅层44进行刻蚀形成所述双极晶体管1的发射结。
参阅图11、图12及图13,进一步地,在所述步骤S407之后还包括:
步骤S408:先在所述第一氧化层33、所述第二氧化层36、所述第三氧化层43及所述第二多晶硅层44的上表面形成介质层50,在所述第一多晶硅层35的上表面形成贯穿所述介质层50及所述第一氧化层33的第一接触孔51,在所述第一多晶硅层35的上表面形成贯穿所述介质层50及所述第二氧化层36的第二接触孔52,在所述第二多晶硅层44的上表面形成贯穿所述介质层50的第三接触孔53;
步骤S409:向所述第一接触孔51、所述第二接触孔52、所述第三接触孔53内及所述介质层50上填充金属,刻蚀去除部分金属形成第一金属层54、第二金属层55及第三金属层56。
具体的,先在所述第一氧化层33、所述第二氧化层36、所述第三氧化层43及所述第二多晶硅层44的上表面形成介质层50,接着采用干法刻蚀对所述介质层50进行光刻形成所述第一接触孔51、所述第二接触孔52及所述第三接触孔53,之后再采用磁控溅射技术在所述第一接触孔51、所述第二接触孔52、所述第三接触孔53内及所述介质层50上填充金属并快速热退火,在本实施方式中,填充的金属优选为铝,铝较常见价格低廉,可以降低所述双极晶体管1的制备成本。
在本实施方式中,第一导电类型为P型,第二导电类型为N型,所述饱和原位掺杂多晶硅层32为所述双极晶体管1的集电极多晶硅,所述第一注入区41为所述双极晶体管1的P+基极接触区,所述第二注入区42为所述双极晶体管1的P-基区,所述第一多晶硅层35为所述双极晶体管1的多晶基极,所述第二多晶硅层44为所述双极晶体管1的多晶发射极,所述第一金属层54为所述双极晶体管2的集电极金属,所述第二金属层55为所述双极晶体管1的基极金属,所述第三金属层56为所述双极晶体管1的发射极金属。
本发明通过在所述衬底10上形成埋层20,可以减小所述双极晶体管1的集电极串联电阻,自所述外延层30的上表面延伸至所述衬底10形成所述第二沟槽45,所述第二沟槽45内填充第四氧化层46用于隔离电流在所述双极晶体管4内从旁路流出的现象。所述第一沟槽31延伸至所述埋层20内,可以降低所述双极晶体管1的集电区的接触电阻,所述第一沟槽内31填充所述饱和原位掺杂多晶硅层32,可以大幅降低所述双极晶体管1的集电极电阻,从而降低所述双极晶体管1的集电极与发射极间的饱和压降,提高了所述双极晶体管1的工作频率,也增强了所述双极晶体管1的工作性能。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。本发明虽然已经作为较佳的实施例公布如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明的精神实质和技术方案的情况下,利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰,或修改为等同变化的等效实施例,均仍属于本发明技术方案保护的范围。
Claims (10)
1.一种双极晶体管的制备方法,其特征在于,其包括:
步骤S101:提供一个第一导电类型的衬底,在所述衬底上形成第二导电类型的埋层;
步骤S102:在所述埋层的上表面形成第二导电类型的外延层,自所述外延层的上表面延伸至所述埋层内且间隔形成的两个第一沟槽;
步骤S103:向所述第一沟槽内通入氢气高温快速热退火,在所述第一沟槽内填充饱和原位掺杂多晶硅层,对所述饱和原位掺杂多晶硅层回刻,之后再进行快速热退火;
步骤S104:在所述外延层的上表面形成第一氧化层,位于两个第一沟槽之间且贯穿所述第一氧化层的第一开口,在所述第一氧化层的上表面和所述第一开口内形成第一多晶硅层;
步骤S105:在所述第一多晶硅层的上表面形成第二氧化层,刻蚀去除所述第一开口的两侧的第二氧化层及第一多晶硅层,刻蚀去除所述第一开口内的第二氧化层及第一多晶硅层形成第二开口;
步骤S106:在所述第一多晶硅层对应的所述外延层内注入第一导电类型的离子形成第一注入区,在所述第二开口对应的外延层内注入第一导电类型的离子形成第二注入区,所述第一注入区的浓度大于所述第二注入区的浓度;
步骤S107:在所述第二开口的侧壁形成第三氧化层,再在所述第二开口内形成第二多晶硅层。
2.根据要求1所述的双极晶体管的制备方法,其特征在于:所述步骤S102中,在形成所述外延层之后,自所述外延层的上表面形成延伸至所述衬底且位于所述第一沟槽的外侧形成第二沟槽,向所述第二沟槽内填充第四氧化层。
3.根据权利要求1所述的双极晶体管的制备方法,其特征在于:所述步骤S103中,所述饱和原位掺杂多晶硅层的方块电阻为12欧姆/方块,在向所述第一沟槽内填充所述饱和原位掺杂多晶硅层之前,所述氢气的流量在0.5~1.5L/min范围内,温度在850~1050℃之间,对所述饱和原位掺杂多晶硅层之后,所述氢气的流量在1.5~3L/min,温度保持在850~1050℃之间。
4.根据权利要求3所述的双极晶体管的制备方法,其特征在于:所述步骤S104中,在所述外延层的上表面先沉积一层第一氧化层,之后采用干法刻蚀去除部分所述第一氧化层。
5.根据权利要求1所述的双极晶体管的制备方法,其特征在于:所述步骤S105中,先在所述第二氧化层的上表面间隔涂覆光刻胶,采用干法刻蚀去除未被所述光刻胶覆盖的第二氧化层及第一多晶硅层,对应位置露出所述外延层,完成后去除所述光刻胶。
6.根据权利要求1所述的双极晶体管的制备方法,其特征在于:所述步骤S106中,在完成向所述外延层内注入第一导电类型的离子后,进行高温扩散,形成所述第一注入区及所述第二注入区,所述第一注入区的浓度大于所述第二注入区的浓度。
7.根据权利要求1所述的双极晶体管的制备方法,其特征在于,在所述步骤S107之后还包括:
步骤S108:先在所述第一氧化层、所述第二氧化层、所述第三氧化层及所述第二多晶硅层的上表面形成介质层,在所述饱和原位掺杂多晶硅层的上表面形成贯穿所述介质层及所述第一氧化层的第一接触孔,在所述第一多晶硅层的上表面形成贯穿所述介质层及所述第二氧化层的第二接触孔,在所述第二多晶硅层的上表面形成贯穿所述介质层的第三接触孔;
步骤S109:向所述第一接触孔、所述第二接触孔、所述第三接触孔内及所述介质层上填充金属,刻蚀去除部分金属形成第一金属层、第二金属层及第三金属层。
8.一种双极晶体管,其特征在于,采用如权利要求1至7任一项所述的双极晶体管的制备方法制备而成,所述双极晶体管包括:
第一导电类型的衬底;
形成在所述衬底上的第二导电类型的埋层;
形成在所述埋层的上表面形成第二导电类型的外延层,自所述外延层的上表面延伸至所述埋层内且间隔形成的两个第一沟槽;
在所述第一沟槽内填充饱和原位掺杂多晶硅层;
形成在所述外延层的上表面的第一氧化层,位于两个第一沟槽之间且贯穿所述第一氧化层的第一开口,在所述第一氧化层的上表面和所述第一开口内形成第一多晶硅层;
形成在所述第一多晶硅层的上表面的第二氧化层,位于所述第一开口的两侧的第二氧化层及第一多晶硅层之间的第二开口;
位于所述在所述第一多晶硅层对应的所述外延层内的第一导电类型的第一注入区,位于所述第二开口对应的外延层内的第一导电类型的第二注入区,所述第一注入区的浓度大于所述第二注入区的浓度;
形成在所述第二开口的侧壁的第三氧化层及形成在所述第二开口内的第二多晶硅层。
9.根据权利要求8所述的双极晶体管,其特征在于,所述双极晶体管还包括:
位于所述第一沟槽的外侧自所述外延层的上表面延伸至所述衬底的第二沟槽,所述第二沟槽内填充有第四氧化层;
位于所述第一氧化层、所述第二氧化层、所述第三氧化层及所述第二多晶硅层的上表面的介质层;
贯穿所述介质层延伸至所述饱和原位掺杂多晶硅层的上表面并部分位于所述介质层上的第一金属层,贯穿所述介质层延伸至所述第一多晶硅层的上表面并部分位于所述介质层上的第二金属层,贯穿所述介质层延伸至所述第二多晶硅层的上表面并部分位于所述介质层上的第三金属层。
10.根据权利要求8所述的双极晶体管,其特征在于:所述第一注入区的浓度大于所述第二注入区的浓度,所述第二多晶硅层的厚度大于所述第三氧化层的厚度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811518023.6A CN109767982A (zh) | 2018-12-12 | 2018-12-12 | 双极晶体管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811518023.6A CN109767982A (zh) | 2018-12-12 | 2018-12-12 | 双极晶体管及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109767982A true CN109767982A (zh) | 2019-05-17 |
Family
ID=66450502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811518023.6A Withdrawn CN109767982A (zh) | 2018-12-12 | 2018-12-12 | 双极晶体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109767982A (zh) |
-
2018
- 2018-12-12 CN CN201811518023.6A patent/CN109767982A/zh not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0970518B1 (en) | Trench-isolated bipolar devices | |
US8067290B2 (en) | Bipolar transistor with base-collector-isolation without dielectric | |
CN100590850C (zh) | 全自对准条型栅功率垂直双扩散场效应晶体管的制作方法 | |
CN101101922A (zh) | Npn型的锗硅异质结双极晶体管及其制造方法 | |
CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
US7871854B1 (en) | Method of making a vertical photodetector | |
CN109300988A (zh) | 一种ldmos及其制造方法 | |
JPH0630359B2 (ja) | バイポーラトランジスタの製造方法 | |
CN108109916B (zh) | 双极晶体管及其制作方法 | |
EP0147249B1 (en) | Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures | |
JPH0241170B2 (zh) | ||
US20070205430A1 (en) | Method and structure of refractory metal reach through in bipolar transistor | |
CN102915975A (zh) | 一种BJT以及BiCMOS的制作方法 | |
KR101118649B1 (ko) | 바이폴라 트랜지스터 및 그 형성 방법 | |
EP0045848B1 (en) | Planar semiconductor integrated circuits including improved bipolar transistor structures and method of fabricating such circuits | |
CN108133892B (zh) | 双极晶体管的制作方法 | |
CN109087942A (zh) | 一种沟槽型三极管及其制作方法 | |
CN109767982A (zh) | 双极晶体管及其制备方法 | |
CN109300982A (zh) | 高频三极管及其制作方法 | |
US9343554B2 (en) | Semiconductor device and manufacturing method of the same | |
US10312356B1 (en) | Heterojunction bipolar transistors with multiple emitter fingers and undercut extrinsic base regions | |
JP2001196382A (ja) | 半導体装置及びその製造方法 | |
CN109860302A (zh) | 一种新形式的功率金属氧化物半导体场效晶体管及其制造方式 | |
CN109119469B (zh) | 一种晶体管及其制作方法 | |
RU2368036C1 (ru) | Безэпитаксиальная структура биполярного транзистора |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190517 |