CN105118781B - 具有突变结的utb‑soi隧穿场效应晶体管及制备方法 - Google Patents

具有突变结的utb‑soi隧穿场效应晶体管及制备方法 Download PDF

Info

Publication number
CN105118781B
CN105118781B CN201510555992.9A CN201510555992A CN105118781B CN 105118781 B CN105118781 B CN 105118781B CN 201510555992 A CN201510555992 A CN 201510555992A CN 105118781 B CN105118781 B CN 105118781B
Authority
CN
China
Prior art keywords
utb
type
soi
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510555992.9A
Other languages
English (en)
Other versions
CN105118781A (zh
Inventor
李妤晨
童军
刘树林
张岩
徐大庆
张超
岳改丽
刘宁庄
杨波
秦学斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Science and Technology
Original Assignee
Xian University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Science and Technology filed Critical Xian University of Science and Technology
Priority to CN201510555992.9A priority Critical patent/CN105118781B/zh
Publication of CN105118781A publication Critical patent/CN105118781A/zh
Application granted granted Critical
Publication of CN105118781B publication Critical patent/CN105118781B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种具有突变结的UTB‑SOI隧穿场效应晶体管及制备方法，该制备方法包括：选取UTB‑SOI衬底；形成浅沟槽隔离；刻蚀形成P型/N型沟槽；在P型/N型沟槽内淀积硅材料并进行原位掺杂形成P型/N型高掺杂源区；刻蚀形成N型/P型沟槽；在N型/P型沟槽内淀积硅材料并进行原位掺杂形成低掺杂N型/P型漏区；在衬底的顶层硅表面形成栅介质层和前栅极层，刻蚀形成前栅；光刻引线窗口，淀积金属，光刻引线，形成源漏区、前栅金属引线。本发明在源漏区通过刻蚀沟槽并选择性外延淀积填充的工艺制备，能够精确的限定隧穿结面积，同时采用原位掺杂，有助于形成陡峭掺杂浓度梯度的隧穿结和掺杂均匀的源漏区，可有效的提高器件驱动电流及降低亚阈斜率。

Description

具有突变结的UTB-SOI隧穿场效应晶体管及制备方法
技术领域
本发明属于半导体集成电路技术领域，尤其涉及一种具有突变结的UTB-SOI隧穿场效应晶体管及制备方法。
背景技术
集成电路(Integrated Circuit, 简称IC)技术遵循“Moore定律”的发展进入了纳米尺度，来自短沟道效应、寄生效应以及量子隧穿等问题的挑战使得传统的微电子器件技术越来越难以满足IC技术持续发展的要求，特别是日益严重的功耗问题，已经成为延续“Moore定律”的最大瓶颈。
隧穿场效应晶体管 (Tunneling Field Effect Transistor, 简称TFET) 采用带带隧穿物理机制，使其亚阈摆幅不受传统MOSFET亚阈摆幅极限值KT/q的限制，并且具有关态电流小，频率特性好以及静态功耗低等优势，被认为是延续“Moore定律”的重要途径。
但是，目前硅基TFET面临着驱动电流小以及亚阈值斜率相对于理论值退化的问题，使其应用受到了限制。因此，提高其驱动电流及获得超低的亚阈值斜率成为硅基TFET亟待解决的问题。
发明内容
为了克服现有硅基TFET器件驱动电流小以及亚阈值斜率相对于理论值退化的问题，本发明提出一种具有突变结的UTB-SOI隧穿场效应晶体管及制备方法。该器件可实现隧穿结陡峭的掺杂浓度梯度和可控的隧穿结面积，有效提高器件驱动电流以及降低亚阈斜率，同时能保持低的泄漏电流。
具体地，本发明实施例提出的一种具有突变结的UTB-SOI隧穿场效应晶体管的制备方法，包括步骤：
(a)选取UTB-SOI衬底；
(b)在所述UTB-SOI衬底上形成浅沟槽隔离；
(c)刻蚀所述UTB-SOI衬底形成P型沟槽；
(d)在所述P型沟槽内淀积第一硅材料，并同时进行原位掺杂，形成源区；
(e)刻蚀所述UTB-SOI衬底形成N型沟槽；
(f)在所述N型沟槽内淀积第二硅材料，并同时进行原位掺杂，形成漏区；
(g)在所述UTB-SOI衬底的顶层硅表面形成栅介质层和前栅极层，刻蚀形成前栅；
(h)光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅金属引线，以形成所述具有突变结的UTB-SOI隧穿场效应晶体管。
在本发明的一个实施例中，所述UTB-SOI衬底依次包括底层硅、氧化物埋层和顶层硅，且在步骤(g)之后，还包括：
(x)在所述UTB-SOI衬底的底层硅表面形成背栅极层，刻蚀形成背栅；
相应地，步骤(h)包括：
光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅、背栅金属引线，以形成所述具有突变结的UTB-SOI隧穿场效应晶体管。
在本发明的一实施例中，步骤(c)包括：
(c1)在所述UTB-SOI衬底表面形成第二保护层；
(c2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；
(c3)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述UTB-SOI衬底的顶层硅以形成所述P型沟槽。
在本发明的一实施例中，步骤(d)包括：
(d1)对所述P型沟槽进行平整化处理 ；
(d2)在所述P型沟槽内在选择性外延生长所述第一硅材料，同时通入P型掺杂气体对所述第一硅材料进行原位掺杂。
在本发明的一实施例中，步骤(e)包括：
(e1)在所述UTB-SOI衬底表面形成第三保护层；
(e2)利用光刻工艺在所述第三保护层上形成第三隔离区图形；
(e3)利用干法刻蚀工艺在所述第三隔离区图形的指定位置处刻蚀所述第三保护层及所述UTB-SOI衬底的顶层硅以形成所述N型沟槽。
在本发明的一实施例中，步骤(f)包括：
(f1)对所述N型沟槽进行平整化处理 ；
(f2)在所述N型沟槽内在选择性外延生长所述第二硅材料，同时通入N型掺杂气体对所述第二硅材料进行原位掺杂。
在本发明的一实施例中，所述栅介质层为铪基材料、Al2O3、La2O3、ZrO2或LaAlO中的任意一种。
此外，本发明另一实施例提出的一种具有突变结的UTB-SOI隧穿场效应晶体管的制备方法，包括步骤：
(a)选取UTB-SOI衬底；
(b)在所述UTB-SOI衬底上形成浅沟槽隔离；
(c)刻蚀所述UTB-SOI衬底形成P型沟槽；
(d)在所述N型沟槽内淀积P型材料，并同时进行原位掺杂，形成漏区；
(e)刻蚀所述UTB-SOI衬底形成N型沟槽；
(f)在所述P型沟槽内淀积N型材料，并同时进行原位掺杂，形成源区；
(g)在所述UTB-SOI衬底的顶层硅表面形成栅介质层和前栅极层，刻蚀形成前栅；
(h)在所述UTB-SOI衬底的底层硅表面形成背栅极层，刻蚀形成背栅；以及
(i)光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅、背栅金属引线，以形成所述具有突变结的UTB-SOI隧穿场效应晶体管。
在本发明的一实施例中，步骤(d)包括：
(d1)对所述P型沟槽进行平整化处理；
(d2)在所述P型沟槽内在选择性外延生长所述第一硅材料，同时通入P型掺杂气体对所述第一硅材料进行原位掺杂，形成所述漏区；
步骤(f)包括：
(f1)对所述N型沟槽进行平整化处理；
(f2)在所述N型沟槽内在选择性外延生长所述第二硅材料，同时通入N型掺杂气体对所述第二硅材料进行原位掺杂，形成所述源区。
此外，本发明又一实施例提出的一种具有突变结的UTB-SOI隧穿场效应晶体管，由上述实施例的具有突变结的UTB-SOI隧穿场效应晶体管的制备方法制得。
由上可知，本发明实施例制备的具有突变结的UTB-SOI隧穿场效应晶体管，其源区和漏区通过刻蚀沟槽并用选择性外延淀积填充的工艺制备，该工艺能够提供精确限定的隧穿结面积，同时采用原位掺杂，有助于形成具有陡峭掺杂浓度梯度的隧穿结和掺杂均匀的源区和漏区，可有效的提高器件驱动电流以及降低亚阈斜率。另外，本发明制备的具有突变结的UTB-SOI隧穿场效应晶体管采用UTB-SOI衬底、双栅结构，高K栅介质层、限定的源区和漏区掺杂等方法，可进一步提高器件的性能，有望在低功耗领域得到采用，有较高的实用价值。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例的一种具有突变结的UTB-SOI隧穿场效应晶体管的制备方法流程图；
图2a-图2i为本发明实施例的一种具有突变结的UTB-SOI隧穿场效应晶体管的制备方法示意图；
图3为本发明实施例的一种具有突变结的UTB-SOI隧穿场效应晶体管的制备方法流程示意图；以及
图4为本发明实施例的一种具有突变结的UTB-SOI隧穿场效应晶体管的器件结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1和图2a-图2i，图1为本发明实施例的一种具有突变结的N型UTB-SOI隧穿场效应晶体管的制备方法流程图，图2a-图2i为本发明实施例的一种具有突变结的N型UTB-SOI隧穿场效应晶体管的制备方法示意图，该制备方法包括如下步骤：
(a) 选取超薄体绝缘层上硅 (Ultra-Thin-Body-Silicon-On-Insulator ,简称UTB-SOI)衬底；
(b) 在UTB-SOI衬底上形成浅沟槽隔离；
(c) 刻蚀UTB-SOI衬底形成P型沟槽；
(d) 淀积源区材料，同时对源区进行原位掺杂，形成高掺杂P型源区。
(e) 刻蚀UTB-SOI衬底形成N型沟槽；
(f) 淀积漏区材料，同时对漏区进行原位掺杂，形成低掺杂N型漏区；
(g) 淀积栅介质层和前栅极层，光刻和刻蚀形成控制前栅；
(h) 超薄体全耗尽型绝缘层上硅(Ultra-Thin-Body Fully-Depleted Silicon-On-Insulator, 简称UTB FDSOI)衬底底层硅上淀积背栅极层，光刻和刻蚀形成背栅；
(i) 光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅、背栅金属引线，即可制得UTB-SOI隧穿场效应晶体管。
需要强调的是，步骤(c)、(d)与步骤(e)、(f)的顺序可以互换，也就是说，可以先执行步骤(e)、(f)，之后再执行步骤(c)、(d)，此处的编号并非对先后顺序的限制。
其中，对于步骤(a)，采用UTB-SOI衬底的原因在于，UTB-SOI衬底形成的半导体器件具有功耗低、速度高、集成密度高、抗干扰能力强、抗辐照能力强、工艺简单，并能彻底消除体Si器件的寄生闩锁效应等优点，可为隧穿场效应晶体管在低功耗领域的应用提供了有利的条件；该UTB-SOI衬底的底层硅厚度可选10～20nm，该厚度有效提高前栅与背栅对隧穿场效应晶体管隧穿结处势垒宽度的控制能力，进而提高隧穿场效应晶体管中的驱动电流，亚阈值摆幅等电学特性。所以优选采用UTB-SOI作为具有突变结的UTB-SOI隧穿场效应晶体管的衬底。该UTB-SOI衬底101的晶向可以是（100）或者（110）或者（111），此处不做任何限制，另外，该UTB-SOI衬底101的掺杂类型可以为N型，也可以是为P型，掺杂浓度例如为1014～1017cm-3，顶层Si的厚度例如为10～20nm。如图 2a所示，UTB-SOI衬底包括顶层硅101、氧化物埋层102例如二氧化硅层埋层，以及底层硅103。
对于步骤(b)，如图2b，刻蚀UTB-SOI衬底形成浅槽隔离201，可以包括如下步骤：
(b1)在UTB-SOI衬底表面形成第一保护层。
具体地，第一保护层包括第一二氧化硅(SiO2)层和第一氮化硅（Si3N4）层；则第一保护层的形成包括：在UTB-SOI衬底表面生长二氧化硅(SiO2)以形成第一二氧化硅(SiO2)层；在第一二氧化硅(SiO2)层表面生长氮化硅（Si3N4）以形成第一氮化硅（Si3N4）层。这样做的好处在于，利用二氧化硅(SiO2)的疏松特性，将氮化硅（Si3N4）的应力隔离，使其不能传导进顶层Si，保证了顶层Si性能的稳定；基于氮化硅（Si3N4）与Si在干法刻蚀时的高选择比，利用氮化硅（Si3N4）作为干法刻蚀的掩蔽膜，易于工艺实现。当然，可以理解的是，保护层的层数以及保护层的材料此处不做限制，只要能够形成保护层即可。
(b2)利用光刻工艺在第一保护层上形成第一隔离区图形。
(b3)利用干法刻蚀工艺在第一隔离区图形的指定位置处刻蚀第一保护层及UTB-SOI衬底以形成浅沟槽隔离槽。
(b4)淀积二氧化硅(SiO2)材料填充浅槽隔离槽，形成浅沟槽隔离201。其中，该浅沟槽隔离是由浅槽隔离 (shallow trench isolation,简称STI) 工艺技术实现的沟槽隔离。
对于步骤(c)，具体可以包括如下步骤：
(c1)在UTB-SOI衬底表面形成第二保护层。
具体地，第二保护层包括第二二氧化硅(SiO2)层和第二氮化硅（Si3N4）层；则第二保护层的形成包括：在UTB-SOI衬底表面生成二氧化硅(SiO2)以形成第二二氧化硅(SiO2)层；在第二二氧化硅(SiO2)层表面生成氮化硅（Si3N4）以形成第二氮化硅（Si3N4）层。这样做的好处类似于第一保护层的作用，此处不再赘述。
(c2)利用光刻工艺在第二保护层上形成第二隔离区图形。
(c3)利用干法刻蚀工艺在第二隔离区图形的指定位置处刻蚀第二保护层及UTB-SOI衬底以形成P型沟槽301。如图2c所示。
其中，P型沟槽的深度大于第二保护层厚度且小于第二保护层与UTB-SOI衬底顶层硅厚度之和，这样可实现隧穿结陡峭的掺杂浓度梯度和可控的隧穿结面积。
对于步骤（d），利用选择性单晶硅外延生长方法进行选择性外延生长，使其完全填充沟槽，同时通入掺杂气体对源区进行原位掺杂，并实现掺杂元素的原位激活，形成高掺杂源区401。如图2d所示。这样在形成P型有源区时可以形成杂质分布均匀、且高掺杂浓度的P区和陡峭的Pi结，以利于隧穿几率的提高。
对于步骤(e)，其采用形成P型沟槽相同的工艺步骤形成N型沟槽501，如图2e所示。
对于步骤(f)，其采用形成源区相同的工艺步骤形成漏区601，如图2f所示，区别在于通入掺杂气体的类型和流量不同。
对于步骤(g)，具体可以包括如下步骤：
（g1）利用化学气相淀积的方法在衬底表面淀积高K材料层，作为器件的栅介质层701。所述的栅介质层材料可以选用铪基材料(为高介电常数材料中的一类)，如HfO2、HfSiO、HfSiON、HfTaO、HfTiO 或HfZrO中的一种或其组合，也可以选用其他高介电常数材料，如Al2O3、La2O3、ZrO2 或LaAlO 中的一种或其组合，或者选用所述其他高介电常数材料与所述铪基材料的组合；
（g2）利用化学气相淀积的方法在衬底表面淀积重掺杂的多晶硅栅材料702。
（g3）去除表面部分多晶硅和高K栅介质层，形成前栅。如图2g所示。
对于步骤（h），具体可以包括如下步骤：
（h1）在UTB-SOI衬底背面淀积金属；
（h2）光刻并去除背面部分金属，形成背栅801。如图2h所示。
对于步骤（i），具体可以包括如下步骤：
（i1）在UTB-SOI衬底表面及背面生成二氧化硅；
（i2）在源区、漏区、前栅区、背栅区上光刻引线孔；
（i3）淀积金属，光刻引线，形成源区金属引线901、漏区金属引线902、前栅区金属引线903、背栅区金属引线904。如图2i所示。
本发明制备的具有突变结的UTB-SOI隧穿场效应晶体管，其源区和漏区通过刻蚀沟槽并用选择性外延淀积填充的工艺制备，该工艺能够提供精确限定的隧穿结面积，同时采用原位掺杂，有助于形成具有陡峭掺杂浓度梯度的隧穿结和掺杂均匀的源区和漏区，可有效的提高器件驱动电流以及降低亚阈斜率。另外，本发明制备的具有突变结的UTB-SOI隧穿场效应晶体管采用UTB-SOI衬底、双栅结构，高K栅介质层、限定的源区和漏区掺杂等方法，可进一步提高器件的性能，有望在低功耗领域得到采用，有较高的实用价值。
另外，本发明所涉及的诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
实施例二
请参见图3，图3为本发明实施例的一种具有突变结的UTB-SOI隧穿场效应晶体管的制备方法流程示意图，以制备沟道长度45nm的具有突变结的N型UTB-SOI隧穿场效应晶体管为例进行详细说明，具体步骤如下：
1、选取UTB-SOI衬底
该UTB-SOI衬底101的晶向可以是（100）或者（110）或者（111），此处不做任何限制，另外，该UTB-SOI衬底101的掺杂类型可以为N型，也可以是为P型，掺杂浓度例如为1014～1017cm-3，顶层Si的厚度例如为10～20nm。
2、浅沟槽隔离形成
2.1在UTB-SOI衬底上形成第一保护层。
首先利用化学气相沉积(Chemical vapor deposition，简称CVD)的方法，在UTB-SOI衬底101上连续生长两层材料，第一层可以是厚度在2～5nm的二氧化硅(SiO2)层，第二层可以是厚度在10～30nm的氮化硅（Si3N4）层。
2.2 光刻浅槽隔离区
通过光刻工艺在上述保护层上形成隔离区。采用湿法刻蚀工艺刻蚀该氮化硅（Si3N4）层，形成隔离区图形，再采用干法刻蚀，形成例如深8～16nm的隔离槽；
2.3填充浅槽隔离区
采用CVD方法在750℃下，淀积8～16nm二氧化硅(SiO2)材料，将沟槽填满。可以理解的是，该二氧化硅(SiO2)材料主要用于进行隔离，其可以由未掺杂多晶硅等其他材料替代，此处不做任何限制。
2.4 平整表面
利用化学机械抛光(Chemical Mechanical Polishing，简称CMP)，去除表面二氧化硅(SiO2)层，使表面平整。
3、P型沟槽形成
3.1在该UTB-SOI衬底上形成第二保护层
利用CVD的方法，在衬底上连续长两层材料，第一层为厚度在2～5nm的二氧化硅(SiO2)层，第二层为厚度在10～30nm的氮化硅（Si3N4）层。
3.2 光刻P区沟槽
光刻P区沟槽，湿法刻蚀P区氮化硅（Si3N4）层，形成P区图形，干法刻蚀，形成宽30～60nm，深7～20nm的沟槽。
4、形成高掺杂源区
4.1 沟槽平整化处理
衬底氧化，使深槽内壁形成0.1～1nm厚度的氧化层，刻蚀槽内氧化层，使槽内壁光滑。
4.2选择性外延形成P型源区
利用低压化学气相淀积（LPCVD）工艺，在600℃至950℃的温度，利用选择性单晶硅外延生长方法进行选择性外延生长硅材料，同时通入掺杂气体对源区进行原位掺杂，并实现掺杂元素的原位激活。
该步骤也可选择其他CVD工艺（诸如超高真空CVD，分子束外延、其他的选择性外延生长工艺或它们的组合）。
基于硅的前气体包括硅烷（SiH4）、二氯硅烷（DCS）、乙硅烷（Si2H6）、丙硅烷（Si3H8）或其他基于硅的前气体或它们的组合。并使用诸如HCL的刻蚀气体来控制Si暴露区和介质表面之间的选择性生长。
原位掺杂使用诸如乙硼烷（B2H6）的含硼气体或其他的含有P型掺杂剂的气体或它们的组合引入P型掺杂剂。
4.3 平整表面
利用化学机械抛光(Chemical Mechanical Polishing，简称CMP)，去除表面二氧化硅(SiO2)层和氮化硅（Si3N4）层，使表面平整。
5、N型沟槽形成
5.1在该SOI衬底上形成第三保护层
利用CVD的方法，在衬底上连续长两层材料，第一层为厚度在2～5nm的二氧化硅(SiO2)层，第二层为厚度在10～30nm的氮化硅（Si3N4）层。
3.2 光刻N区沟槽
光刻N区沟槽，湿法刻蚀N区氮化硅（Si3N4）层，形成N区图形，干法刻蚀，宽30～60nm，深7～20nm的沟槽。
6、形成低掺杂漏区
6.1 沟槽平整化处理
衬底氧化，使深槽内壁形成0.1～1nm厚度的氧化层，刻蚀槽内氧化层，使槽内壁光滑。
6.2选择性外延形成N型漏区
利用低压化学气相淀积（LPCVD）工艺，在600℃至950℃的温度，利用选择性单晶硅外延生长方法进行选择性外延生长，同时通入掺杂气体对源区进行原位掺杂，并实现掺杂元素的原位激活。
该步骤也可选择其他CVD工艺（诸如超高真空CVD，分子束外延、其他的选择性外延生长工艺或它们的组合）。
基于硅的前气体包括硅烷（SiH4）、二氯硅烷（DCS）、乙硅烷（Si2H6）、丙硅烷（Si3H8）或其他基于硅的前气体或它们的组合。并使用诸如HCL的刻蚀气体来控制Si暴露区和介质表面之间的选择性生长。
原位掺杂使用诸如磷化氢（PH3）的含磷气体、诸如砷化氢（ASH3）或其他含N型掺杂剂的气体或它们的组合引入N型掺杂剂。
6.3 平整表面
利用化学机械抛光(Chemical Mechanical Polishing，简称CMP)，去除表面二氧化硅(SiO2)层和氮化硅（Si3N4）层，使表面平整。
7、前栅图形形成
7.1 高K材料层淀积
利用金属有机物化学气相淀积（Metal Organic Chemical Vapour Deposition,MOCVD），在500℃到700℃下，在衬底表面淀积一层高介电常数材料，厚度为3～5nm。
高介电常数材料可以是HfSiO、HfAlO等，
该步骤也可选择其他淀积工艺（诸如物理气相沉积PVD、原子层淀积ALD等）。
7.2 金属栅材料淀积
在衬底表面淀积金属栅材料，厚度约为5nm。
金属栅材料可以是TiN、TaN、HfN、WNx等
7.3 光刻及刻蚀
光刻形成前栅图形，利用选择性刻蚀去除表面部分高K材料和金属栅材料，形成前栅图形。
8、背栅图形形成
8.1金属栅材料淀积
在衬底背面溅射一层金属，如Al，厚度为5nm。
8.2光刻及刻蚀
光刻形成背栅图形，利用湿法刻蚀去除表面部分金属，形成背栅图形。
9、引线形成
9.1 在表面形成SiO2
利用CVD的方法，在表面淀积二氧化硅(SiO2)层。
9.2光刻引线孔
在源区、漏区、前栅区、背栅区光刻SiO2形成引线孔。
9.3形成引线
在衬底表面溅射金属，合金化形成金属硅化物，并刻蚀掉表面的金属；再在衬底表面溅射金属，光刻引线，最终形成具有突变结的N型UTB-SOI隧穿场效应晶体管。
可以理解的是，如果制作具有突变结的P型UTB-SOI隧穿场效应晶体管，仅需在本实施例的基础上将P型沟槽和N型沟槽中的掺杂浓度互换即可实现。另外，N型沟槽和P型沟槽的形成及掺杂的顺序也可以互换，即步骤3、4和步骤5、6的先后顺序可以互换，该四个步骤可以变为：5->6->3->4，也就是说，此处的步骤的编号并非对工艺步骤的先后顺序的限制。
实施例三
请参见图4，图4为本发明实施例的一种具有突变结的UTB-SOI隧穿场效应晶体管的的器件结构示意图，本发明的具有突变结的UTB-SOI隧穿场效应晶体管包括超薄顶层硅层、埋氧层、底层硅层、栅介质层、前栅、背栅、高掺杂源区和低掺杂漏区。
具体地，所述的超薄顶层硅层的厚度优选10～20nm，掺杂浓度小于1017cm-3。
具体地，所述的栅介质层材料可以选用铪基材料(为高介电常数材料中的一类)，如HfO2、HfSiO、HfSiON、HfTaO、HfTiO 或HfZrO中的一种或其组合，也可以选用其他高介电常数材料，如Al2O3、La2O3、ZrO2 或LaAlO 中的一种或其组合，或者选用所述其他高介电常数材料与所述铪基材料的组合。
具体地，所述的前栅位于栅介质层的上层，所述的背栅位于UTB-SOI衬底底层硅层的下层，且背栅与前栅对准，前栅与背栅长度大于源区与本征区的感应区之间的势垒区宽度。
具体地，所述的低掺杂漏区和所述的高掺杂源区掺有不同掺杂类型的杂质，且低掺杂漏区的掺杂浓度优选5×1018cm-3，高掺杂源区的掺杂浓度优选2×1020cm-3。
具体地，所述的超薄顶层硅层的掺杂浓度在1×1014cm-3至1×1017cm-3之间。
通过上述实施例的阐述，本发明的有益效果是：
第一、通过对P型槽或N型槽深度的精确限定，隧穿结面积可以有效的控制。
第二、在P、N区槽中淀积硅材料形成源漏区时，采用原位掺杂，有助于形成具有陡峭掺杂浓度梯度的隧穿结和掺杂均匀的源区和漏区。
第三、所述的具有突变结的UTB-SOI隧穿场效应晶体管包括前栅和背栅，所述的前栅位于栅介质层的上层，所述的背栅位于SOI衬底底层硅的下层，且背栅与前栅对准。前栅与背栅长度大于源区与本征区的感应区之间的势垒区宽度，避免了栅长过小而引起的泄露电流增加，器件性能下降。
第四、绝缘层上的顶层硅厚度优选10～20nm，该厚度有效提高前栅与背栅对隧穿场效应晶体管隧穿结处势垒宽度的控制能力，进而提高隧穿场效应晶体管中的驱动电流，亚阈值摆幅等电学特性。
第五、栅介质层优选高K介质，可提高前栅对隧穿结处势垒宽度的控制能力，进而提高隧穿场效应晶体管中的驱动电流，亚阈值摆幅等电学特性。
第六、漏区掺杂浓度为5×1018cm-3，该掺杂浓度可有效抑制隧穿场效应晶体管中的双极性效应，降低亚阈电流以及保证电学接触。
第七、源区掺杂浓度为2×1020cm-3，该掺杂浓度可有效的提高隧穿场效应晶体管中的驱动电流，亚阈值摆幅等电学特性。
与现有的TFET 相比，本发明提供的具有突变结的UTB-SOI隧穿场效应晶体管及制备方法可以有效的提高器件驱动电流以及降低亚阈斜率，同时能保持低的泄漏电流，有望在低功耗领域得到采用，有较高的实用价值。
综上所述，本文中应用了具体个例对本发明具有突变结的UTB-SOI隧穿场效应晶体管及制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (10)

1.一种具有突变结的UTB-SOI隧穿场效应晶体管的制备方法，其特征在于，包括步骤：
(a)选取UTB-SOI衬底，且所述UTB-SOI衬底的底层硅的厚度为10～20nm；
(b)在所述UTB-SOI衬底上形成浅沟槽隔离；
(c)刻蚀所述UTB-SOI衬底形成P型沟槽；
(d)利用CVD工艺，在600℃至950℃的温度，利用选择性单晶硅外延生长方法在所述P型沟槽内淀积第一硅材料，并同时通入P型掺杂气体进行原位掺杂，形成源区，所述源区的掺杂浓度为2×1020cm-3；
(e)刻蚀所述UTB-SOI衬底形成N型沟槽；
(f)利用CVD工艺，在600℃至950℃的温度，利用选择性单晶硅外延生长方法在所述N型沟槽内淀积第二硅材料，并同时通入N型掺杂气体进行原位掺杂，形成漏区，所述漏区的掺杂浓度为5×1018cm-3；
(g)在所述UTB-SOI衬底的顶层硅表面形成栅介质层和前栅极层，刻蚀形成前栅；
(h)光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅金属引线，以形成所述具有突变结的UTB-SOI隧穿场效应晶体管。
2.如权利要求1所述的制备方法，其特征在于，所述UTB-SOI衬底依次包括底层硅、氧化物埋层和顶层硅，且在步骤(g)之后，还包括：
(x)在所述UTB-SOI衬底的底层硅表面形成背栅极层，刻蚀形成背栅；
相应地，步骤(h)包括：
光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅、背栅金属引线，以形成所述具有突变结的UTB-SOI隧穿场效应晶体管。
3.如权利要求1所述的制备方法，其特征在于，步骤(c)包括：
(c1)在所述UTB-SOI衬底表面形成第二保护层；
(c2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；
(c3)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述UTB-SOI衬底的顶层硅以形成所述P型沟槽。
4.如权利要求1所述的制备方法，其特征在于，步骤(d)包括：
(d1)对所述P型沟槽进行平整化处理；
(d2)在所述P型沟槽内在选择性外延生长所述第一硅材料，同时通入P型掺杂气体对所述第一硅材料进行原位掺杂。
5.如权利要求1所述的制备方法，其特征在于，步骤(e)包括：
(e1)在所述UTB-SOI衬底表面形成第三保护层；
(e2)利用光刻工艺在所述第三保护层上形成第三隔离区图形；
(e3)利用干法刻蚀工艺在所述第三隔离区图形的指定位置处刻蚀所述第三保护层及所述UTB-SOI衬底的顶层硅以形成所述N型沟槽。
6.如权利要求1所述的制备方法，其特征在于，步骤(f)包括：
(f1)对所述N型沟槽进行平整化处理；
(f2)在所述N型沟槽内在选择性外延生长所述第二硅材料，同时通入N型掺杂气体对所述第二硅材料进行原位掺杂。
7.如权利要求1所述的制备方法，其特征在于，所述栅介质层为铪基材料、Al2O3、La2O3、ZrO2或LaAlO中的任意一种。
8.一种具有突变结的UTB-SOI隧穿场效应晶体管的制备方法，其特征在于，包括步骤：
(a)选取UTB-SOI衬底，且所述UTB-SOI衬底的底层硅的厚度为10～20nm；
(b)在所述UTB-SOI衬底上形成浅沟槽隔离；
(c)刻蚀所述UTB-SOI衬底形成P型沟槽；
(d)利用CVD工艺，在600℃至950℃的温度，利用选择性单晶硅外延生长方法在所述P型沟槽内淀积第一硅材料，并同时通入N型掺杂气体进行原位掺杂，形成漏区，所述漏区的掺杂浓度为5×1018cm-3；
(e)刻蚀所述UTB-SOI衬底形成N型沟槽；
(f)利用CVD工艺，在600℃至950℃的温度，利用选择性单晶硅外延生长方法在所述N型沟槽内淀积第二硅材料，并同时通入P型掺杂气体进行原位掺杂，形成源区，所述源区的掺杂浓度为2×1020cm-3；
(g)在所述UTB-SOI衬底的顶层硅表面形成栅介质层和前栅极层，刻蚀形成前栅；
(h)在所述UTB-SOI衬底的底层硅表面形成背栅极层，刻蚀形成背栅；以及
(i)光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅、背栅金属引线，以形成所述具有突变结的UTB-SOI隧穿场效应晶体管。
9.如权利要求8所述的制备方法，其特征在于，
步骤(d)包括：
(d1)对所述P型沟槽进行平整化处理；
(d2)在所述P型沟槽内在选择性外延生长所述第一硅材料，同时通入P型掺杂气体对所述第一硅材料进行原位掺杂，形成所述漏区；
步骤(f)包括：
(f1)对所述N型沟槽进行平整化处理；
(f2)在所述N型沟槽内在选择性外延生长所述第二硅材料，同时通入N型掺杂气体对所述第二硅材料进行原位掺杂，形成所述源区。
10.一种具有突变结的UTB-SOI隧穿场效应晶体管，其特征在于，由如权利要求1-7或者如权利要求8-9任一项所述的方法制得。
CN201510555992.9A 2015-09-02 2015-09-02 具有突变结的utb‑soi隧穿场效应晶体管及制备方法 Expired - Fee Related CN105118781B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510555992.9A CN105118781B (zh) 2015-09-02 2015-09-02 具有突变结的utb‑soi隧穿场效应晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510555992.9A CN105118781B (zh) 2015-09-02 2015-09-02 具有突变结的utb‑soi隧穿场效应晶体管及制备方法

Publications (2)

Publication Number Publication Date
CN105118781A CN105118781A (zh) 2015-12-02
CN105118781B true CN105118781B (zh) 2017-09-15

Family

ID=54666735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510555992.9A Expired - Fee Related CN105118781B (zh) 2015-09-02 2015-09-02 具有突变结的utb‑soi隧穿场效应晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN105118781B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018094599A1 (zh) * 2016-11-23 2018-05-31 华为技术有限公司 一种隧穿场效应晶体管制备方法及其隧穿场效应晶体管
CN106847901A (zh) * 2016-12-20 2017-06-13 西安科锐盛创新科技有限公司 多层全息天线中AlAs‑Ge‑AlAs结构基等离子pin二极管的制造方法
CN106847903A (zh) * 2016-12-20 2017-06-13 西安科锐盛创新科技有限公司 用于可重构环形天线的SiGe基异质SPiN二极管的制备方法
CN106783592A (zh) * 2016-12-20 2017-05-31 西安科锐盛创新科技有限公司 AlAs/Ge/AlAs结构的频率可重构全息天线制备方法
CN106876268A (zh) * 2016-12-20 2017-06-20 西安科锐盛创新科技有限公司 用于可重构全息天线的GaAs基等离子pin二极管的制备方法
CN106847905A (zh) * 2016-12-20 2017-06-13 西安科锐盛创新科技有限公司 应用于可重构全息天线的Ge基等离子pin二极管的制备方法
CN106847906A (zh) * 2016-12-20 2017-06-13 西安科锐盛创新科技有限公司 用于环形天线的Ge基固态等离子pin二极管的制备方法
CN106783598A (zh) * 2016-12-20 2017-05-31 西安科锐盛创新科技有限公司 频率可重构偶极子天线的SiGe基等离子pin二极管的制备方法
CN106783596A (zh) * 2016-12-20 2017-05-31 西安科锐盛创新科技有限公司 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法
CN106847900A (zh) * 2016-12-20 2017-06-13 西安科锐盛创新科技有限公司 用于可重构环形天线的SiGe基等离子pin二极管串的制备方法
CN106847904A (zh) * 2016-12-20 2017-06-13 西安科锐盛创新科技有限公司 用于套筒天线的GaAs/Ge/GaAs异质结构SPiN二极管串的制备方法
CN106783591A (zh) * 2016-12-20 2017-05-31 西安科锐盛创新科技有限公司 基于Ge基异质结材料的频率可重构全息天线制备方法
CN106847680B (zh) * 2016-12-20 2021-03-05 西安科锐盛创新科技有限公司 基于GaAs的频率可重构套筒偶极子天线的制备方法
CN106876269B (zh) * 2016-12-20 2020-08-21 安徽安芯电子科技股份有限公司 偶极子天线中的具备SiO2保护层的SPiN二极管的制备方法
CN106847877A (zh) * 2016-12-20 2017-06-13 西安科锐盛创新科技有限公司 用于可重构多层全息天线的异质SiGe基pin二极管制备方法
CN106783597A (zh) * 2016-12-20 2017-05-31 西安科锐盛创新科技有限公司 用于套筒天线的AlAs/Ge/AlAs固态等离子体PiN二极管串的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500758A (zh) * 2013-10-12 2014-01-08 沈阳工业大学 半栅极控制源极肖特基势垒型隧穿场效应晶体管
CN103558280A (zh) * 2013-11-15 2014-02-05 中国科学院上海微系统与信息技术研究所 一种基于隧穿场效应晶体管的生物传感器及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673757B2 (en) * 2014-01-16 2017-06-06 Globalfoundries Inc. Modified tunneling field effect transistors and fabrication methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500758A (zh) * 2013-10-12 2014-01-08 沈阳工业大学 半栅极控制源极肖特基势垒型隧穿场效应晶体管
CN103558280A (zh) * 2013-11-15 2014-02-05 中国科学院上海微系统与信息技术研究所 一种基于隧穿场效应晶体管的生物传感器及其制备方法

Also Published As

Publication number Publication date
CN105118781A (zh) 2015-12-02

Similar Documents

Publication Publication Date Title
CN105118781B (zh) 具有突变结的utb‑soi隧穿场效应晶体管及制备方法
US9947763B2 (en) FinFET with reduced capacitance
US9460968B2 (en) Fin shape for fin field-effect transistors and method of forming
US8466473B2 (en) Structure and method for Vt tuning and short channel control with high k/metal gate MOSFETs
US9805986B2 (en) High mobility transistors
CN101027763A (zh) 具有外延源区和漏区的金属栅晶体管
CN102376551A (zh) 半导体器件结构的制造方法及其结构
CN105140127B (zh) 具有突变隧穿结的pnin/npip型utb‑soi tfet及制备方法
CN105448727B (zh) 半导体器件及其形成方法
WO2011143942A1 (zh) 具有原位掺杂源漏的mos管结构及其形成方法
CN105244375B (zh) 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法
CN104183490B (zh) Mos晶体管的形成方法
CN102479801B (zh) 一种半导体器件及其形成方法
CN101170074B (zh) 一种提高超深亚微米mosfet抗辐照特性的方法
CN105118783B (zh) 具有突变隧穿结的pnin/npip型fd‑goi tfet及制备方法
CN105118784B (zh) 具有突变隧穿结的utb‑soi隧穿场效应晶体管及制备方法
CN104465377B (zh) Pmos晶体管及其形成方法
CN105261563B (zh) 具有突变隧穿结的fd‑goi隧穿场效应晶体管及制备方法
CN105118782B (zh) 具有突变隧穿结的ssoi隧穿场效应晶体管及制备方法
CN105742282A (zh) 半导体器件及其制造方法
CN105244275B (zh) 具有突变隧穿结的pnin/npip型绝缘层上张应变锗tfet及制备方法
CN105226087B (zh) 具有突变隧穿结的绝缘层上张应变锗tfet及制备方法
US10886406B1 (en) Semiconductor structure and method of manufacturing the same
CN102723340B (zh) 一种SOI BJT双应变平面BiCMOS集成器件及制备方法
CN109524306B (zh) 晶体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170915

Termination date: 20180902

CF01 Termination of patent right due to non-payment of annual fee