CN106847877A - 用于可重构多层全息天线的异质SiGe基pin二极管制备方法 - Google Patents
用于可重构多层全息天线的异质SiGe基pin二极管制备方法 Download PDFInfo
- Publication number
- CN106847877A CN106847877A CN201611183886.3A CN201611183886A CN106847877A CN 106847877 A CN106847877 A CN 106847877A CN 201611183886 A CN201611183886 A CN 201611183886A CN 106847877 A CN106847877 A CN 106847877A
- Authority
- CN
- China
- Prior art keywords
- type groove
- substrate
- layer
- type
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 48
- 238000002360 preparation method Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 238000005516 engineering process Methods 0.000 claims abstract description 16
- 239000013078 crystal Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 88
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 46
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 31
- 239000000377 silicon dioxide Substances 0.000 claims description 29
- 239000011241 protective layer Substances 0.000 claims description 27
- 238000001259 photo etching Methods 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 17
- 235000012239 silicon dioxide Nutrition 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 10
- 239000003292 glue Substances 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000007787 solid Substances 0.000 abstract description 23
- 238000011049 filling Methods 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052752 metalloid Inorganic materials 0.000 description 1
- 150000002738 metalloids Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
Abstract
本发明涉及一种用于可重构多层全息天线的异质SiGe基pin二极管制备方法，该制备方法包括：选取某一晶向的SiGeOI衬底，在SiGeOI衬底上设置隔离区；刻蚀所述衬底形成P型沟槽和N型沟槽，P型沟槽和N型沟槽的深度小于衬底的顶层SiGe的厚度；填充P型沟槽和N型沟槽，并采用离子注入在衬底的顶层SiGe内形成P型有源区和N型有源区；在衬底上形成引线，以完成异质SiGe基等离子pin二极管的制备。本发明实施例利用深槽隔离技术及离子注入工艺能够制备并提供适用于形成固态等离子天线的高性能异质SiGe基等离子pin二极管。
Description
技术领域
本发明涉及半导体器件制造技术领域，特别涉及一种用于可重构多层全息天线的异质SiGe基pin二极管制备方法。
背景技术
可动态地适应于不断改变环境传播特性的无线通信系统将会是下一代通信应用的关键，天线在任何无线装置中都是极其重要的部件，因为其传送和接收无线电波。天线的性能代表大多数无线装置的性能，因此天线的性能是系统的关键部分。
可重构天线是通过改变其物理结构来改变其辐射、极化和频率特性的天线。其中，频率可重构天线因为其能适用于多个频率，极大地扩展了应用范围，受到众多研究者的重视。
为了提高通信质量，减小环境对电磁信号的干扰，要求天线具有高增益、低副瓣和高定向性。为适应实战环境的需要，要求天线隐蔽性好、抗干扰能力强且具有较低轮廓。传统的反射面天线和相控阵天线增益较高，但前者尺寸过大，较难隐蔽；后者损耗较高，成本较大，较难适应实战要求。全息天线能很好地满足上述要求，除稳定性好、抗干扰能力强外，更重要的是解决了在复杂形状物体，如飞机、车辆等的表面集成天线，并得到特定的辐射特性。通常情况下，由于实体的遮挡，实体上的天线在某些区域是难以辐射能量的，全息天线可以解决这一问题，实现该区域任意方向的定向辐射，从而使天线具有这一特殊性质。
目前，国内外应用于可重构天线的pin二极管采用的材料均为体硅材料，此材料存在本征区载流子迁移率较低问题，影响pin二极管本征区载流子浓度，进而影响其固态等离子体浓度；并且该结构的P区与N区大多采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响pin二极管的电学性能，导致固态等离子体浓度和分布的可控性差。
因此，选择寻找合适的材料及制备方法来制作频率可重构的全息天线是个重要的问题。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种用于可重构多层全息天线的异质SiGe基pin二极管制备方法。
具体地，本发明实施例提出一种用于可重构多层全息天线的异质SiGe基pin二极管制备方法，所述异质SiGe基等离子pin二极管用于制作可重构多层全息天线(1)，所述全息天线(1)包括：半导体基片(11)、天线模块(13)、第一全息圆环(15)及第二全息圆环(17)；所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均采用半导体工艺制作于所述半导体基片(11)上；其中，所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均包括依次串接的pin二极管串；
所述制备方法包括步骤：
(a)选取某一晶向的SiGeOI衬底，在SiGeOI衬底上设置隔离区；
(b)刻蚀所述衬底形成P型沟槽和N型沟槽，P型沟槽和N型沟槽的深度小于衬底的顶层SiGe的厚度；
(c)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；
(d)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；
(e)填充所述P型沟槽和所述N型沟槽；
(f)在衬底上形成引线，以完成异质SiGe基等离子pin二极管的制备。
进一步地，在上述实施例的基础上，在SiGeOI衬底上设置隔离区，包括：
(a1)在所述SiGe表面形成第一保护层；利用光刻工艺在所述第一保护层上形成第一隔离区图形；
(a2)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述衬底以形成隔离槽，且所述隔离槽的深度大于等于所述衬底的顶层SiGe的厚度；
(a3)填充所述隔离槽以形成所述等离子pin二极管的所述隔离区。
进一步地，在上述实施例的基础上，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，步骤(a1)包括：
在所述SiGe层表面生成二氧化硅以形成第一二氧化硅层；在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。
进一步地，在上述实施例的基础上，步骤(b)包括：
(b1)在所述衬底表面形成第二保护层；利用光刻工艺在所述第二保护层上形成第二隔离区图形；
(b2)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述衬底以形成所述P型沟槽和所述N型沟槽。
进一步地，在上述实施例的基础上，所述第二保护层包括第二二氧化硅层和第二氮化硅层；相应地，步骤(b1)包括：
在所述衬底表面生成二氧化硅以形成第二二氧化硅层；在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。
进一步地，在上述实施例的基础上，步骤(e)包括：
(e1)利用多晶硅填充所述P型沟槽和所述N型沟槽；
(e2)平整化处理所述衬底后，在所述衬底上形成多晶硅层；
(e3)光刻所述多晶硅层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成P型有源区和N型有源区且同时形成P型接触区和N型接触区；
(e4)去除光刻胶；利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶硅层。
进一步地，在上述实施例的基础上，步骤(d)包括：
(d1)在所述衬底上生成二氧化硅；
(d2)利用退火工艺激活有源区中的杂质；在所述P型接触区和所述N型接触区光刻引线孔以形成引线；钝化处理并光刻PAD以完成所述异质SiGe基等离子pin二极管的制备。
进一步地，在上述实施例的基础上，所述半导体基片(11)为SOI基片。
进一步地，在上述实施例的基础上，所述全息天线(1)还包括至少一个第三全息圆环(19)，设置于所述第二全息圆环(17)的外侧且采用半导体工艺制作于所述半导体基片(11)上。
本发明提供的异质SiGe基等离子pin二极管的制备方法具备如下优点：
(1)pin二极管所使用的SiGe材料，由于其高迁移率和大载流子寿命的特性，能有效提高了pin二极管的固态等离子体浓度；
(2)pin二极管采用异质结结构，由于I区为SiGe，其载流子迁移率高且禁带宽度窄，在P、N区填充多晶硅从而形成异质结结构，硅材料的禁带宽度大于SiGe，故可产生高的注入比，提高器件性能；
(3)pin二极管采用了一种基于刻蚀的深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种可重构多层全息天线的结构示意图；
图2为本发明实施例提供的用于可重构多层全息天线的异质SiGe基pin二极管制备方法示意图；
图3为本发明实施例的一种天线模块的结构示意图；
图4为本发明实施例提供的一种第一环形单元的结构示意图；
图5为本发明实施例提供的一种第二环形单元的结构示意图；
图6为本发明实施例提供的一种pin二极管的结构示意图；
图7为本发明实施例提供的一种pin二极管串的结构示意图；
图8a-图8r为本发明实施例提供的另一种用于可重构多层全息天线的异质SiGe基pin二极管制备方法示意图；
图9为本发明实施例提供的另一种异质SiGe基等离子pin二极管的器件结构示意图；
图10为本发明实施例提供的另一种可重构多层全息天线的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
该异质SiGe基等离子pin二极管是基于绝缘衬底上的SiGe形成横向pin二极管，其在加直流偏压时，直流电流会在其表面形成自由载流子(电子和空穴)组成的固态等离子体，该等离子体具有类金属特性，即对电磁波具有反射作用，其反射特性与表面等离子体的微波传输特性、浓度及分布密切相关。
固态等离子pin二极管等离子可重构天线可以是由固态等离子pin二极管按阵列排列组合而成，利用外部控制阵列中的固态等离子pin二极管选择性导通，使该阵列形成动态固态等离子体条纹、具备天线的功能，对特定电磁波具有发射和接收功能，并且该天线可通过阵列中固态等离子pin二极管的选择性导通，改变固态等离子体条纹形状及分布，从而实现天线的重构，在国防通讯与雷达技术方面具有重要的应用前景。
以下，将对本发明制备的固态等离子pin二极管的工艺流程作进一步详细描述。在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。
实施例一
本发明实施例提供一种用于可重构多层全息天线的异质SiGe基pin二极管制备方法，所述异质SiGe基等离子pin二极管用于制作可重构多层全息天线(1)。请参见图1，图1为本发明实施例提供的一种可重构多层全息天线的结构示意图。所述全息天线(1)包括：半导体基片(11)、天线模块(13)、第一全息圆环(15)及第二全息圆环(17)；所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均采用半导体工艺制作于所述半导体基片(11)上；其中，所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均包括依次串接的pin二极管串；
请参考图2，图2为本发明实施例提供的用于可重构多层全息天线的异质SiGe基pin二极管制备方法示意图。所述制备方法包括步骤：
(a)选取某一晶向的SiGeOI衬底，在SiGeOI衬底上设置隔离区；
其中，在本步骤中，采用SiGeOI衬底的原因在于，对于固态等离子天线由于其需要良好的微波特性，而固态等离子pin二极管为了满足这个需求，需要具备良好的隔离特性和载流子即固态等离子体的限定能力，而SiGeOI衬底由于其具有能够与隔离槽方便的形成pin隔离区域、二氧化硅(SiO2)也能够将载流子即固态等离子体限定在顶层SiGe中，所以优选采用SiGeOI作为固态等离子pin二极管的衬底。且SiGe材料的载流子迁移率比较大，可提高器件性能。
(b)刻蚀所述衬底形成P型沟槽和N型沟槽，P型沟槽和N型沟槽的深度小于衬底的顶层SiGe的厚度；
(c)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；
(d)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；
这样做的好处在于：可以防止沟槽侧壁的突起形成电场集中区域，造成Pi和Ni结击穿。
(e)填充所述P型沟槽和所述N型沟槽；
(f)在衬底上形成引线，以完成异质SiGe基等离子pin二极管的制备。
进一步地，在上述实施例的基础上，在SiGeOI衬底上设置隔离区，包括：
(a1)在所述SiGe表面形成第一保护层；利用光刻工艺在所述第一保护层上形成第一隔离区图形；
(a2)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述衬底以形成隔离槽，且所述隔离槽的深度大于等于所述衬底的顶层SiGe的厚度；
其中，隔离槽的深度大于等于顶层SiGe的厚度，保证了后续槽中二氧化硅(SiO2)与衬底的氧化层的连接，形成完整的绝缘隔离。
(a3)填充所述隔离槽以形成所述等离子pin二极管的所述隔离区。
进一步地，在上述实施例的基础上，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，步骤(a1)包括：
在所述SiGe层表面生成二氧化硅以形成第一二氧化硅层；在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。
这样做的好处在于，利用二氧化硅(SiO2)的疏松特性，将氮化硅(SiN)的应力隔离，使其不能传导进顶层SiGe，保证了顶层SiGe性能的稳定；基于氮化硅(SiN)与SiGe在干法刻蚀时的高选择比，利用氮化硅(SiN)作为干法刻蚀的掩蔽膜，易于工艺实现。当然，可以理解的是，保护层的层数以及保护层的材料此处不做限制，只要能够形成保护层即可。
进一步地，在上述实施例的基础上，步骤(b)包括：
(b1)在所述衬底表面形成第二保护层；利用光刻工艺在所述第二保护层上形成第二隔离区图形；
(b2)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述衬底以形成所述P型沟槽和所述N型沟槽。
其中，P型沟槽和N型沟槽的深度大于第二保护层厚度且小于第二保护层与衬底顶层SiGe厚度之和。优选地，该P型沟槽和N型沟槽的底部距衬底的顶层SiGe底部的距离为0.5微米～30微米，形成一般认为的深槽，这样在形成P型和N型有源区时可以形成杂质分布均匀、且高掺杂浓度的P、N区和和陡峭的Pi与Ni结，以利于提高i区等离子体浓度。
进一步地，在上述实施例的基础上，所述第二保护层包括第二二氧化硅层和第二氮化硅层；相应地，步骤(b1)包括：
在所述衬底表面生成二氧化硅以形成第二二氧化硅层；在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。这样做的好处类似于第一保护层的作用，此处不再赘述。
进一步地，在上述实施例的基础上，步骤(e)包括：
(e1)利用多晶硅填充所述P型沟槽和所述N型沟槽；
由于I区为SiGe，其载流子迁移率高且禁带宽度窄，所以在P、N区填充多晶硅从而形成异质结结构，硅材料的禁带宽度大于SiGe，故可产生高的注入比，提高器件性能。
(e2)平整化处理所述衬底后，在所述衬底上形成多晶硅层；
(e3)光刻所述多晶硅层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成P型有源区和N型有源区且同时形成P型接触区和N型接触区；
(e4)去除光刻胶；利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶硅层。
进一步地，在上述实施例的基础上，步骤(d)包括：
(d1)在所述衬底上生成二氧化硅；
(d2)利用退火工艺激活有源区中的杂质；在所述P型接触区和所述N型接触区光刻引线孔以形成引线；钝化处理并光刻PAD以完成所述异质SiGe基等离子pin二极管的制备。
进一步地，在上述实施例的基础上，所述半导体基片(11)为SOI基片。
进一步地，在上述实施例的基础上，请参考图10，图10为本发明实施例提供的另一种可重构多层全息天线的结构示意图。所述全息天线(1)还包括至少一个第三全息圆环(19)，设置于所述第二全息圆环(17)的外侧且采用半导体工艺制作于所述半导体基片(11)上。
请参见图3，图3为本发明实施例的一种天线模块的结构示意图，所述天线模块13包括第一pin二极管天线臂1301、第二pin二极管天线臂1302、同轴馈线1303、第一直流偏置线1304、第二直流偏置线1305、第三直流偏置线1306、第四直流偏置线1307、第五直流偏置线1308、第六直流偏置线1309、第七直流偏置线1310、第八直流偏置线1311；
其中，所述同轴馈线1303的内芯线和外导体分别焊接于所述第一直流偏置线1304和所述第二直流偏置线1305；
所述第一直流偏置线1304、第五直流偏置线1308、所述第三直流偏置线1306及所述第四直流偏置线1307沿所述第一pin二极管天线臂1301的长度方向分别电连接至所述第一pin二极管天线臂1301；
所述第二直流偏置线1305、所述第六直流偏置线1309、所述第七直流偏置线1310及所述第八直流偏置线1311沿所述第二pin二极管天线臂1302的长度方向分别电连接至所述第二pin二极管天线臂1302。
可选地，所述第一pin二极管天线臂1301包括依次串接的第一pin二极管串w1、第二pin二极管串w2及所述第三pin二极管串w3，所述第二pin二极管天线臂1302包括依次串接的第四pin二极管串w4、第五pin二极管串w5及所述第六pin二极管串w6且所述第一pin二极管串w1与所述第六pin二极管串w6、所述第二pin二极管串w2与所述第五pin二极管串w5、所述第三pin二极管串w3与所述第四pin二极管串w4分别包括同等数量的pin二极管。
进一步地，请参见图4，图4为本发明实施例提供的一种第一环形单元的结构示意图；所述第一全息圆环15包括多个呈环状均匀排列的多个第一环形单元1501，且所述第一环形单元1501包括第九直流偏置线15011及第七pin二极管串w7，所述第九直流偏置线15011电连接至所述第七pin二极管串w7的两端。
进一步地，请参见图5，图5为本发明实施例提供的一种第二环形单元的结构示意图；所述第二全息圆环17包括多个呈环状均匀排列的多个第二环形单元1701，且所述第二环形单元1701包括第十直流偏置线17011及所述第八pin二极管串w8，所述第十直流偏置线17011电连接至所述第八pin二极管串w8的两端。
进一步地，请参考图6及图7，图6为本发明实施例提供的一种pin二极管的结构示意图；图7为本发明实施例提供的一种pin二极管串的结构示意图；每个pin二极管串中包括多个pin二极管，且这些pin二极管串行连接。所述pin二极管包括P+区27、N+区26和本征区22，且还包括第一金属接触区23和第二金属接触区24；其中，
所述第一金属接触区23一端电连接所述P+区27且另一端电连接至直流偏置线1304、1305、1306、1307、1308、1309、1310、1311、15011、17011或者相邻的所述pin二极管的所述第二金属接触区24，所述第二金属接触区24一端电连接所述N+区26且另一端电连接至所述直流偏置线1304、1305、1306、1307、1308、1309、1310、1311、15011、17011或者相邻的所述pin二极管的所述第一金属接触区23。即处于pin二极管串的一端的pin二极管的金属接触区23连接至直流偏置的正极，处于pin二极管串的另一端的pin二极管的金属接触区24连接至直流偏置的负极，通过施加直流电压可使整个pin二极管串中所有pin二极管处于正向导通状态。
本发明提供的异质SiGe基等离子pin二极管的制备方法具备如下优点：
(1)pin二极管所使用的SiGe材料，由于其高迁移率和大载流子寿命的特性，能有效提高了pin二极管的固态等离子体浓度；
(2)pin二极管采用异质结结构，由于I区为SiGe，其载流子迁移率高且禁带宽度窄，在P、N区填充多晶硅从而形成异质结结构，硅材料的禁带宽度大于SiGe，故可产生高的注入比，提高器件性能；
(3)pin二极管采用了一种基于刻蚀的深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。
实施例二
请参见图8a-图8r，图8a-图8r为本发明实施例提供的另一种用于可重构多层全息天线的异质SiGe基pin二极管制备方法示意图，在上述实施例一的基础上，以制备沟道长度为22nm(固态等离子区域长度为100微米)的固态等离子pin二极管为例进行详细说明，具体步骤如下：
步骤1，衬底材料制备步骤：
(1a)如图8a所示，选取(100)晶向的SiGeOI衬底片101，掺杂类型为p型，掺杂浓度为1014cm-3，顶层SiGe的厚度为50μm；
(1b)如图8b所示，采用化学气相沉积(Chemical vapor deposition，简称CVD)的方法，在SiGe层上淀积一层40nm厚度的第一SiO2层201；
(1c)采用化学气相淀积的方法，在衬底上淀积一层2μm厚度的第一Si3N4/SiN层202；
步骤2，隔离制备步骤：
(2a)如图8c所示，通过光刻工艺在上述保护层上形成隔离区，湿法刻蚀隔离区第一Si3N4/SiN层202，形成隔离区图形；采用干法刻蚀，在隔离区形成宽5μm，深为50μm的深隔离槽301；
(2b)如图8d所示，采用CVD的方法，淀积SiO2 401将该深隔离槽填满；
(2c)如图8e所示，采用化学机械抛光(Chemical Mechanical Polishing，简称CMP)方法，去除表面第一Si3N4/SiN层202和第一SiO2层201，使所述衬底表面平整；
步骤3，P、N区深槽制备步骤：
(3a)如图8f所示，采用CVD方法，在衬底上连续淀积延二层材料，第一层为300nm厚度的第二SiO2层601，第二层为500nm厚度的第二Si3N4/SiN层602；
(3b)如图8g所示，光刻P、N区深槽，湿法刻蚀P、N区第二Si3N4/SiN层602和第二SiO2层601，形成P、N区图形；采用干法刻蚀，在P、N区形成宽4μm，深5μm的深槽701，P、N区槽的长度根据在所制备的天线中的应用情况而确定；
(3c)如图8h所示，在850℃下，高温处理10分钟，氧化槽内壁形成氧化层801，以使P、N区槽内壁平整；
(3d)如图8i所示，利用湿法刻蚀工艺去除P、N区槽内壁的氧化层801。
步骤4，P、N接触区制备步骤：
(4a)如图8j所示，采用CVD的方法，在P、N区槽中淀积多晶硅1001，并将沟槽填满；
(4b)如图8k所示，采用CMP，去除表面多晶硅1001与第二Si3N4/SiN层602，使表面平整；
(4c)如图8l所示，采用CVD的方法，在表面淀积一层多晶硅1201，厚度为200～500nm；
(4d)如图8m所示，光刻P区有源区，采用带胶离子注入方法进行p+注入，使P区有源区掺杂浓度达到0.5×1020cm-3，去除光刻胶，形成P接触1301；
(4e)光刻N区有源区，采用带胶离子注入方法进行n+注入，使N区有源区掺杂浓度为0.5×1020cm-3，去除光刻胶，形成N接触1302；
(4f)如图8n所示，采用湿法刻蚀，刻蚀掉P、N接触区以外的多晶硅1201，形成P、N接触区；
(4g)如图8o所示，采用CVD的方法，在表面淀积SiO21501，厚度为800nm；
(4h)在1000℃，退火1分钟，使离子注入的杂质激活、并且推进多晶硅中杂质；
步骤5，构成PIN二极管步骤：
(5a)如图8p所示，在P、N接触区光刻引线孔1601；
(5b)如图8q所示，衬底表面溅射金属，在750℃合金形成金属硅化物1701，并刻蚀掉表面的金属；
(5c)衬底表面溅射金属，光刻引线；
(5d)如图8r所示，淀积Si3N4/SiN形成钝化层1801，光刻PAD，形成PIN二极管，作为制备固态等离子天线材料。
本实施例中，上述各种工艺参数均为举例说明，依据本领域技术人员的常规手段所做的变换均为本申请之保护范围。
本发明制备的应用于固态等离子可重构天线的pin二极管，首先，所使用的SiGe材料，由于其高迁移率和大载流子寿命的特性，提高了pin二极管的固态等离子体浓度；另外，异质SiGe基pin二极管的P区与N区采用了基于刻蚀的深槽刻蚀的多晶硅镶嵌工艺，该工艺能够提供突变结pi与ni结，并且能够有效地提高pi结、ni结的结深，使固态等离子体的浓度和分布的可控性增强，有利于制备出高性能的等离子天线；并且本发明制备的应用于固态等离子可重构天线的pin二极管采用了一种基于刻蚀的深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。
实施例三
请参照图9，图9为本发明实施例提供的另一种异质SiGe基等离子pin二极管的器件结构示意图。该异质SiGe基等离子pin二极管采用上述如图2所示的制备方法制成，具体地，该SiGe基等离子pin二极管在SiGeOI衬底301上制备形成，且pin二极管的P区304、N区305以及横向位于该P区304和该N区305之间的I区均位于该衬底的顶层SiGe302内。其中，该pin二极管可以采用STI深槽隔离，即该P区304和该N区305外侧各设置有一隔离槽303，且该隔离槽303的深度大于等于顶层SiGe的厚度。
综上所述，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (9)
1.一种用于可重构多层全息天线的异质SiGe基pin二极管制备方法，其特征在于，所述异质SiGe基等离子pin二极管用于制作可重构多层全息天线(1)，所述全息天线(1)包括：半导体基片(11)、天线模块(13)、第一全息圆环(15)及第二全息圆环(17)；所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均采用半导体工艺制作于所述半导体基片(11)上；其中，所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均包括依次串接的pin二极管串；
所述制备方法包括步骤：
(a)选取某一晶向的SiGeOI衬底，在SiGeOI衬底上设置隔离区；
(b)刻蚀所述衬底形成P型沟槽和N型沟槽，P型沟槽和N型沟槽的深度小于衬底的顶层SiGe的厚度；
(c)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；
(d)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；
(e)填充所述P型沟槽和所述N型沟槽；
(f)在衬底上形成引线，以完成异质SiGe基等离子pin二极管的制备。
2.如权利要求1所述的制备方法，其特征在于，在SiGeOI衬底上设置隔离区，包括：
(a1)在所述SiGe表面形成第一保护层；利用光刻工艺在所述第一保护层上形成第一隔离区图形；
(a2)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述衬底以形成隔离槽，且所述隔离槽的深度大于等于所述衬底的顶层SiGe的厚度；
(a3)填充所述隔离槽以形成所述等离子pin二极管的所述隔离区。
3.如权利要求2所述的制备方法，其特征在于，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，步骤(a1)包括：
在所述SiGe层表面生成二氧化硅以形成第一二氧化硅层；在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。
4.如权利要求1所述的制备方法，其特征在于，步骤(b)包括：
(b1)在所述衬底表面形成第二保护层；利用光刻工艺在所述第二保护层上形成第二隔离区图形；
(b2)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述衬底以形成所述P型沟槽和所述N型沟槽。
5.如权利要求4所述的制备方法，其特征在于，所述第二保护层包括第二二氧化硅层和第二氮化硅层；相应地，步骤(b1)包括：
在所述衬底表面生成二氧化硅以形成第二二氧化硅层；在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。
6.如权利要求1所述的制备方法，其特征在于，步骤(e)包括：
(e1)利用多晶硅填充所述P型沟槽和所述N型沟槽；
(e2)平整化处理所述衬底后，在所述衬底上形成多晶硅层；
(e3)光刻所述多晶硅层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成P型有源区和N型有源区且同时形成P型接触区和N型接触区；
(e4)去除光刻胶；利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶硅层。
7.如权利要求1所述的制备方法，其特征在于，步骤(d)包括：
(d1)在所述衬底上生成二氧化硅；
(d2)利用退火工艺激活有源区中的杂质；在所述P型接触区和所述N型接触区光刻引线孔以形成引线；钝化处理并光刻PAD以完成所述异质SiGe基等离子pin二极管的制备。
8.如权利要求1所述的制备方法，其特征在于，所述半导体基片(11)为SOI基片。
9.如权利要求1所述的制备方法，其特征在于，所述全息天线(1)还包括至少一个第三全息圆环(19)，设置于所述第二全息圆环(17)的外侧且采用半导体工艺制作于所述半导体基片(11)上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611183886.3A CN106847877A (zh) | 2016-12-20 | 2016-12-20 | 用于可重构多层全息天线的异质SiGe基pin二极管制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611183886.3A CN106847877A (zh) | 2016-12-20 | 2016-12-20 | 用于可重构多层全息天线的异质SiGe基pin二极管制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106847877A true CN106847877A (zh) | 2017-06-13 |
Family
ID=59140806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611183886.3A Pending CN106847877A (zh) | 2016-12-20 | 2016-12-20 | 用于可重构多层全息天线的异质SiGe基pin二极管制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106847877A (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105118781A (zh) * | 2015-09-02 | 2015-12-02 | 西安科技大学 | 具有突变结的utb-soi隧穿场效应晶体管及制备方法 |
-
2016
- 2016-12-20 CN CN201611183886.3A patent/CN106847877A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105118781A (zh) * | 2015-09-02 | 2015-12-02 | 西安科技大学 | 具有突变结的utb-soi隧穿场效应晶体管及制备方法 |
Non-Patent Citations (2)
| Title |
|---|
| DA-JIN KIM: "Optomization of the Intrinsic Length of a PIN Diode for a Reconfigurable Antenna", 《2016 INTERNATIONAL CONFERENCE ON ELECTRONICS，INFORMATION，AND COMMUNICATIONS》 * |
| 莫瑞明: "全息天线的理论和实验研究", 《中国优秀硕士学位论文全文数据库基础科学辑》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106847903A (zh) | 用于可重构环形天线的SiGe基异质SPiN二极管的制备方法 | |
| CN106847904A (zh) | 用于套筒天线的GaAs/Ge/GaAs异质结构SPiN二极管串的制备方法 | |
| CN106816684A (zh) | 用于可重构多层全息天线的Ge基等离子pin二极管制备方法 | |
| CN106784019A (zh) | 一种Ge基固态等离子体PiN二极管及其制备方法 | |
| CN106601616B (zh) | 可重构多层全息天线中的异质Ge基pin二极管串制备方法 | |
| CN106847901A (zh) | 多层全息天线中AlAs‑Ge‑AlAs结构基等离子pin二极管的制造方法 | |
| CN106602215A (zh) | 用于可重构全息天线的SiGe基等离子pin二极管的制备方法 | |
| US10177141B2 (en) | Preparation method for heterogeneous SiGe based plasma P-I-N diode string for sleeve antenna | |
| CN106847877A (zh) | 用于可重构多层全息天线的异质SiGe基pin二极管制备方法 | |
| US10304824B2 (en) | Manufacturing method for AlAs—Ge—AlAs structure based plasma p-i-n diode in multilayered holographic antenna | |
| CN106783596A (zh) | 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法 | |
| CN106783601A (zh) | 一种Si‑Ge‑Si异质Ge基固态等离子体PiN二极管的制备方法及其器件 | |
| CN106783595A (zh) | 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法 | |
| CN106783559B (zh) | 基于SPiN二极管的频率可重构套筒偶极子天线制备方法 | |
| CN106783604A (zh) | AlAs‑Ge‑AlAs结构的基固态等离子体PiN二极管及其制备方法 | |
| CN112992677B (zh) | 异质InP-GeSn-InP深槽保护PiN二极管阵列的制备方法及其器件 | |
| CN106449734A (zh) | GaAs‑Ge‑GaAs异质结构的SPiN二极管及其制备方法 | |
| CN106783597A (zh) | 用于套筒天线的AlAs/Ge/AlAs固态等离子体PiN二极管串的制备方法 | |
| CN106847899A (zh) | 用于可重构偶极子天线的GaAs/Ge/GaAsSPiN二极管串的制备方法 | |
| CN106785333A (zh) | 用于多层全息天线的GaAs‑Ge‑GaAs异质结构的pin二极管制备方法 | |
| CN106783591A (zh) | 基于Ge基异质结材料的频率可重构全息天线制备方法 | |
| CN106816682A (zh) | 可重构全息天线中的固态等离子pin二极管的制备方法 | |
| CN106783593A (zh) | 应用于环形天线的Ge基异质固态等离子二极管的制备方法 | |
| CN106876872A (zh) | 基于AlAs/Ge/AlAs结构的Ge基可重构偶极子天线的制备方法 | |
| CN106784020A (zh) | 异质SiGe基固态等离子体PiN二极管的制备方法及其器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170613 |
|
| RJ01 | Rejection of invention patent application after publication |