CN105118783A - 具有突变隧穿结的pnin/npip型fd-goi tfet及制备方法 - Google Patents

具有突变隧穿结的pnin/npip型fd-goi tfet及制备方法 Download PDF

Info

Publication number
CN105118783A
CN105118783A CN201510556241.9A CN201510556241A CN105118783A CN 105118783 A CN105118783 A CN 105118783A CN 201510556241 A CN201510556241 A CN 201510556241A CN 105118783 A CN105118783 A CN 105118783A
Authority
CN
China
Prior art keywords
source region
layer
region
gate
goi substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510556241.9A
Other languages
English (en)
Other versions
CN105118783B (zh
Inventor
李妤晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Science and Technology
Original Assignee
Xian University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Science and Technology filed Critical Xian University of Science and Technology
Priority to CN201510556241.9A priority Critical patent/CN105118783B/zh
Publication of CN105118783A publication Critical patent/CN105118783A/zh
Application granted granted Critical
Publication of CN105118783B publication Critical patent/CN105118783B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种具有突变隧穿结的PNIN/NPIP型FD-GOI？TFET及制备方法，该制备方法包括：选取FD-GOI衬底；采用刻蚀工艺形成浅沟槽隔离；采用光刻工艺形成漏区图形，采用离子注入工艺形成漏区；在衬底上表面形成源区沟槽；采用倾斜离子注入工艺向源区沟槽侧壁注入离子以形成薄层掺杂区；在源区沟槽内淀积锗材料，并同时进行原位掺杂形成源区；源区的掺杂浓度高于漏区的掺杂浓度；在衬底上表面形成栅界面层；在栅界面层表面生长栅介质层和前栅极层，采用干法刻蚀工艺形成前栅，在衬底下表面生长背栅极层，采用干法刻蚀工艺形成背栅；光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅和背栅的金属引线，形成具有突变隧穿结的PNIN/NPIP？型FD-GOI？TFET。

Description

具有突变隧穿结的PNIN/NPIP型FD-GOI TFET及制备方法
技术领域
本发明属于半导体集成电路技术领域，尤其涉及一种具有突变隧穿结的PNIN/NPIP型FD-GOITFET及制备方法。
背景技术
集成电路(IntegratedCircuit,简称IC)技术遵循“Moore定律”的发展进入了纳米尺度，来自短沟道效应、寄生效应以及量子隧穿等问题的挑战使得传统的微电子器件技术越来越难以满足IC技术持续发展的要求，特别是日益严重的功耗问题，已经成为延续“Moore定律”的最大瓶颈。
隧穿场效应晶体管(TunnelingFieldEffectTransistor,简称TFET)采用带带隧穿物理机制，使其亚阈摆幅突破传统MOSFET亚阈摆幅极限值KT/q的限制，在低功耗领域具有广阔的应用前景。但是，目前大多数TFET器件是由栅控PIN二极管构成，通过栅电压调节本征区(Intrinsic,简称I区)表面载流子面密度及其相应的能带结构，控制载流子隧穿几率，实现器件工作状态的改变。由于半导体材料带带隧穿几率低，其驱动电流较MOSFET低几个数量级。另外，TFET器件的亚阈值斜率相对于理论值退化，仍需继续减小。
发明内容
为了克服现有硅基TFET器件驱动电流小以及亚阈值斜率相对于理论值退化的问题，本发明提出一种具有突变隧穿结的PNIN/NPIP型FD-GOITFET及制备方法，可有效提高TFET器件的驱动电流以及降低亚阈斜率。
本发明提出的一种具有突变隧穿结的PNIN/NPIP型FD-GOITFET其结构如图3所示。该TFET器件与传统TFET器件结构的主要区别是其衬底材料为GOI，且在其P区和I区(I区和N区)之间有一高掺杂的N型(P型)薄层。
具体地，本发明实施例提出的一种具有突变隧穿结的PNIN/NPIP型FD-GOITFET的制备方法，包括步骤：
(a)选取FD-GOI衬底；
(b)在所述FD-GOI衬底上表面采用刻蚀工艺形成浅沟槽隔离；
(c)在所述FD-GOI衬底上表面采用光刻工艺形成漏区图形，采用离子注入工艺形成漏区；
(d)在所述FD-GOI衬底上表面采用干法刻蚀工艺形成源区沟槽；
(e)采用倾斜离子注入工艺向所述源区沟槽侧壁注入离子，以使离子从所述源区沟槽侧壁向沟道区扩散以形成薄层掺杂区；
(f)在所述源区沟槽内淀积锗材料，并同时进行原位掺杂形成源区；所述源区的掺杂浓度高于所述漏区的掺杂浓度；
(g)在所述FD-GOI衬底上表面形成栅界面层；
(h)在所述栅界面层表面生长栅介质层和前栅极层，采用干法刻蚀工艺形成前栅，在所述FD-GOI衬底下表面生长背栅极层，采用干法刻蚀工艺形成背栅；以及
(i)光刻引线窗口，淀积金属，光刻引线，形成所述源区、所述漏区、所述前栅和所述背栅的金属引线，最终形成具有突变隧穿结的PNIN/NPIP型FD-GOITFET。
此外，本发明又一实施例提出的一种具有突变隧穿结的PNIN/NPIP型FD-GOITFET，由上述实施例的具有突变隧穿结的PNIN/NPIP型FD-GOITFET的制备方法制得。
本发明在漏区通过带胶离子注入工艺制备，充分利用了杂质在锗材料中扩散较快的特性，有助于形成缓变掺杂浓度梯度的本征区/漏区结，可有效抑制TFET器件中的双极效应；N型/P型薄层通过刻蚀源区沟槽并利用倾斜离子注入工艺制备，有助于获得较薄的N型/P型薄层，可有效降低工艺难度；源区通过在刻蚀的源区沟槽内选择性外延淀积填充的工艺制备，能够精确限定的隧穿结面积，同时采用原位掺杂，解决了难以在Ge中形成激活的重掺杂源区的缺陷，有助于形成陡峭掺杂浓度梯度的隧穿结和掺杂均匀的源区，可有效的提高器件驱动电流及降低亚阈斜率；
由上可知，本发明实施例制备的具有突变隧穿结的PNIN/NPIP型FD-GOITFET，其漏区通过带胶离子注入工艺制备，该工艺充分利用了杂质在锗材料中扩散较快的特性，有助于形成缓变掺杂浓度梯度的本征区/漏区结，可有效抑制TFET器件中的双极效应；其N型/P型薄层通过刻蚀源区沟槽并利用倾斜离子注入工艺制备，有助于获得较薄的N型/P型薄层，可有效降低工艺难度；其源区通过在刻蚀的源区沟槽内选择性外延淀积填充的工艺制备，该工艺能够提供精确限定的隧穿结面积，同时采用原位掺杂，解决了难以在Ge中形成激活的重掺杂源区的缺陷，有助于形成具有陡峭掺杂浓度梯度的隧穿结和掺杂均匀的源区，可有效的提高器件驱动电流以及降低亚阈斜率。另外，本发明制备的具有突变隧穿结的PNIN/NPIP型FD-GOITFET采用FD-GOI衬底、双栅结构，高K栅介质层、限定的源区和漏区掺杂等方法，可进一步提高器件的性能，有望在低功耗领域得到采用，有较高的实用价值。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例的一种具有突变隧穿结的PNIN/NPIP型FD-GOITFET的制备方法流程图；
图2a-图2i为本发明实施例的一种具有突变隧穿结的PNIN/NPIP型FD-GOITFET的制备方法示意图；以及
图3为本发明实施例的一种具有突变隧穿结的PNIN/NPIP型FD-GOITFET的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1，图1为本发明实施例的一种具有突变隧穿结的PNIN/NPIP型FD-GOITFET的制备方法流程图，该制备方法包括如下步骤：
(a)选取全耗尽绝缘体上硅(FullyDepletedSilicon-On-Insulator,简称FD-GOI)衬底；
(b)在FD-GOI衬底上表面采用刻蚀工艺形成浅沟槽隔离；
(c)在FD-GOI衬底上表面采用光刻工艺形成漏区图形，采用离子注入工艺形成漏区；
(d)在FD-GOI衬底上表面采用干法刻蚀工艺形成源区沟槽；
(e)采用倾斜离子注入工艺向源区沟槽侧壁注入离子，以使离子从源区沟槽侧壁向沟道区扩散以形成薄层掺杂区；
(f)在源区沟槽内淀积锗材料，并同时进行原位掺杂形成源区；源区的掺杂浓度高于漏区的掺杂浓度；
(g)在FD-GOI衬底上表面形成栅界面层；
(h)在栅界面层表面生长栅介质层和前栅极层，采用干法刻蚀工艺形成前栅，在FD-GOI衬底下表面生长背栅极层，采用干法刻蚀工艺形成背栅；以及
(i)光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅和背栅的金属引线，最终形成具有突变隧穿结的PNIN/NPIP型FD-GOITFET。
对于步骤(b)，可以包括如下步骤：
(b1)在FD-GOI衬底表面形成保护层。
(b2)利用光刻工艺在保护层上形成隔离区图形。
(b3)利用干法刻蚀工艺在隔离区图形的指定位置处刻蚀保护层及FD-GOI衬底以形成浅沟槽隔离槽。
(b4)淀积二氧化硅(SiO2)材料填充浅槽隔离槽，形成浅沟槽隔离。其中，该浅沟槽隔离是由浅槽隔离(shallowtrenchisolation,简称STI)工艺技术实现的沟槽隔离。
具体地，该保护层包括二氧化硅(SiO2)层和氮化硅（Si3N4）层；则保护层的形成包括：在FD-GOI衬底表面淀积二氧化硅(SiO2)层；在氧化硅(SiO2)层表面淀积氮化硅（Si3N4）以形成氮化硅（Si3N4）层。这样做的好处在于，利用二氧化硅(SiO2)的疏松特性，将氮化硅（Si3N4）的应力隔离，使其不能传导进顶层Ge，保证了顶层Ge性能的稳定。当然，可以理解的是，保护层的层数以及保护层的材料此处不做限制，只要能够形成保护层即可。
其中，对于步骤(c)，可以包括：
(c1)利用光刻工艺在所述FD-GOI衬底上光刻形成所述漏区图形；
(c2)利用带胶离子注入方法在所述FD-GOI衬底上表面注入离子以形成所述漏区；
(c3)去除光刻胶。
其中，对于步骤(a)，采用FD-GOI衬底的原因在于，Ge材料禁带宽度小，隧穿几率大，载流子迁移率高，速度特性好，有利于提高隧穿场效应晶体管的驱动电流；GOI衬底形成的半导体器件具有功耗低、速度高、集成密度高、抗干扰能力强、抗辐照能力强、工艺简单等优点，可为隧穿场效应晶体管在低功耗领域的应用提供了有利的条件；该FD-GOI衬底的顶层锗厚度可选20～100nm，优选20nm，该厚度有效提高前栅与背栅对隧穿场效应晶体管隧穿结处势垒宽度的控制能力，进而提高隧穿场效应晶体管中的驱动电流，亚阈值摆幅等电学特性。所以优选采用FD-GOI作为具有突变隧穿结的PNIN/NPIP型FD-GOITFET的衬底。该FD-GOI衬底的晶向可以是（100）或者（110）或者（111），此处不做任何限制，另外，该FD-GOI衬底的掺杂类型可以为N型，也可以是为P型，掺杂浓度例如为1014～1017cm-3。
对于步骤(d)，具体可以包括如下步骤：
(d1)在所述FD-GOI衬底上表面形成保护层；
(d2)利用光刻工艺在所述保护层上形成隔离区图形；
(d3)利用干法刻蚀工艺刻蚀所述保护层及所述FD-GOI衬底以形成所述源区沟槽。
具体地，第二保护层包括二氧化硅(SiO2)层和氮化硅（Si3N4）层；则第二保护层的形成包括：在FD-GOI衬底表面淀积二氧化硅(SiO2)以形成二氧化硅(SiO2)层；在二氧化硅(SiO2)层表面淀积氮化硅（Si3N4）以形成氮化硅（Si3N4）层。这样做的好处类似于第一保护层的作用，此处不再赘述。
另外，源区沟槽的深度大于第二保护层厚度且小于第二保护层与FD-GOI衬底顶层锗厚度之和，这样可实现隧穿结陡峭的掺杂浓度梯度和可控的隧穿结面积。
其中，对于步骤（e），具体可以为：
采用倾斜离子注入工艺向所述源区沟槽的侧壁倾斜一定角度注入离子，以在沟道内靠近所述源区沟槽的侧壁处形成所述薄层掺杂区，且所述薄层掺杂区的掺杂类型与所述漏区的掺杂类型相同。这样有助于获得较薄的N型/P型薄层，并且可有效降低工艺难度。
在步骤(e)之后，还可以包括：利用退火工艺激活所述薄层掺杂区和所述漏区中的杂质。
其中，对于步骤（f），包括：
(f1)对所述源区沟槽进行平整化处理；
(f2)在所述源区沟槽内在选择性外延生长所述锗材料，同时通入掺杂气体对所述锗材料进行原位掺杂,以形成所述源区。
具体地，利用选择性单晶锗外延生长方法进行选择性外延生长，使其完全填充沟槽，同时通入掺杂气体对源区进行原位掺杂，并实现掺杂元素的原位激活，形成重掺杂源区。这样在形成源区时可以形成杂质分布均匀、且重掺杂浓度的源区，便于与薄层掺杂区形成陡峭的PN结，以利于隧穿几率的提高。具体步骤(f2)例如，在300℃~600℃的温度，利用选择性单晶锗外延生长方法进行选择性外延生长锗材料，同时通入锗烷气体对所述锗材料进行原位掺杂，以实现掺杂元素的原位激活，最终形成所述源区。
对于步骤(g)，具体可以包括如下步骤：
用PH3、NH3对所述衬底FD-GOI衬底上表面进行表面钝化处理形成所述栅界面层；或者
采用淀积工艺在所述FD-GOI衬底上表面淀积厚度为1～2nm的氧化物作为所述栅界面层。
对于步骤(h)，具体可以包括如下步骤：
(h1)利用化学气相淀积方法在所述FD-GOI衬底上表面表面淀积高K材料层，作为所述栅介质层；
(h2)利用化学气相淀积方法在所述栅介质层表面淀积多晶硅材料层，作为所述前栅极层；
(h3)利用干法刻蚀工艺刻蚀所述栅界面层、栅介质层和所述前栅极层形成所述前栅；
(h4)利用化学气相淀积方法在所述FD-GOI衬底下表面淀积金属层，作为所述背栅极层；
(h5)利用干法刻蚀工艺刻蚀所述背栅极层形成所述背栅。
其中，栅介质层材料可以选用铪基材料(为高介电常数材料中的一类)，如HfO2、HfSiO、HfSiON、HfTaO、HfTiO或HfZrO中的一种或其组合，也可以选用其他高介电常数材料，如Al2O3、La2O3、ZrO2或LaAlO中的一种或其组合，或者选用其他高介电常数材料与铪基材料的组合；
其中，对于步骤（i），具体可以包括如下步骤：
（i1）在FD-GOI衬底表面及背面生成二氧化硅；
（i2）在源区、漏区、前栅区、背栅区上光刻引线孔；
（i3）淀积金属，光刻引线，形成源区金属引线、漏区金属引线、前栅区金属引线、背栅区金属引线。
本发明实施例制备的具有突变隧穿结的PNIN/NPIP型FD-GOITFET，其漏区通过带胶离子注入工艺制备，该工艺充分利用了杂质在锗材料中扩散较快的特性，有助于形成缓变掺杂浓度梯度的本征区/漏区结，可有效抑制TFET器件中的双极效应；其薄层掺杂区通过刻蚀源区沟槽并利用倾斜离子注入工艺制备，有助于获得较薄的薄层，可有效降低工艺难度；其源区通过在刻蚀的源区沟槽内选择性外延淀积填充的工艺制备，该工艺能够提供精确限定的隧穿结面积，同时采用原位掺杂，解决了难以在Ge中形成激活的重掺杂源区的缺陷，有助于形成具有陡峭掺杂浓度梯度的隧穿结和掺杂均匀的源区，可有效的提高器件驱动电流以及降低亚阈斜率。另外，本发明制备的具有突变隧穿结的PNIN/NPIP型FD-GOITFET采用FD-GOI衬底、双栅结构，高K栅介质层、限定的源区和漏区掺杂等方法，可进一步提高器件的性能，有望在低功耗领域得到采用，有较高的实用价值。
实施例二
请参见图2a-2i，图2a-图2i为本发明实施例的一种具有突变隧穿结的PNIN/NPIP型FD-GOITFET的制备方法示意图，以制备沟道长度45nm的具有突变隧穿结的PNIN型FD-GOITFET为例进行详细说明，具体步骤如下：
1、选取FD-GOI衬底。
如图2a，该FD-GOI衬底包括顶层锗101、氧化物埋层102例如二氧化硅层埋层，以及底层硅103，FD-GOI衬底101的晶向可以是（100）或者（110）或者（111），此处不做任何限制，另外，该FD-GOI衬底101的掺杂类型可以为N型，也可以是为P型，掺杂浓度例如为1014～1017cm-3，顶层Si的厚度例如为20～100nm，优选20nm。
2、浅沟槽隔离201形成，如图2b所示。
2.1在FD-GOI衬底上形成第一保护层。
首先利用化学气相沉积(Chemicalvapordeposition，简称CVD)的方法，在FD-GOI衬底101上连续生长两层材料，第一层可以是厚度在2～5nm的二氧化硅(SiO2)层，第二层可以是厚度在10～30nm的氮化硅（Si3N4）层。
2.2光刻浅槽隔离区
通过光刻工艺在上述保护层上形成隔离区。采用湿法刻蚀工艺刻蚀该氮化硅（Si3N4）层，形成隔离区图形，再采用干法刻蚀，形成例如深8～16nm的隔离槽；
2.3填充浅槽隔离区
采用CVD方法在750℃下，淀积8～16nm二氧化硅(SiO2)材料，将沟槽填满，形成浅沟槽隔离201。可以理解的是，该二氧化硅(SiO2)材料主要用于进行隔离，其可以由未掺杂多晶硅等其他材料替代，此处不做任何限制。
2.4平整表面
利用化学机械抛光(ChemicalMechanicalPolishing，简称CMP)，去除表面二氧化硅(SiO2)层，使表面平整。
3、形成低掺杂漏区301，如图2c所示。
光刻漏区图形，采用带胶离子注入方法进行N注入，使N型有源区掺杂浓度达到1×1018～5×1018cm-3，去除光刻胶，形成低掺杂漏区301。
4、P型沟槽401形成，如图2d所示。
4.1在该FD-GOI衬底上形成第二保护层
利用CVD的方法，在衬底上连续长两层材料，第一层为厚度在2～5nm的二氧化硅(SiO2)层，第二层为厚度在10～30nm的氮化硅（Si3N4）层。
4.2光刻P区沟槽
光刻P区沟槽，湿法刻蚀P区氮化硅（Si3N4）层，形成P区图形，干法刻蚀，形成宽30～60nm，深7～20nm的沟槽401。
5、形成高掺杂N型薄层501，如图2e所示。
5.1离子注入
采用倾斜离子注入的方法对P区沟槽401侧壁进行N+注入，形成N型薄层501，该薄层掺杂区为横向厚度为3~6nm，掺杂浓度为5×1018cm-3～2×1019cm-3的掺杂区域。
5.2杂质激活
在氮气(N2)气氛中进行退火，退火温度为400～600℃，退火0.5～1分钟，使离子注入的杂质激活、并且推进漏区及N型薄层中的杂质。
6、形成重掺杂源区601，如图2f所示。
6.1沟槽平整化处理；
衬底氧化，使深槽内壁形成0.1～1nm厚度的氧化物，清洗氧化物或高温处理，使槽内壁光滑。
6.2选择性外延形成重掺杂P型源区；
利用低压化学气相淀积（LPCVD）工艺，在300℃至600℃的温度，利用选择性单晶锗外延生长方法进行选择性外延生长锗材料，同时通入掺杂气体对源区进行原位掺杂，并实现掺杂元素的原位激活。
该步骤也可选择其他CVD工艺（诸如超高真空CVD，分子束外延、其他的选择性外延生长工艺或它们的组合）。
外延气体为为锗烷（GeH4），掺杂气体可使用诸如乙硼烷（B2H6）的含硼气体或其他的含有P型掺杂剂的气体或它们的组合引入P型掺杂剂。
6.3平整表面
利用化学机械抛光(ChemicalMechanicalPolishing，简称CMP)，去除表面二氧化硅(SiO2)层和氮化硅（Si3N4）层，使表面平整。
7、前栅图形形成，如图2g所示。
7.1栅界面层701淀积；
采用淀积工艺在锗衬底上淀积厚度为1～2nm的氧化钇(Y2O3)作为栅界面层。
7.2高K材料层702淀积；
利用金属有机物化学气相淀积（metalorganicchemicalvapourdeposition,MOCVD），在500℃到700℃下，在衬底表面淀积一层高介电常数材料，厚度为2～4nm。
高介电常数材料可以是HfSiO、HfAlO等。
该步骤也可选择其他淀积工艺（诸如物理气相沉积PVD、原子层淀积ALD等）。
7.3金属栅材料703淀积；
在衬底表面淀积金属栅材料，厚度约为5nm。
金属栅材料可以是TiN、TaN、HfN、WNx等
7.3光刻及刻蚀；
光刻形成前栅图形，利用选择性刻蚀去除表面部分栅界面层、栅介质层材料和金属栅材料，形成前栅图形。
8、背栅图形形成，如图2h所示。
8.1金属栅材料淀积；
在衬底背面溅射一层金属，如Al，厚度为5nm。
8.2光刻及刻蚀；
光刻形成背栅图形，利用湿法刻蚀去除表面部分金属，形成背栅图形801。
9、引线形成，如图9所示。
9.1在表面形成SiO2；
利用CVD的方法，在表面淀积二氧化硅(SiO2)层。
9.2光刻引线孔；
在源区、漏区、前栅区、背栅区光刻SiO2形成引线孔。
9.3形成引线；
在衬底表面溅射金属，合金化形成金属硅化物，并刻蚀掉表面的金属；再在衬底表面溅射金属，光刻引线，形成源区引线901、漏区引线902、前栅引线903和背栅引线904，最终形成具有突变隧穿结的PNIN型FD-GOITFET。
可以理解的是，如果制作具有突变隧穿结的NPIP型FD-GOITFET，仅需在本实施例的基础上将P型沟槽和N型离子注入区中的掺杂浓度和掺杂类型互换，N型薄层的掺杂类型变为P型即可实现。
实施例三
请参见图3，图3为本发明实施例的一种具有突变隧穿结的PNIN/NPIP型FD-GOITFET的结构示意图，本发明的具有突变隧穿结的PNIN/NPIPFD-GOITFET包括全耗尽顶层锗层、埋氧层、底层硅层、栅界面层、栅介质层、前栅、背栅、重掺杂源区、低掺杂漏区和N型/P型薄层。
具体地，所述的全耗尽顶层锗层的厚度可选20～100nm，优选20nm，掺杂浓度小于1017cm-3。
具体地，所述栅界面层优选氧化钇(Y2O3)材料，所述高K材料层可以选用铪基材料(为高介电常数材料中的一类)，如HfO2、HfSiO、HfSiON、HfTaO、HfTiO或HfZrO中的一种或其组合，也可以选用其他高介电常数材料，如Al2O3、La2O3、ZrO2或LaAlO中的一种或其组合，或者选用所述其他高介电常数材料与所述铪基材料的组合。
具体地，前栅位于栅介质层的上层，背栅位于FD-GOI衬底底层硅层的下层，且背栅与前栅对准，前栅与背栅长度大于源区与本征区的感应区之间的势垒区宽度。
具体地，低掺杂漏区和重掺杂源区掺有不同掺杂类型的杂质，且低掺杂漏区的掺杂浓度优选5×1018cm-3，重掺杂源区的掺杂浓度优选2×1020cm-3。
具体地，N型/P型薄层的掺杂浓度在5×1018cm-3至2×1019cm-3之间，厚度在2nm至5nm之间，优选5nm。
具体地，全耗尽顶层锗层的掺杂浓度在1×1014cm-3至1×1017cm-3之间。
通过上述实施例的阐述，本发明的有益效果是：
第一、采用带胶离子注入形成N或P型漏区，有助于形成缓变掺杂浓度梯度的本征区/漏区结，有效抑制TFET器件的双极效应。
第二、通过对P型槽或N型槽深度的精确限定，隧穿结面积可以有效的控制。
第三、锗材料由于其氧化物热稳定性差的特性，P型槽或N型槽侧壁平整化的处理可在高温环境自动完成，简化了工艺流程；
第四、其N型/P型薄层通过刻蚀源区沟槽并利用倾斜离子注入工艺制备，有助于获得较薄的N型/P型薄层，提高隧穿结处的隧穿几率。另外，也可有效降低工艺难度；
第五、在P或N区槽中淀积锗材料形成源区时，采用原位掺杂，解决了在锗材料中难形成激活的高掺杂源区问题，同时有助于形成具有陡峭掺杂浓度梯度的隧穿结和掺杂均匀的重掺杂源区。
第六、具有突变隧穿结的PNIN/NPIP型FD-GOITFET包括前栅和背栅，前栅位于栅介质层的上层，背栅位于FD-GOI衬底底层硅的下层，且背栅与前栅对准。前栅与背栅长度大于源区与本征区的感应区之间的势垒区宽度，避免了栅长过小而引起的泄露电流增加，器件性能下降。
第六、绝缘层上的顶层锗厚度可选20～100nm，优选20nm，该厚度有效提高前栅与背栅对TFET器件隧穿结处势垒宽度的控制能力，进而提高TFET器件的驱动电流，亚阈值摆幅等电学特性。
第七、栅界面层优选氧化钇(Y2O3)，其介电常数为15(为高介电常数材料中的一种)，可与锗材料形成良好的界面接触，有效地减弱费米能级钉扎效应，栅介质层优选高K介质，可提高前栅对隧穿结处势垒宽度的控制能力，进而提高TFET器件的驱动电流，亚阈值摆幅等电学特性。
第八、漏区掺杂浓度为5×1018cm-3，该掺杂浓度可有效抑制TFET器件的双极性效应，降低亚阈电流以及保证电学接触。
第九、源区掺杂浓度为2×1020cm-3，该掺杂浓度可有效的提高TFET器件的驱动电流，亚阈值摆幅等电学特性。
第十、N型/P型薄层的掺杂浓度在5×1018cm-3至2×1019cm-3之间，该掺杂浓度可有效的提高TFET器件的驱动电流，亚阈值摆幅等电学特性。
与现有的TFET器件相比，本发明提供的具有PNIN/NPIP型FD-GOITFET及制备方法可以有效的提高器件驱动电流以及降低亚阈斜率，有望在低功耗领域得到采用，有较高的实用价值。
综上所述，本文中应用了具体个例对本发明具有具有突变隧穿结的PNIN/NPIP型FD-GOITFET及制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (10)

1.一种具有突变隧穿结的PNIN/NPIP型FD-GOITFET的制备方法，其特征在于，包括步骤：
(a)选取FD-GOI衬底；
(b)在所述FD-GOI衬底上表面采用刻蚀工艺形成浅沟槽隔离；
(c)在所述FD-GOI衬底上表面采用光刻工艺形成漏区图形，采用离子注入工艺形成漏区；
(d)在所述FD-GOI衬底上表面采用干法刻蚀工艺形成源区沟槽；
(e)采用倾斜离子注入工艺向所述源区沟槽侧壁注入离子，以使离子从所述源区沟槽侧壁向沟道区扩散以形成薄层掺杂区；
(f)在所述源区沟槽内淀积锗材料，并同时进行原位掺杂形成源区；所述源区的掺杂浓度高于所述漏区的掺杂浓度；
(g)在所述FD-GOI衬底上表面形成栅界面层；
(h)在所述栅界面层表面生长栅介质层和前栅极层，采用干法刻蚀工艺形成前栅，在所述FD-GOI衬底下表面生长背栅极层，采用干法刻蚀工艺形成背栅；以及
(i)光刻引线窗口，淀积金属，光刻引线，形成所述源区、所述漏区、所述前栅和所述背栅的金属引线，最终形成具有突变隧穿结的PNIN/NPIP型FD-GOITFET。
2.如权利要求1所述的制备方法，其特征在于，步骤(c)包括：
(c1)利用光刻工艺在所述FD-GOI衬底上光刻形成所述漏区图形；
(c2)利用带胶离子注入方法在所述FD-GOI衬底上表面注入离子以形成所述漏区；
(c3)去除光刻胶。
3.如权利要求1所述的制备方法，其特征在于，步骤(d)包括：
(d1)在所述FD-GOI衬底上表面形成保护层；
(d2)利用光刻工艺在所述保护层上形成隔离区图形；
(d3)利用干法刻蚀工艺刻蚀所述保护层及所述FD-GOI衬底以形成所述源区沟槽。
4.如权利要求1所述的制备方法，其特征在于，步骤(e)包括：
采用倾斜离子注入工艺向所述源区沟槽的侧壁倾斜一定角度注入离子，以在沟道内靠近所述源区沟槽的侧壁处形成所述薄层掺杂区，且所述薄层掺杂区的掺杂类型与所述漏区的掺杂类型相同。
5.如权利要求1所述的制备方法，其特征在于，在步骤(e)之后，还包括：
利用退火工艺激活所述薄层掺杂区和所述漏区中的杂质。
6.如权利要求1所述的制备方法，其特征在于，步骤(f)包括：
(f1)对所述源区沟槽进行平整化处理；
(f2)在所述源区沟槽内在选择性外延生长所述锗材料，同时通入掺杂气体对所述锗材料进行原位掺杂,以形成所述源区。
7.如权利要求1所述的制备方法，其特征在于，步骤(f2)包括：
在300℃~600℃的温度，利用选择性单晶锗外延生长方法进行选择性外延生长锗材料，同时通入掺杂气体对所述锗材料进行原位掺杂，以实现掺杂元素的原位激活，最终形成所述源区。
8.如权利要求1所述的制备方法，其特征在于，步骤(g)包括：
用PH3、NH3对所述FD-GOI衬底上表面进行表面钝化处理形成所述栅界面层；或者
采用淀积工艺在所述FD-GOI衬底上表面淀积厚度为1～2nm的氧化物作为所述栅界面层。
9.如权利要求1所述的制备方法，其特征在于，步骤(h)包括：
(h1)利用化学气相淀积方法在所述FD-GOI衬底上表面淀积高K材料层，作为所述栅介质层；
(h2)利用化学气相淀积方法在所述栅介质层表面淀积多晶硅材料层，作为所述前栅极层；
(h3)利用干法刻蚀工艺刻蚀所述栅界面层、栅介质层和所述前栅极层形成所述前栅；
(h4)利用化学气相淀积方法在所述FD-GOI衬底下表面淀积金属层，作为所述背栅极层；
(h5)利用干法刻蚀工艺刻蚀所述背栅极层形成所述背栅。
10.一种具有突变隧穿结的PNIN/NPIP型FD-GOITFET，其特征在于，是由如权利要求1-9任一项所述的方法制得。
CN201510556241.9A 2015-09-02 2015-09-02 具有突变隧穿结的pnin/npip型fd‑goi tfet及制备方法 Expired - Fee Related CN105118783B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510556241.9A CN105118783B (zh) 2015-09-02 2015-09-02 具有突变隧穿结的pnin/npip型fd‑goi tfet及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510556241.9A CN105118783B (zh) 2015-09-02 2015-09-02 具有突变隧穿结的pnin/npip型fd‑goi tfet及制备方法

Publications (2)

Publication Number Publication Date
CN105118783A true CN105118783A (zh) 2015-12-02
CN105118783B CN105118783B (zh) 2017-11-03

Family

ID=54666737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510556241.9A Expired - Fee Related CN105118783B (zh) 2015-09-02 2015-09-02 具有突变隧穿结的pnin/npip型fd‑goi tfet及制备方法

Country Status (1)

Country Link
CN (1) CN105118783B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109980015A (zh) * 2019-04-01 2019-07-05 电子科技大学 一种有效增大开态电流的隧穿场效应晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500758A (zh) * 2013-10-12 2014-01-08 沈阳工业大学 半栅极控制源极肖特基势垒型隧穿场效应晶体管
CN103558280A (zh) * 2013-11-15 2014-02-05 中国科学院上海微系统与信息技术研究所 一种基于隧穿场效应晶体管的生物传感器及其制备方法
US20150200298A1 (en) * 2014-01-16 2015-07-16 Globalfoundries Inc. Modified tunneling field effect transistors and fabrication methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500758A (zh) * 2013-10-12 2014-01-08 沈阳工业大学 半栅极控制源极肖特基势垒型隧穿场效应晶体管
CN103558280A (zh) * 2013-11-15 2014-02-05 中国科学院上海微系统与信息技术研究所 一种基于隧穿场效应晶体管的生物传感器及其制备方法
US20150200298A1 (en) * 2014-01-16 2015-07-16 Globalfoundries Inc. Modified tunneling field effect transistors and fabrication methods

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李妤晨: ""基于PIN的IMOS与TFET器件研究"", 《中国博士学位论文全文数据库》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109980015A (zh) * 2019-04-01 2019-07-05 电子科技大学 一种有效增大开态电流的隧穿场效应晶体管

Also Published As

Publication number Publication date
CN105118783B (zh) 2017-11-03

Similar Documents

Publication Publication Date Title
CN105118781B (zh) 具有突变结的utb‑soi隧穿场效应晶体管及制备方法
CN103582930B (zh) 具有凹陷沟道膜和突变结的mosfet
TW200524171A (en) High speed lateral heterojunction misfets realized by 2-dimensional bandgap engineering and methods thereof
CN102136428B (zh) 一种锗基肖特基n型场效应晶体管的制备方法
CN103985745B (zh) 抑制输出非线性开启的隧穿场效应晶体管及制备方法
CN107924941B (zh) 隧穿场效应晶体管及其制备方法
CN105140127B (zh) 具有突变隧穿结的pnin/npip型utb‑soi tfet及制备方法
CN104269439A (zh) 一种嵌入层异质结隧穿场效应晶体管及其制备方法
CN108538911A (zh) 优化的l型隧穿场效应晶体管及其制备方法
CN108321197A (zh) 一种遂穿场效应晶体管及其制造方法
CN104347692A (zh) 抑制输出非线性开启的隧穿场效应晶体管及其制备方法
CN105448727B (zh) 半导体器件及其形成方法
CN102254824B (zh) 半导体器件及其形成方法
CN105244375B (zh) 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法
CN105118783B (zh) 具有突变隧穿结的pnin/npip型fd‑goi tfet及制备方法
CN106098783A (zh) 一种低功耗鳍式场效应晶体管及其制备方法
US20160190318A1 (en) Semiconductor device and manufacturing method thereof
CN102117834A (zh) 一种带杂质分凝的复合源mos晶体管及其制备方法
CN102479801B (zh) 一种半导体器件及其形成方法
US20230058216A1 (en) A self-aligning preparation method for a drain end underlap region of tunnel field effect transistor
CN104241397A (zh) 一种双层肖特基势垒mos晶体管及其制备方法
CN105261563B (zh) 具有突变隧穿结的fd‑goi隧穿场效应晶体管及制备方法
CN104465377B (zh) Pmos晶体管及其形成方法
CN105118784B (zh) 具有突变隧穿结的utb‑soi隧穿场效应晶体管及制备方法
CN105244275B (zh) 具有突变隧穿结的pnin/npip型绝缘层上张应变锗tfet及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171103

Termination date: 20180902

CF01 Termination of patent right due to non-payment of annual fee