CN202120920U

CN202120920U - 用于高压集成电路的金属绝缘栅场效应管结构

Info

Publication number: CN202120920U
Application number: CN2011201737568U
Authority: CN
Inventors: 孙伟锋; 祝靖; 韩佃香; 钱钦松; 陆生礼; 时龙兴
Original assignee: Southeast University
Current assignee: Southeast University
Priority date: 2011-05-27
Filing date: 2011-05-27
Publication date: 2012-01-18
Anticipated expiration: 2021-05-27

Abstract

一种用于高压集成电路的金属绝缘栅场效应管结构，包括：P型衬底,P型外延层，P型外延上设置有P型隔离阱区、N型隔离阱区、P型背栅区及高压N型阱区，P型背栅区内设置有N型源区，其特征在于，在P型背栅区的下方设有N型埋层，N型埋层两端分别与N型隔离阱区、高压N型阱区连接，N型源区两侧设有第一源端N型缓冲层和第二源端N型缓冲层，在P型背栅接触区和N型源区上分别连接有P型背栅极金属连线和源极金属连线。本实用新型大大的减少了传统自举二极管中普遍存在的衬底电流问题，提高了自举电容充电速度，改善了驱动电路的动态特性。

Description

用于高压集成电路的金属绝缘栅场效应管结构

技术领域

本实用新型涉及高压功率半导体器件领域中的高压半桥驱动电路，是关于一种可用于高压集成电路的金属绝缘栅场效应管结构及制备方法。

背景技术

高压半桥驱动电路可以用于各种应用，例如电机驱动、荧光灯中的电子镇流器以及电源等。半桥电路的高侧直流电压源相对于低侧直流电压源浮动，因此需要用自举电路来导出高侧直流电压源。自举电路包括一个自举电容和一个自举二极管，但是由于自举电路所需的电容以及自举二极管的击穿电压和峰值电流容量太大以至于很难集成在半桥驱动芯片上，目前许多的半桥驱动电路中，自举电容和自举二极管由分立元件构成。

美国专利US6507085和US7518209将自举二极管集成在驱动芯片上，它将自举二极管集成在驱动电路的隔离环外或者隔离环上，与以前分立的自举二极管相比，集成二极管降低了生产成本。然而，这种集成二极管导通时存在寄生三极管开启问题，产生很大的衬底漏电流，从而影响整个电路的稳定性，同时漏电流的产生也会影响到自举电容的充电速度，使得驱动电路的动态特性变差。

美国专利US5502632用一种自举二极管仿真器代替自举二极管集成在驱动芯片中。自举二极管仿真器由一种特殊结构的LDMOS(即集成自举金属绝缘栅场效应管，以下简称集成自举MOSFET)和它外围的驱动电路组成，它们可以替代自举二极管使用。集成自举MOSFET做在高低盆的隔离带上，它的实现不需要额外的面积，只需要增加一个小面积的集成自举MOSFET的驱动电路即可。自举二极管仿真器抑制了寄生三极管开启，从而解决了衬底漏电流问题。然而专利US5502632只是介绍了自举二极管仿真器电路，对集成自举MOSFET的结构却无介绍，集成自举MOSFET是一种有特殊要求的LDMOS，以NLDMOS为例，正向导通时，源端接高电位，因此源端需要耐高压，而且背栅极需要单独偏置。

实用新型内容

本实用新型提供一种用于高压集成电路的金属绝缘栅场效应管结构及其制备方法，该结构抑制了寄生三极管开启，大大减小了衬底漏电流，从而提高了自举电容的充电速度，改善了驱动电路的动态特性，减小了集成面积。

本实用新型采用如下技术方案：

一种用于高压集成电路的金属绝缘栅场效应管结构，包括：P型衬底，在P型衬底的左上表面设置有P型埋层和深N型阱区，在P型衬底、深N型阱区和P型埋层的上表面设置有P型外延层，在P型埋层上设有P型隔离阱区，在深N型阱区上设有高压N型阱区且高压N型阱区延伸并进入P型衬底的上方区域，在高压N型阱区内设有漏端N型缓冲区，在P型隔离阱区与高压N型阱区之间设有N型隔离阱区及P型背栅区，并且，N型隔离阱区的一个边界与P型隔离阱区相接触，P型背栅区的一个边界与高压N型阱区相接触，N型隔离阱区的另一个边界与P型背栅区的另一个边界相接触，在P型隔离阱区内设置有P型隔离接触区，在P型背栅区内设有P型背栅接触区及N型源区，在漏端N型缓冲区内设有N型漏区，在P型背栅区与高压N型阱区的公共边界上设有栅氧化层，在P型隔离阱区、N型隔离阱区、P型背栅区及高压N型阱区上方的P型隔离接触区、P型背栅接触区、N型源区、栅氧化层及N型漏区上方以外的区域设有场氧化层，在栅氧化层上设有多晶硅栅且多晶硅栅延伸至高压N型阱区上方的场氧化层上方，在场氧化层及多晶硅栅上设有介质隔离氧化层，在P型隔离接触区和N型漏区上分别连接有P型隔离区金属连线和漏极金属连线，其特征在于，在P型背栅区的下方设有N型埋层，所述N型埋层的两端分别向外延伸并分别与N型隔离阱区、高压N型阱区连接，在P型背栅接触区与N型源区之间设有第一源端N型缓冲层，在第一源端N型缓冲层上方设有第一薄场氧化层，在N型源区与栅氧化层之间设有第二源端N型缓冲层，在第二源端N型缓冲层上方设有第二薄场氧化层，在P型背栅接触区和N型源区分别连接有P型背栅极金属连线和源极金属连线。

与现有技术相比，本实用新型具有如下优点：

(1)传统的集成自举二极管结构中，二极管正向导通时寄生三极管阳极/N型外延/P型衬底导通，产生衬底漏电流，衬底漏电流严重影响整个驱动电路的稳定性(参考图1)，而本实用新型中集成自举MOSFET的源极与背栅极分开，将背栅极单独偏置，使得背栅极/N型埋层反偏，从而抑制了寄生三极管背栅极/N型埋层/P型衬底的导通，抑制了衬底漏电的产生，提高了自举电容的充电速度，从而改善了驱动电路的动态特性(参考图4和图6)。

(2)传统的集成自举二极管结构，具有较大的正向压降，导通损耗大，自举电容不能充电到低侧电源电压，而本实用新型中的集成自举MOSFET，低频时正向压降小，导通损耗小，自举电容可以充电到近似低侧电源电压。

(3)本实用新型中用N型埋层、高压N型阱区和N型隔离阱区三个N型区域将P型背栅区与P型衬底完全隔离开，从而可以对背栅极进行单独偏置。

(4)充电过程时，源极接低侧电源端(参考图6)，从而源端需要承受一定耐压，本实用新型中N型源区的两侧设置有第一源端N型缓冲层和第二源端N型缓冲层，可以使得源端承受所需的耐压值。

(5)集成自举二极管使得驱动芯片的面积大大增加，本实用新型可以直接做在高低盆的隔离带上而不增加额外的面积，只需要在原有驱动芯片的基础上增加一小面积的控制电路即可，节省了生产成本。

附图说明

图1是传统的集成自举二极管的结构示意图。

图2是传统的集成自举二极管在高压驱动电路中的连接示意图。

图3是本实用新型专利集成自举MOSFET在高压驱动电路中的俯视图，高压驱动电路由高侧电路区(101)、低侧电路区(102)及其二区中间的高低压隔离带(103)，集成自举MOSFET(200)位于高低压隔离带(103)上。

图4是图3沿I-I’方向的剖面图。由图可见，集成自举MOSFET中存在寄生三极管背栅极/N型埋层/P型衬底，而背栅控制电路(参考图6)可以抑制这个寄生三极管的开启。

图5是图3沿II-II’方向的剖面图。P型背栅区(10)需要用N型埋层(2)、高压N型阱区(6)和N型隔离阱区(7)三个N型区域完全隔离，如图5所示，3 维空间中同样实现完全了隔离。

图6是本实用新型专利中的集成自举MOSFET在高压驱动电路中的连接示意图，由图可见，背栅极单独控制，使得背栅极/N型埋层反偏，从而抑制寄生三极管背栅极/N型埋层/P型衬底的开启，解决了有寄生三极管引起的衬底漏电问题。

图7是本实用新型专利中的集成自举MOSFET的制备方法流程。

具体实施方式

参照图4，对本实用新型结构作详细说明，一种用于自举二极管仿真器中的集成自举MOSFET器件，包括：P型衬底1，在P型衬底1的左上表面设置有P型埋层4和深N型阱区3，在P型衬底1、深N型阱区3和P型埋层4的上表面设置有P型外延层5，在P型埋层4上设有P型隔离阱区9，在深N型阱区3上设有高压N型阱区6且高压N型阱区6延伸并进入P型衬底1的上方区域，在高压N型阱区6内设有漏端N型缓冲区8，在P型隔离阱区9与高压N型阱区6之间设有N型隔离阱区7及P型背栅区10，并且，N型隔离阱区7的一个边界与P型隔离阱区9相接触，P型背栅区10的一个边界与高压N型阱区6相接触，N型隔离阱区7的另一个边界与P型背栅区10的另一个边界相接触，在P型隔离阱区9内设置有P型隔离接触区17，在P型背栅区10内设有P型背栅接触区18及N型源区19，在漏端N型缓冲区8内设有N型漏区20，在P型背栅区10与高压N型阱区6的公共边界上设有栅氧化层15，在P型隔离阱区9、N型隔离阱区7、P型背栅区10及高压N型阱区6上方的P型隔离接触区17、P型背栅接触区18、N型源区19、栅氧化层15及N型漏区20上方以外的区域设有场氧化层13，在栅氧化层15上设有多晶硅栅16且多晶硅栅16延伸至高压N型阱区6上方的场氧化层上方，在场氧化层13及多晶硅栅16上设有介质隔离氧化层21，在P型隔离接触区17和N型漏区20上分别连接有P型隔离区金属连线22和漏极金属连线25，其特征在于，在P型背栅区10的下方设有N型埋层2，所述N型埋层2的两端分别向外延伸并分别与N型隔离阱区7、高压N型阱区6连接，在P型背栅接触区18与N型源区19之间设有第一源端N型缓冲层11，在第一源端N型缓冲层11上方设有第一薄场氧化层11′，在N型源区19与栅氧化层15之间设有第二源端N型缓冲层12，在第二源端N型缓冲层12上方设有第二薄场氧化层12′，在P型背栅接触区18和N型源区19上分别连接有P型背栅极金属连线23和源极金属连线24。

上述N型埋层2右端延伸至超过高压N型阱区6的左下端0.5-3μm。

参照图7，对本实用新型中高压集成电路的金属绝缘栅场效应管结构的制备方法做详细介绍：

第一步：准备P型硅衬底1，

第二步：生长氧化层、淀积氮化硅、光刻、离子注入锑生成N型埋层2；光刻、离子注入磷生成深N型阱区3、退火；去掉氮化硅，光刻、离子注入硼生成p型埋层4、退火，

第三步：生长P型外延层5；生长氧化层、淀积氮化硅、光刻、离子注入磷生成高压N型阱区6；光刻、离子注入磷生成N型隔离阱区7和漏端N型缓冲区8、氧化，在高压N阱和低压N阱的上表面生成

的氧化层；去掉氮化硅，

第四步：普注硼离子生成P型隔离阱区9和P型背栅区10、退火；去掉上述

的氧化层，

第五步：淀积氮化硅、离子注入磷生成第一源端N型缓冲层11和第二源端N型缓冲层12；氧化生成第一薄场氧化层11′和第二薄场氧化层12′；去掉氮化硅，

第六步：生长场氧化层13，

第七步：生长一层厚度为

的栅氧化层15，离子注入氟化硼阈值调整，然后进行多晶硅栅16的淀积、刻蚀，

第八步：光刻、离子注入磷和砷生成N型源区19和N型漏区20；光刻、离子注入氟化硼生成P型隔离接触区17和P型背栅接触区18；淀积介质隔离氧化层21，接触孔刻蚀，淀积金属铝，刻蚀铝以形成P型隔离区金属连线22、P型背栅极金属连线23、源极金属连线24和漏极金属连线25，最后进行介质钝化处理。

Claims

1.一种用于高压集成电路的金属绝缘栅场效应管结构，包括：P型衬底（1）,在P型衬底（1）的左上表面设置有P型埋层（4）和深N型阱区（3），在P型衬底（1）、深N型阱区（3）和P型埋层（4）的上表面设置有P型外延层（5），在P型埋层（4）上设有P型隔离阱区（9），在深N型阱区（3）上设有高压N型阱区（6）且高压N型阱区（6）延伸并进入P型衬底（1）的上方区域，在高压N型阱区（6）内设有漏端N型缓冲区（8），在P型隔离阱区（9）与高压N型阱区（6）之间设有N型隔离阱区（7）及P型背栅区（10），并且，N型隔离阱区（7）的一个边界与P型隔离阱区（9）相接触，P型背栅区（10）的一个边界与高压N型阱区（6）相接触，N型隔离阱区（7）的另一个边界与P型背栅区（10）的另一个边界相接触，在P型隔离阱区（9）内设置有P型隔离接触区（17），在P型背栅区（10）内设有P型背栅接触区（18）及N型源区（19），在漏端N型缓冲区（8）内设有N型漏区（20），在P型背栅区（10）与高压N型阱区（6）的公共边界上设有栅氧化层（15），在P型隔离阱区（9）、N型隔离阱区（7）、P型背栅区（10）及高压N型阱区（6）上方的P型隔离接触区（17）、P型背栅接触区（18）、N型源区（19）、栅氧化层（15）及N型漏区（20）上方以外的区域设有场氧化层（13），在栅氧化层（15）上设有多晶硅栅（16）且多晶硅栅（16）延伸至高压N型阱区（6）上方的场氧化层上方，在场氧化层（13）及多晶硅栅（16）上设有介质隔离氧化层（21），在P型隔离接触区（17）和N型漏区（20）上分别连接有P型隔离区金属连线（22）和漏极金属连线（25），其特征在于，在P型背栅区（10）的下方设有N型埋层（2），所述N型埋层（2）的两端分别向外延伸并分别与N型隔离阱区（7）、高压N型阱区（6）连接，在P型背栅接触区（18）与N型源区（19）之间设有第一源端N型缓冲层（11），在第一源端N型缓冲层（11）上方设有第一薄场氧化层（11'），在N型源区（19）与栅氧化层（15）之间设有第二源端N型缓冲层（12），在第二源端N型缓冲层（12）上方设有第二薄场氧化层（12'），在P型背栅接触区（18）和N型源区（19）上分别连接有P型背栅极金属连线（23）和源极金属连线（24）。

2.根据权利要求1所述的用于高压集成电路的金属绝缘栅场效应管结构，其特征在于，N型埋层（2）右端延伸至超过高压N型阱区（6）的左下端0.5-3μm。