CN102208450B - 一种高压驱动电路的隔离结构 - Google Patents

Abstract

一种用于高压驱动电路的隔离结构，包括：P形衬底，在P形衬底上设有P型外延层，在P型外延层上设有高压区、低压区、高低压结终端区、第一P型结隔离区和半环形P型结隔离区且半环形P型结隔离区的两端与第一P型结隔离区连接，其特征在于，所述的半环形P型结隔离区由半环形P型埋层及半环形P型阱区组成，半环形P型阱区位于半环形P型埋层上方，在半环形P型埋层的两端与第一P型结隔离区之间分别设有第一间隙和第二间隙，所述P形衬底和P型外延层向第一间隙和第二间隙延伸并填实。本发明专利解决了P型埋层引入造成的高低压结终端区中发局部击穿问题，使得LDMOS与周围部分有效隔离。

Description

一种高压驱动电路的隔离结构

技术领域

本发明涉及高压功率集成电路中的高压半桥栅驱动电路，是一种关于集成高压驱动电路中的隔离结构。

背景技术

高压半桥驱动电路可用于各种领域，如电机驱动、荧光灯中的电子镇流器以及电源管理等。而半桥驱动电路中电平移位电路为整个电路的关键部分，组成电平移位电路的高压LDMOS的电学性能以及高压LDMOS间的电学耦合会影响移位电路的性能，高压LDMOS源端和漏端的大电流和大电压也会引起整个集成电路其他区域的寄生效应从而影响整个集成电路的电学性能，所以电平移位电路中高压LDMOS的电学性能以及高压LDMOS的隔离无疑是高压半桥驱动电路性能及工艺研究的重要内容。

电平移位电路中高压LDMOS间的隔离一直是半桥驱动电路研究关注的重点，现有半桥驱动芯片中已有各种隔离方式，在这些隔离方式中最为有效和突出的为仙童公司的美国专利US7655979中提到的高压栅驱动电路中隔离高压LDMOS的隔离方式，高压栅驱动电路包括高压区，低压区和高低压结终端区，高压LDMOS位于高压区和低压区之间并采用部分结终端区作为其漂移区，高低压结终端区与低压区之间、高压LDMOS与高压区和低压区之间、高压LDMOS和其余部分结终端区之间均采用P型阱和P型埋层对通隔离，整个高压LDMOS周围用P型阱和P型埋层的对通隔离把高压LDMOS和电路的其他部分隔离开，此对通隔离是由外延上的P型阱和其下的P型埋层区对通构成的贯穿外延到衬底的深P型阱实现，这样的对通隔离结构可以起到隔离高压LDMOS和周围其他部分电路的作用。然而，漏端接高压时，由于高压LDMOS漏端下方设有N型埋层（参考图3），靠近漏端的隔离部分P型结隔离结构可以完全耗尽，而远离漏端的隔离部分P型结隔离结构则不能完全耗尽， 从而发生局部击穿现象，使的整个高低压结终端结构的耐压降低。

发明内容

本发明提供一种用于高压驱动电路中的隔离结构，此专利解决了远离漏端的P型隔离结构不能完全耗尽造成的局部击穿，提高了隔离结构的耐压。

本发明采用如下技术方案：

一种高压驱动电路的隔离结构，包括：P形衬底，在P形衬底上设有P型外延层，在P型外延层上设有高压区和低压区，在高压区与低压区之间设有高低压结终端区，在高低压结终端区与低压区之间设有第一P型结隔离区，所述的第一P型结隔离区由第一P型埋层及第一P型阱区组成，第一P型阱区位于第一P型埋层的上方，第一P型埋层位于P形衬底与P型外延层的交界处，在第一P型结隔离区上连接有半环形P型结隔离区且半环形P型结隔离区的两端与第一P型结隔离区连接，所述的半环形P型结隔离区设在高低压结终端区上，所述的半环形P型结隔离区由半环形P型埋层及半环形P型阱区组成，半环形P型阱区位于半环形P型埋层上方，其特征在于，在半环形P型埋层的两端与第一P型结隔离区之间分别设有第一间隙和第二间隙，所述P形衬底和P型外延层向第一间隙和第二间隙延伸并填实。

用于高压驱动电路的隔离结构与现有工艺相兼容，且与现有其他隔离技术相比，本发明具有如下优点：

（1）传统结构中，LDMOS位于半环形P型结隔离区和P型结隔离区所包围区域中，它与周围部分高低压结终端区的隔离均采用带有P型埋层和P型阱区的P型结隔离结构，漏端接高压时，由于高压LDMOS漏端下方设有N型埋层（参考图3），靠近漏端的隔离部分P型结隔离结构可以完全耗尽，从而击穿电压很高(参考图6)，而远离漏端的隔离部分P型结隔离结构则不能完全耗尽，击穿电压低，从而容易发生局部击穿，使整个高低压结终端结构耐压降低(参考图5)。本发明专利中，在远离漏端的隔离部分留有一定的间隙不设置P型埋层，这样可以降低该区域P型隔离区的浓度，从而在漏端接高压时候能够完全耗尽（参考图7），提高了隔离部分的击穿电压，抑制了局部击穿现象的发生，使得LDMOS与周围部分有效隔离。

（2）本发明与现有工艺兼容，不增加额外的工艺步骤，制备简单。

附图说明

图1为本发明专利中的包含高压LDMOS的高压栅驱动电路隔离结构示意图，其中150为高压横向绝缘栅场效应管；

图2为沿图1的I-I’线的横向剖面图；

图3为沿图1的II-II’线的横向剖面图，其中，151为高压横向绝缘栅场效应管漏端，152为高压横向绝缘栅场效应管源端；

图4为传统的包含高压LDMOS的高压栅驱动电路隔离结构结构示意图；，图2为沿图1的I-I’线的横向剖面图；

图5为传统结构中，漏端加高压时，远离漏端区域的半环型P型结隔离区域的等势线示意图，图中可见，P型结隔离区不能完全耗尽，图中虚线框内即为未耗尽区；

图6为传统结构中，漏端加高压时，靠近漏端区域的半环型P型结隔离区域的等势线示意图，图中可见，P型结隔离区完全耗尽；

图7为本发明结构中，漏端加高压时，远离漏端区域的半环型P型结隔离区域的等势线示意图，图中可见，由于去掉该处P型埋层，P型结隔离区能完全耗尽。

具体实施方式

下面结合附图，对本发明结构作详细说明， 一种高压驱动电路的隔离结构，包括：P形衬底1，在P形衬底1上设有P型外延层3，在P型外延层3上设有高压区110和低压区140，在高压区110与低压区140之间设有高低压结终端区120，在高低压结终端区120与低压区140之间设有第一P型结隔离区130a，所述的第一P型结隔离区130a由第一P型埋层2及第一P型阱区6组成，第一P型阱区6位于第一P型埋层2的上方，第一P型埋层2位于P形衬底1与P型外延层3的交界处，在第一P型结隔离区130a上连接有半环形P型结隔离区130b且半环形P型结隔离区130b）的两端与第一P型结隔离区130a连接，所述的半环形P型结隔离区130b设在高低压结终端区120上，所述的半环形P型结隔离区130b由半环形P型埋层4及半环形P型阱区5组成，半环形P型阱区5位于半环形P型埋层4上方，其特征在于，在半环形P型埋层4的两端与第一P型结隔离区130a之间分别设有第一间隙7和第二间隙8，所述P形衬底1和P型外延层3向第一间隙7和第二间隙8延伸并填实。

所述高压驱动电路的隔离结构制备方法如下：

第一步：P型硅衬底1准备；生长氧化层、淀积氮化硅、光刻、离子注入锑生成N型埋层；光刻、离子注入磷生成深N型阱区、退火；去掉氮化硅，光刻、离子注入硼生成第一p型埋层2和第二P型埋层4、退火；生长P型外延层3；生长氧化层、淀积氮化硅、光刻、离子注入磷生成高压N型阱区；氧化，在高压N阱和低压N阱的上表面生成5000?的氧化层。

第二步：普注硼离子生成第一P型结隔离阱区6和第二P型结隔离阱区5、退火；去掉上述5000?的氧化层；淀积氮化硅、离子注入磷生成N型缓冲层；氧化；去掉氮化硅；生长场氧，离子注入硼生成场注入；生长一层厚度为1000?的栅氧化层，离子注入氟化硼阈值调整，然后进行多晶硅栅的淀积、刻蚀；

第三步：光刻、离子注入磷和砷生成N型源区152和N型漏区151；光刻、离子注入氟化硼生成P型接触区；淀积介质隔离氧化层，接触孔刻蚀，淀积金属铝，刻蚀铝以形成金属连线，最后进行介质钝化处理。

Claims (1)

1.一种高压驱动电路的隔离结构，包括：P型衬底（1），在P型衬底（1）上设有P型外延层（3），在P型外延层（3）上设有高压区（110）和低压区（140），在高压区（110）与低压区（140）之间设有高低压结终端区（120），在高低压结终端区（120）与低压区（140）之间设有第一P型结隔离区（130a），所述的第一P型结隔离区（130a）由第一P型埋层（2）及第一P型阱区（6）组成，第一P型阱区（6）位于第一P型埋层（2）的上方，第一P型埋层（2）位于P型衬底（1）与P型外延层（3）的交界处，在第一P型结隔离区（130a）上连接有半环形P型结隔离区（130b）且半环形P型结隔离区（130b）的两端与第一P型结隔离区（130a）连接，所述的半环形P型结隔离区（130b）设在高低压结终端区（120）上，所述的半环形P型结隔离区（130b）由半环形P型埋层（4）及半环形P型阱区（5）组成，半环形P型阱区（5）位于半环形P型埋层（4）上方，其特征在于，在半环形P型埋层（4）的两端与第一P型结隔离区（130a）之间分别设有第一间隙（7）和第二间隙（8），所述P型衬底（1）和P型外延层（3）向第一间隙（7）和第二间隙（8）延伸并填实。

Images