JPS61500576A - シリコン ギガビット金属−酸化物−半導体デバイス製作法 - Google Patents
シリコン ギガビット金属−酸化物−半導体デバイス製作法Info
- Publication number
- JPS61500576A JPS61500576A JP59504441A JP50444184A JPS61500576A JP S61500576 A JPS61500576 A JP S61500576A JP 59504441 A JP59504441 A JP 59504441A JP 50444184 A JP50444184 A JP 50444184A JP S61500576 A JPS61500576 A JP S61500576A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mesa
- source
- manufacturing
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 3
- 229910052710 silicon Inorganic materials 0.000 title description 3
- 239000010703 silicon Substances 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 19
- 239000002019 doping agent Substances 0.000 claims description 18
- 230000003071 parasitic effect Effects 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims 6
- 238000010438 heat treatment Methods 0.000 claims 3
- 230000000149 penetrating effect Effects 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000007943 implant Substances 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
- H01L29/41783—Raised source or drain electrodes self aligned with the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
シリコン ギガビット金属−酸化物一半導体デバイス製作法
技術分野
本発明は金属−酸化物一半導体技術を用いて製作されるデバイスに関する。
発明の背景
従来の金属−酸化物一半導体（ＭＯＳＩ技術はアナログ機能、ディジタル機能双
方の素子を含む複雑な大規模集積回路の製作を意図して考えられたものである。
これらの回路は一般に中程度の高速動作が可能である。製作過程の結果生じる寄
生容量のためにこれらの回路の、毎秒ギガビットの範囲での動作は悪影響を受け
る。
この観点において、重要な寄生容量は基板のソース領域とドレイン領域上のゲー
ト重複部分に起因する容量である。この重複部分は、エイチ・ツー（Ｈ，Ｆｕ
ｌ らの技術文献、［ヒユーレットパラカード ジャーナル」Ｉ Ｈｅｗｌｅｔ
−Ｐａｃｋａｒｄ Ｊｏｕｒｎａｌ ） Ｐｐ、２１−７．１９８２年の第６図
に示されている。典型的にはこの重複容量は０．５ｆＦ／μｍの桁である。
これらのＭＯ８回路の動作速度を制限する他の重要な寄生容量は異なる伝導度を
持つ領域間の接合容量、即ち、ソース（ドレイン）と基板間及びソース（ドレイ
ン〕とチャネル間の接合容量である。
発明の概要
本発明の原理に従い、ドレイン及びソース領域へのイオン打込及び［ドライブ−
インＪ ［ｄｒｉｖｅ −ｉｎ ） に先立ち、基板とその上のゲートメサを個
別に酸化することによって寄生容量は大幅に減少される。これにより、チャネル
領域は基板中に、ゲートメサの下にかつゲートメサと実質的に同じ延長を有して
形成される。チャネル領域の伝導度は隣接するソース及びドレイン領域のそれと
は異なっている。
他の寄生容量はソース及びドレイン領域へのイオン打込み及び「ドライブ−イン
」に先立ち、基板とその上のソース層、トレイン層及びゲートメサを個別て酸化
することにより大幅に減少される。ソース及びドレイン領域とゲートメサは基板
と反対の伝導型になるよう深くドープされる。これによりチャネル領域は基板中
に、ゲートメサの下にかつゲートメサと実質的に同じ延長を有して形成される。
さらにソース及びドレイン領域はそれぞれのソース及びドしイン層の下に形成さ
れ、チャネル領域にまで延長する。一実施例において、ソース及びドレイン領域
は各々チャネル領域からしだいに遠ざかるにつれ基板中にしだいに深く入りこむ
。
図面の簡単な説明
本発明の特定の実施例て関する以下の記述を添付の図面と関連付けて読むことに
より本発明はさらに良く理解されるであろう。
第１ないし３図は本発明の特徴に従う金属−酸化物一半導体装置製造法の種々な
段階における基板と多結晶シリコン層を例として示す図である。
詳細な説明
・ 第１図は基板１とその上に成長させた即ち堆積させた半導体層２を示す。一
般に基板１は当業者にはよく知られた従来規模のＭＯＳ技術によって形成されて
来た。この従来型技術にはデバイス活性領域、エンハンスメント型またはデプレ
ーション型デバイス動作用に閾値を変化させるだめのイオン打込その他が含まれ
る。例えば、イー、エイチ、ニコリアン（Ｅ、 Ｈ，Ｎ１ｃｏｌｌｉａｎ ｌら
の「金属酸化物半導体の物理学と工学Ｊ ’ ＭＯＳ ＋Ｍｅｔａｌ Ｏｐｉｄ
ｅＳｅｍｉｃｏｎｄｕｃｔｏｒ ） Ｐｈｙｓｉｃｓ ａｎｄ Ｔｅｃｈｎｏｌ
ｏｇｙ ’ （ジエイ、ワイリー アンド サンズ社、 Ｊ、 Ｗｉｌｅｙ ｋ
５ｏｎｓ、 Ｉｎｃ。
１９８２）と題する教科書あるいは前述のツーｆＦｕ）らの文献を参照のこと。
基板１はＰ型シリコンのようにドープした半導体材料を含み、そのドープ濃度は
層２との接合面からの距離が大きくなるにつれ減少する。−例において、２００
μｍから３００μｍの厚さの基板１ではドープ濃度は層２の近辺の３． Ｑ Ｘ
１０ ” ／ ｔｒｉ から層２から数マイクロメータ内の１．０ｘｌＯ＋５
／ａｄ まで変化する。
一実施例において層２は多結晶シリコンを含む。層２の伝導型は基板１のそれと
は逆である。典型的には層２はほぼ０．５μｍの厚さにわたって１．０Ｘ１０”
／ｃｊの濃度のリン、ホウ素、まだはヒ素を含む深くドープしたｎ伝導型である
。
層３は任意に設けるシリコン窒化物（５ｔｓＮ４）の層であり、個別酸化工程の
間にソース及びドレイン層（第２図、２１．２３）とゲートメサ（第２図２２）
の上に酸化物が成長するのを防ぐために用いられる。
ソース層２１、ゲートメサ２２及びドレイン層２３を規定するために標準的なフ
ォト・リングラフ マスキング及びエツチング技術が用いられる。ゲートメサ２
２だ・けは図に示されていない薄い（２０謹以下）絶縁物または酸化物（たとえ
ばＳｉＯ□）によって基板１から絶縁されている。層３１．３２及び、３３は層
３（第１図）のフォト・リングラフの結果できたものである。またフォト・リソ
グラフにより基板表面１４及び１５が露出される。
基板１（露出された表面１４及び１５）と層２１．２２及び２３の間にはドープ
濃度の極めて大きな差がある。ゲートメサ２２の両側、ソース／ｉ２１及び基板
表面１４で形成される井戸（ソース−ゲート井戸）とゲートメサ２２の両側、ド
レイン領域２３及び基板表面１５で形成される井戸（ドレイン−ゲート井戸）の
周囲をたどって行くとこの差は非常に明らかである。この差をうまく利用すると
、第２図に示すように、該井戸に低温で湿った酸化物を成長させることが可能で
ある。酸化物の成長が完了すると、酸化物層４）がソース−ゲート井戸を占、め
、酸化物層４２がドレイン−ゲート井戸を占める。
ドープ濃度のこの差により、酸化物層４１及び４２は露出された基板表面上より
もソース／ゲート／ドレイン層の側面の方がより厚くなる。実験から得られた一
例においては、酸化物層４１及び４２の側壁は底部の３倍の厚さ即ち０．１５ｔ
ｔｒｎ対０．０５μｍであった。このようにして酸化物を形成する工程は個別酸
化［ｄｉｆｆｅｒｅｎｔｉａｌｏｘｉｄｉｚａｔｒｏｎ ）として知られている
。この型の酸化工程の例は以下の文献に与えられている。エイチ、スナミ（Ｈ，
Ｓｕｎａｍｉ ） ｒジエイ、エレクトロケミカル ソサイアテイ（Ｊ、 Ｅｌ
ｅｃｔｒｏｃｈｅｍ、 Ｓｏｃ、） Ｊ ８９２−７ページ（１９７８年）、テ
ィー、カミンズ（Ｔ、 Ｋａｍｉｎｓ ）「ジエイ、エレクトロケミカル ソサ
イアテイ（Ｊ。
Ｅｌｅｃｔｒｏｃｈｅｙｙｌ、 Ｓｏｃ、 ） Ｊ ８３８−８４４ペ一ジ１１
９７９次に基板表面１４及び１５にイオン打込が行なわれる。
例としてのドーパント イオンはリン、ホウ素及びヒ素から成るグループから選
ばれる。酸化物層４１及び４２の厚い側面によりゲートメサ２２の両側面に近い
ドーパント イオンの打込が抑制される。ある意味においてはこの厚い側面はソ
ース及びドレイン領域に打込まれたイオンをゲートメサ２２から遠ざけるための
スペーサと観ることができる。さらにこのことからゲート−ドレイン／ソース重
複部分の容量が減少する。それはドライブ−イン（ｄｒｉｖｅ −ｉｎ ） 工
程中の拡散によって生じる重複が無視できるからである。
ドライブ−インは打込まれたドーパント イオンを基板１に拡散させるのに充分
な時間にわたりソース、ゲート及びドレイン層を高温（〜５００−１２００℃）
に加熱する熱工程である。その結果出来上がるＭＯ３構造を第３図に示す。
第３図に示されるように、ソース層２１から基板にかけてドーパントが深く拡散
しており（〜０．５−０．６μｍ）、深いソース領域１１を形成している。同様
に打込まれたイオンは基板表面１４を介して浅く拡散しておりＬ−０，１−０，
３μｍ ｌ、浅いソース領域１２を形成している。深いソース領域１１と浅いソ
ース領域１２とが全ソース領域を形成する。同様の過程がドレイン側にも生じ、
深いドレイン領域１３と浅いドレイン領域１２とが全ドレイン領域を形成する。
深い拡散はリンを用いて層２１及び２３をドープすることで生じ、浅い拡散は基
板表面１４及び１５にヒ素イオンを打込むことで生じる。
この深い／浅い拡散の型はソース（ドレイン）領域とＰ型基板１０との間の寄生
容量を減少するのに便利である。
浅い拡散は基板１０の浅くドープされた部分と比較的短い、大容量の接合を形成
し、一方深い拡散は比較的長い小容量の接合を形成する。
ｎ＋領域間で規定されるチャネル領域は実質的にゲートメサ２２の下にあってゲ
ートメサ２２と同じ延長を有している。浅いソース（ドレイン）領域１２が隣接
してイルので、チャネル領域はゲートメサ２２によりほぼ全面的に、電子的にル
１１１％され、パンチ−スルー（ｐｕｎｃｈ −ｔｈｒｏｕｇｈ ）の可能性は
実質的に取除かれる。
実験から得られる一例においては領域１２間で測定したチャネル長は０．５μｍ
から１．０伽の範囲であった。また深い領域１１（１３）のドープ濃度はソース
領域２１（ドレイン領域２３）の近辺の１．０Ｘ１０”／ｉからＰ型基板１０と
の低い接合近辺の１０”／ｃｄあるいは１０”／Ｉ−Ｉ！１−まで徐々に変化し
ている。浅い領域１２は同様の範囲の変化を示している。
沫い／浅い拡散が寄生容量を減少させると説明して来たが、深い／深い拡散ある
いは浅い／浅い拡散は、寄生容量の増大による品質の低下を伴うが、使用はでき
る。
後者の二拡散は打込工程において、基板表面１４及び１５を介して層２１及び２
３に同一のドーパント イオンを用いることで生じる。
さらに当業者にあっては、シリコン窒化物層３は層２１ないし２３の上面を保護
するために必ずしも必要なものではないことは明らかであろう。層２１ないし２
３の上面に堆積あるいは成長した酸化物を除去するためにイオン ミリング（ｍ
ｉｌｌｉｎｇ ）または反応イオン エツチングを用いることができる。もしイ
オン ミリングまたは反応イオン エツチングを用いるのであれば、酸化物は、
例えば成捷させる以外に化学気相堆積等によって堆積させることができる。
当業者にあってはここに含まれる教示はＭＯＳデバイス製造技術の全ての変形例
に適用できることは明らかである。いくつかのＭＯＳデバイス製造技術において
は、伝導型を図面あるいは前述のものから変更する、つまりＰ型をｎ型へ、ｎ型
をＰ型へ変更する必要があることも同様に明らかである。
ＦＩＧ、 ／
閑 際 ｉｌＫ 審 餡 魯
一一＃−−ム＃”Ｉ−” ＰＣＴ／ＬＩ５８４１０１９５８ｆｉ□ＥＸ Ｔｏ
Ｔ）ｊ ｒＮＴＥＰＪ！ＡＴＩＯ）マＡｆ、５ＥＡＲＣＨＲＥＰＯＲＴ ０ＮＩ
ＪＳ−Ａ−４３５６６２３０２／１１／８２ Ｎｏｎｅ
Claims (10)
- １．金属−酸化物−半導体工程を用いて半導体デバイスを製造する方法であつて 、第１の伝導型の半導体基板内にチヤネル領域を形成する工程を含み、該基板は その上に半導体材料から成るメサを有し、該方法は該メサの両側及び該基板の露 出された部分と接触する、絶縁材料から成るスペーサを形成することにより寄生 容量を減少させる工程と、 該基板の少くとも該露出された表面に第１のドーパントイオンを打込む工程と、 該ドーパントイオンを該基板内に拡散させるために該メサ及び基板を加熱し、も つて該基板内に、第２の伝導型の領域間に、該メサと実質的に同一の延長を有す るチヤネル領域を規定する工程とを含むことを特徴とする半導体デバイスを製造 する方法。
- ２．請求の範囲第１項記載の方法において、該メサは第２の伝導型を有し、第２ のドーパントイオンを含むことを特徴とする半導体デバイスを製造する方法。
- ３．請求の範囲第１項記載の方法において、絶縁材料層が該基板の露出表面より も該メサの両側面における方が厚くなるように、該メサと基板を個別に酸化する ことにより該スペーサを形成することを特徴とする半導体デバイスを製造する方 法。
- ４．請求の範囲第１項記載の方法において、該基板がその上に、半導体材料から 成るソース及びドレイン層を有し、該メサが該ソース及びドレイン層の間にこれ らよら分離してはさまれたゲートメサである場合は、ソース、チヤネル及びドレ イン領域を該半導体基板内に形成し、 該スペーサ形成工程は該メサの両側面、該ソース及びドレイン層、及び該基板の 露出表面部分と接触する、絶縁材料から成るスペーサを、 該基板の少くとも該露出表面に第１のドーパントイオンを打込むように該打込工 程を行ない、該ソース及びドレイン層及び該メサは第２の伝導型を有しかつ第２ のドーパントイオンを含むように成し、 該層、メサ及び基板を加熱して第１及び第２のドーパントイオンを該基板内に拡 散させ、もつてソース、チヤネル及びドレイン領域を該基板内に形成するように 該加熱工程を行ない、該チヤネル領域は第２の伝導型のソース及びドレイン領域 の間に、該ゲートメサと実質的に同一の延長を有して存在するように成すことに よつて形成することを特徴とする半導体デバイスを製造する方法。
- ５．請求の範囲第４項記載の方法において、該ソース及びドレイン層、該ゲート メサ及び該基板を個別に酸化することにより絶縁材料から成る該スペーサを形成 し、絶縁材料層を該基板の露出表面上よりも該ゲートメサの両側面における方が 厚くなるようにすることを特徴とする半導体デバイスを製造する方法。
- ６．請求の範囲第４項記載の方法において、該第２ドーパントイオンによつて形 成されるソース及びドレイン領域は該第１ドーパントイオンによつて形成される 対応領域よりもさらに深く該基板内に侵入す ることを特徴とする半導体デバイ スを製造する方法。
- ７．請求の範囲第１、２または４項記載の方法において、該第１ドーパントイオ ンはヒ素、リン及びホウ素から成るグループから選択されることを特徴とする半 導体デバイスを製造する方法。
- ８．請求の範囲第２項または４項記載の方法において、該第２ドーパントイオン はリン、ヒ素及びホウ素から成るグループから選択されることを特徴とする半導 体デバイスを製造する方法。
- ９．請求の範囲第２項または４項記載の方法において、絶縁材料から成る層が該 メサと該基板の間に挿入されることを特徴とする半導体デバイスを製造する方法 。
- １０．請求の範囲第４項記載の方法において、該第２ドーパントイオンによつて 形成されるソース及びドレイン領域は該第１ドーパントイオンによつて形成され る対応領域の場合とほぼ等しい位置にまで該基板内に侵入することを特徴とする 半導体デバイスを製造する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US557638 | 1983-12-02 | ||
| US06/557,638 US4532697A (en) | 1983-12-02 | 1983-12-02 | Silicon gigabit metal-oxide-semiconductor device processing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61500576A true JPS61500576A (ja) | 1986-03-27 |
Family
ID=24226286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59504441A Pending JPS61500576A (ja) | 1983-12-02 | 1984-11-28 | シリコン ギガビット金属−酸化物−半導体デバイス製作法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4532697A (ja) |
| EP (2) | EP0150582B1 (ja) |
| JP (1) | JPS61500576A (ja) |
| KR (1) | KR910006162B1 (ja) |
| CA (1) | CA1216374A (ja) |
| DE (1) | DE3479365D1 (ja) |
| ES (1) | ES538085A0 (ja) |
| WO (1) | WO1985002494A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276346A (en) * | 1983-12-26 | 1994-01-04 | Hitachi, Ltd. | Semiconductor integrated circuit device having protective/output elements and internal circuits |
| US5610089A (en) * | 1983-12-26 | 1997-03-11 | Hitachi, Ltd. | Method of fabrication of semiconductor integrated circuit device |
| US4603472A (en) * | 1984-04-19 | 1986-08-05 | Siemens Aktiengesellschaft | Method of making MOS FETs using silicate glass layer as gate edge masking for ion implantation |
| US5352620A (en) * | 1984-05-23 | 1994-10-04 | Hitachi, Ltd. | Method of making semiconductor device with memory cells and peripheral transistors |
| US4918501A (en) * | 1984-05-23 | 1990-04-17 | Hitachi, Ltd. | Semiconductor device and method of producing the same |
| US4947225A (en) * | 1986-04-28 | 1990-08-07 | Rockwell International Corporation | Sub-micron devices with method for forming sub-micron contacts |
| US5043778A (en) * | 1986-08-11 | 1991-08-27 | Texas Instruments Incorporated | Oxide-isolated source/drain transistor |
| US5270224A (en) * | 1988-03-11 | 1993-12-14 | Fujitsu Limited | Method of manufacturing a semiconductor device having a region doped to a level exceeding the solubility limit |
| EP0332101B1 (en) * | 1988-03-11 | 1997-06-04 | Fujitsu Limited | Semiconductor device having a region doped to a level exceeding the solubility limit |
| US5518937A (en) * | 1988-03-11 | 1996-05-21 | Fujitsu Limited | Semiconductor device having a region doped to a level exceeding the solubility limit |
| US4998150A (en) * | 1988-12-22 | 1991-03-05 | Texas Instruments Incorporated | Raised source/drain transistor |
| US5874341A (en) * | 1996-10-30 | 1999-02-23 | Advanced Micro Devices, Inc. | Method of forming trench transistor with source contact in trench |
| US5330925A (en) * | 1992-06-18 | 1994-07-19 | At&T Bell Laboratories | Method for making a MOS device |
| US5801075A (en) * | 1996-10-30 | 1998-09-01 | Advanced Micro Devices, Inc. | Method of forming trench transistor with metal spacers |
| US6054356A (en) * | 1996-12-10 | 2000-04-25 | Advanced Micro Devices, Inc. | Transistor and process of making a transistor having an improved LDD masking material |
| US5994737A (en) | 1997-10-16 | 1999-11-30 | Citizen Watch Co, Ltd. | Semiconductor device with bird's beak |
| TWI260717B (en) * | 2004-05-17 | 2006-08-21 | Mosel Vitelic Inc | Ion-implantation method for forming a shallow junction |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1927645B2 (de) * | 1968-06-05 | 1972-10-26 | Matsushita Electronics Corp., Osaka (Japan) | Verfahren zum Herstellen eines MOS-Feldeffekttransistors |
| JPS6041470B2 (ja) * | 1976-06-15 | 1985-09-17 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPS55138877A (en) * | 1979-04-17 | 1980-10-30 | Seiko Instr & Electronics Ltd | Method of fabricating semiconductor device |
| DE2926874A1 (de) * | 1979-07-03 | 1981-01-22 | Siemens Ag | Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie |
| US4356623A (en) * | 1980-09-15 | 1982-11-02 | Texas Instruments Incorporated | Fabrication of submicron semiconductor devices |
| DE3175081D1 (en) * | 1980-12-12 | 1986-09-11 | Toshiba Kk | Method of manufacturing a semiconductor device of the mis type |
| US4419810A (en) * | 1981-12-30 | 1983-12-13 | International Business Machines Corporation | Self-aligned field effect transistor process |
| US4417385A (en) * | 1982-08-09 | 1983-11-29 | General Electric Company | Processes for manufacturing insulated-gate semiconductor devices with integral shorts |
-
1983
- 1983-12-02 US US06/557,638 patent/US4532697A/en not_active Expired - Lifetime
-
1984
- 1984-11-21 CA CA000468323A patent/CA1216374A/en not_active Expired
- 1984-11-27 EP EP84308209A patent/EP0150582B1/en not_active Expired
- 1984-11-28 KR KR1019850700142A patent/KR910006162B1/ko not_active IP Right Cessation
- 1984-11-28 DE DE8585900350T patent/DE3479365D1/de not_active Expired
- 1984-11-28 WO PCT/US1984/001958 patent/WO1985002494A1/en active IP Right Grant
- 1984-11-28 EP EP85900350A patent/EP0163729B1/en not_active Expired
- 1984-11-28 JP JP59504441A patent/JPS61500576A/ja active Pending
- 1984-11-29 ES ES538085A patent/ES538085A0/es active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0163729A1 (en) | 1985-12-11 |
| ES8600668A1 (es) | 1985-11-01 |
| KR850700182A (ko) | 1985-10-25 |
| CA1216374A (en) | 1987-01-06 |
| EP0163729B1 (en) | 1989-08-09 |
| US4532697A (en) | 1985-08-06 |
| EP0150582A1 (en) | 1985-08-07 |
| DE3479365D1 (en) | 1989-09-14 |
| KR910006162B1 (ko) | 1991-08-16 |
| WO1985002494A1 (en) | 1985-06-06 |
| ES538085A0 (es) | 1985-11-01 |
| EP0150582B1 (en) | 1989-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61500576A (ja) | シリコン ギガビット金属−酸化物−半導体デバイス製作法 | |
| US4103415A (en) | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain | |
| US4711017A (en) | Formation of buried diffusion devices | |
| JPS62287670A (ja) | 二重拡散金属酸化半導体トランジスタ製造方法 | |
| KR20080076915A (ko) | 실리콘 및 실리콘 합금들에서 상보형 접합형 전계 효과트랜지스터 및 ｍｏｓ 트랜지스터를 이용하는 집적 회로 | |
| US4878100A (en) | Triple-implanted drain in transistor made by oxide sidewall-spacer method | |
| JPS5826829B2 (ja) | ダイナミックメモリセルの製造方法 | |
| KR940008571B1 (ko) | 반도체장치의 제조방법 | |
| US5591667A (en) | Method for fabricating MOS transistor utilizing doped disposable layer | |
| US4553314A (en) | Method for making a semiconductor device | |
| US5104816A (en) | Polysilicon self-aligned bipolar device including trench isolation and process of manufacturing same | |
| JP2624709B2 (ja) | 半導体装置の製造方法 | |
| EP0231740A2 (en) | A polysilicon self-aligned bipolar device and process of manufacturing same | |
| KR930009482B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN111162009A (zh) | 一种低导通电阻低压分离栅mos器件的制造方法 | |
| JP2809393B2 (ja) | 半導体装置の製造方法 | |
| JP2004534401A (ja) | 異なる厚みのゲート酸化物を有する複数のｍｏｓトランンジスタを備えた半導体装置の製造方法 | |
| GB1595548A (en) | Method for preparing a substrate surface of and a method of making a semiconductor device | |
| JPS6028141B2 (ja) | 半導体装置の製法 | |
| JPH04233737A (ja) | トランジスタの製造方法 | |
| JPS62165968A (ja) | マ−ジされたバイポ−ラ／相補形バイポ−ラトランジスタとその製造法 | |
| JPS61119075A (ja) | 半導体装置の製造方法 | |
| KR20010078344A (ko) | 집적된 주입 논리 셀의 반도체 장치 및 그 제조 프로세스 | |
| JP3029267B2 (ja) | 半導体装置の製造方法 | |
| TW303518B (en) | An improved DMOS fabrication process implemented with reduced number of masks |