KR910006162B1 - 금속 산화물 반도체(mos)장치의 제조방법 - Google Patents
금속 산화물 반도체(mos)장치의 제조방법 Download PDFInfo
- Publication number
- KR910006162B1 KR910006162B1 KR1019850700142A KR850700142A KR910006162B1 KR 910006162 B1 KR910006162 B1 KR 910006162B1 KR 1019850700142 A KR1019850700142 A KR 1019850700142A KR 850700142 A KR850700142 A KR 850700142A KR 910006162 B1 KR910006162 B1 KR 910006162B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- mesa
- source
- drain
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 3
- 229910052710 silicon Inorganic materials 0.000 title claims description 3
- 239000010703 silicon Substances 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims description 42
- 150000002500 ions Chemical class 0.000 claims description 14
- 239000002019 doping agent Substances 0.000 claims description 10
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910000906 Bronze Inorganic materials 0.000 description 2
- 239000010974 bronze Substances 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- 230000005518 electrochemistry Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
- H01L29/41783—Raised source or drain electrodes self aligned with the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음.
Description
[발명의 명칭]
금속 산화물 반도체(MOS)장치의 제조방법
[도면의 간단한 설명]
본 발명의 보다 충분한 이해는 첨부된 도면과 연관하여 본 발명의 실시예를 설명하는 부분을 읽으면 이루어질 수 있다.
제1도 내지 제3도는 견본기판과 본 발명의 특징에 따라 금속 산화물 반도체 장치의 여러 단계에 있는 다결정 실리콘 층을 도시한다.
[발명의 상세한 설명]
[기술의 배경]
본 발명은 MOS기술에 의해 만들어지는 소자에 관한 것이다.
[발명의 배경]
종래 규모의 MOS기술은 아날로그 및 디지탈 기능소자를 둘다 포함하는 복잡한 대규모 집적회로를 만들기 위해 고안되었다. 상기 회로는 일반적으로 고속작동을 할 수 있다. 초당 기가(giga) 비트정도의 작동을 제조공정의 결과로 인해 발생되는 기생용량 때문에 상기 회로에 손상을 가한다.
이러한 관점에서 중요한 기생용량은 기판에서 소스와 드레인영역에 대해 중복되는 게이트에 의해 발생된다. 상기 중복은 에이취. 후등이 기고한 휴렛-패커드 저널(1982) 21-7페이지의 기술논문의 제6도에 도시되어 있다. 통상적으로 중복용량은 0.55F/μm정도이다. 상기 MOS회로의 작동속도를 제한하는 또다른 중요 기생용량은 서로 다른 도전성 영역사이, 즉 소소(드레인)와 기판사이 및 소스(드레인)와 채널사이의 접합용량이다.
[본 발명의 요약]
기생용량은 드레인과 소스영역의 이온주입 및 ＂드라이브-인＂(drive-in)전에 기판과 게이트 메사를 각각 다르게 산화시키는 본 발명의 원리에 따라 충분히 감소될 수 있다. 이러한 것은 기판아래서 게이트 메사와 거의 같은 위치로 연장된 채널이 형성되게 한다. 채널영역의 도전성은 인접한 소스와 드레인영역의 도전성과 다르다.
다른 기생용량은 소스와 드레인영역의 이온주입 및 드라이브-인 전에 기판, 소스층, 드레인층 및 게이트 메사를 서로 다르게 산화시켜서 충분히 감소시킬 수 있다. 소스 및 드레인층과 게이트 메사는 기판의 도전성과 반대의 도전성을 가진 것으로 높은 농도로 도프되어 있다. 이러한 것은 기판 아래서 채널영역이 형성되게하며, 게이트 메사와 같은 위치에 연장된다. 또한 소스 및 드레인영역은 각 소스 아래서 형성되며 채널 영역까지 연장된다. 제1실시예에 있어서 소스 및 드레인영역은 각각 채널영역으로부터 거리를 두고 기판내로 깊은 깊이까지 연장된다.
[상세한 설명]
제1도는 기판(1)의 견본으로 그위에 성장 또는 증착된 반도체층(2)을 가진다. 일반적으로 기판(1)은 본 기술에 숙달된 사람에게 양호하에 공지된 종래 규모의 MOS 기술에 의해 처리된다. 상기 사전처리단계는 능동장치영역, 인핸스먼트 또는 디프렛션장치 작동과 같은 임계치를 변화시키는 이온주입을 한정시키는 것을 포함한다. 예를들어, 이. 에이취. 니클리안등이 저술한 책인 ＂MOS(금속 산화물 반도체)물리 및 기술＂(에이. 와일리 엔드 선사 간행, 1982) 또는 상기의 후논문을 참고로 할 수 있다.
기판(1)은 도핑농도가 층(2)의 접합부로부터 멀어질수록 감소하는 P형 실리콘과 같이 도프된 반도체로 구성되어 있다. 200 내지 300μm 두께 기판(1)에 대한 도핑농도 변화에는 층(2)의 부근에서 3.0×1016/cm3로부터 층(2)의 몇 마이크로 내부에서는 1.0×1015/cm3까지 정도로서 상기한 같은 도핑농도 변화는 층(2)부근의 기판(1)영역에서 브론이 포함되어 있기 때문이다. 실시예에서 층(2)은 다결정 실리콘으로 구성되어 있다. 층(2)의 도전성은 기판(1)의 도전성과 반대이다. 통상적으로, 층(2)은 약 0.5μm의 두께에 걸쳐 1.0×1020/cm3의 농도인 또는 비소로 강하게 도프된 N형 도전성으로 된다.
층(3)은 각기 다른 산화동안 산화물 성장으로부터 소스와 드레인층(제2도에서 21과 23) 및 게이트 메사(제2도에서 22)의 상부를 보호하기 위해 사용되는 질화규모(Si3N4)층이다.
표준 사진석판 마스킹과 에칭기술은 소스층(21), 게이크 메사(22), 드레인층(23)을 한정하는데 사용된다. 게이트 메사(22)는 도면에서 산화물 얇은 절연체(약 20mm) 또는 산화물(예 SiO2)층(43)에 의해 기판(1)으로부터 절연된다. 층(31,32,33)은 층(3, 제1도)의 사진평판 처리에 의해 만들어진다. 또한 사진평판 처리는 기판표면(14,15)을 노출시킨다. 기판(1)(노출된 기판표면(14,15)과 층(21,22,23)사이의 도핑농도는 아주 큰 차이가 있다. 상기 차이는 게이트 메사(22)의 측면과 소스층(21)의 측면 및 기판의 표면에 의해 형성된 함몰부(소스-게이트 함몰부)와 게이트 메사(22) 및 드레인층(23)의 측면과 기판의 표면(15)에 의해 형성된 함몰부(드레인-게이트 함몰부)를 따라 내려오면 더욱 분명히 나타난다. 상기 차를 적당히 이용하여, 제2도에서와 같이 함몰부의 낮은 온도에서 산화물을 습식으로 성장시키는 것이 가능하다. 산화물 성장이 끝났을 때, 산화물 층(41)은 드레인-게이트 함몰부를 점유한다. 도핑농도의 차이는 산화물 층(41,42)이 노출된 기판 표면상에서보다 소스/게이트/드레인층의 측면상에서 더 두꺼워지게 한다. 실험적인 실시예에서 산화물층(41,42)의 측면벽은 하부보다 4배가 더 두껍다. 즉, 비율은 0.15μm 대 0.05μm이다. 상기와 같은 방법으로 산화물을 형성하는 단계는 차등산화로 공지되어 있다. 상기 산화형태의 예는 다음 논문 즉 에이취. 수나미의 전자화학 학회지(1978)의 892페이지 내지 897페이지와 티. 카민스의 전자화학 학회지(1979)의 838페이지 내지 844페이지의 논문에서 볼 수 있다.
다음 이온주입은 기판표면(14,15)내로 주입된다. 예를 들어 도펀트 이온은 인, 브론 및 비소로 구성된 그룹으로부터 선택이 된다. 산화물 층(41,42)의 두꺼운 측면은 게이트 메사(22)의 측면부근에서 도펀트 이온의 주입을 방지한다. 어떤 의미로는 두꺼운 측면은 소스와 드레인영역을 위해 주입된 이온이 게이트 메사(22)로부터 분리되도록 유지하는 스페이서로 볼 수 있다. 그래서 상기와 같은 사실은 드라이브-인동안 화산으로 인한 중복이 무시될 수 있기 때문에, 게이트-드레인/소스 중복의 용량을 감소시킨다.
드라이브-인은 소스 및 드레인 및 기판을 충분한 시간동안 높은 온도(약 500 내지 1200℃)로 가열하여 주입된 도펀트 이온이 기판(1)내로 확산되게 하는 열처리이다. 상기 처리후의 MOS 구조는 제3도에 도시되어 있다.
제3도에 도시된 바와 같이, 깊은 소스영역(11)을 형성하기 위해 소스층(21)으로부터 기판내로 도펀트가 깊은 확산깊이(약 0.5 내지 0.6μm)까지 확산되어 있다. 유사하게, 기판표면(14)을 통해 주입된 이온은 얇게(약 0.1 내지 0.3μm) 확산되어 얇은 소스영역(11)을 형성한다. 깊은 소스영역(11)과 얇은 소스영역(12)은 완전한 소스영역을 형성한다. 유사한 처리과정은 드레인 측에서도 일어나며, 깊은 드레인영역(13)과 얇은 드레인영역(12)은 결합되어 완전한 드레인영역을 형성한다. 깊은 확산은 인 이온은 이용하여 일어나 층(21,23)을 도프시킨다. 얇은 확산은 비소 이온은 기판표면(14,15)에 주입하여 생긴다. 상기 형태의 깊은 확산 및 얇은 확산은 소스(드레인)영역과 P-기판(10)사이의 기생용량을 감소시키는데 유리하다. 얇은 확산은 비교적 짧고, 높은 용량접합을 만드는 반면, 깊은 확산은 기판의 낮게 도프된 비교적 길고 낮은 용량성 접합을 만든다. N+형 영역사이에 규정된 채널영역은 게이트 바로 밑에 있으며, 같은 공간위치에 있다. 인접한 얇은 소스(드레인)영역(12) 때문에, 채널영역은 게이트 메사(22)에 의해 완전히 전자적으로 제어되고, 관통(punch-through) 현상이 가능성이 거의 없다.
실제 실험적인 실시예에서, 영역(12)사이에 측정된 채널길이는 0.5μm 내지 1.0μm이다. 또한, 깊은 영역 11(13)을 위한 실제 도핑농도는 소스층(21, 드레인층(23))부근의 1.0×1020/cm에서 P-기판(10)의 낮은 접합부 근처의 1015/cm3또는 1016/cm3까지 점차 변한다. 얕은 영역(12)은 비슷한 정도의 변환을 나타낸다.
깊은 확산과 얕은 확산이 기생용량을 감소시킨다는 사실이 나타나 있는 반면, 둘다 깊은 확산 또는 둘다 얕은 확산은 질을 저하시킬 수도 있다고 생각될 수 있다. 상기 후자 확산은 기판표면(14,15)을 통한 주입단계에서 층(21,23)에 유사한 도펀트 이온을 사용하여 기인된다.
또한 본 분야의 기술에 숙련된 사람은 질화 실시콘층(3)이 층(23)을 통해 층(21)의 상부를 보호하는데 필요하지 않다는 것을 알 수 있다. 이온 밀링 또는 이온반응 에칭을 사용하여 층(23)을 통한 층(21)의 상부에 증착 또는 성장된 산화물을 제거할 수 있다. 또한 이러한 점에 있어서 이온 밀링 또는 이온반응 에칭을 사용한다면, 산화물은 화학적 성장에 의한 것보다는 증기 증착 등에 의해 증착된다.
본 기술의 분야에 숙련된 사람은 MOS장치 처리방법을 여러 가지로 변형하여 응용할 수 있다. 몇가지 MOS 장치 처리 기술에 있어서는 도면 및 상술된 사항으로부터 도전형태를 변화시키는 것이 필요하다. 예를 들어 P형을 N형으로 N형은 P형으로 바꾸는 것이 필요하다.
Claims (4)
- 제1형태의 도전성의 실리콘 기판(1)에 채널영역을 한정하는 단계를 포함하며, 상기 기판(1)은 상부에서 기판(1)으로부터 절연된 상태로 강하게 도프된 다결정 실리콘 게이트 메사(11)를 갖는 금속 산화물 반도체 공정에 의해 반도체 소자를 제조하는 방법에 있어서, 산화물층이 기판(1)의 노출표면에서보다 메사(22)의 측면상에서 더 두껍게 성장되도록 하기 위해 기판(1)과 메사(22)를 서로 다르게 산화시키는 단계와; 마스크로서 게이트 메사(22)을 이용하여 제2형태의 도전성의 도펀트 이온은 기판(1)에 주입하는 단계와; 도펀트 이온을 기판(1)내로 확산시키기 위해 상기 단계에 의해 형성된 구조체를 가열시키는 단계와; 상기 단계에 의해 소스와 드레인영역의 부분을 형성하는 단계와; 상기 게이트 메사(22)와 거의 같은 위치로 연장된 채널영역을 상기 부분사이에서 형성하는 단계를 구비하는 것을 특징으로 하는 금속 산화물 반도체 장치의 제조방법.
- 제1항에 있어서, 메사는 제2형태의 도전성인 것을 특징으로 하는 금속 산화물 반도체 장치의 제조방법.
- 제1 또는 제2항에 있어서, 게이트 메사(22)는 기판(1)상에 직접 제공된 소스 메스(21)와 드레인 메사(23)사이에 삽입되어 상기 메사를 서로 분리시키며, 상기 소스와 드레인 메사(21,23)는 제2형태의 도전성의 제2도펀트 이온으로 강하게 도프된 다결정 실리콘이며, 상기 가열동안, 상기 제2도펀트 이온은 소스 및 드레인 메사(21,23)내로 확산되어, 각각 소스와 드레인영역 부분을 형성하는 것을 특징으로 하는 금속 산화물 반도체 장치의 제조방법.
- 제1 또는 제2항에 있어서, 제2형태의 도전성 도펀트 이온인 인과 비소중에서 선택되는 것을 특징으로 하는 금속 산화물 반도체 장치의 제조방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US557638 | 1983-12-02 | ||
| US06/557,638 US4532697A (en) | 1983-12-02 | 1983-12-02 | Silicon gigabit metal-oxide-semiconductor device processing |
| PCT/US1984/001958 WO1985002494A1 (en) | 1983-12-02 | 1984-11-28 | Silicon gigabits per second metal-oxide-semiconductor device processing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR850700182A KR850700182A (ko) | 1985-10-25 |
| KR910006162B1 true KR910006162B1 (ko) | 1991-08-16 |
Family
ID=24226286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019850700142A KR910006162B1 (ko) | 1983-12-02 | 1984-11-28 | 금속 산화물 반도체(mos)장치의 제조방법 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4532697A (ko) |
| EP (2) | EP0150582B1 (ko) |
| JP (1) | JPS61500576A (ko) |
| KR (1) | KR910006162B1 (ko) |
| CA (1) | CA1216374A (ko) |
| DE (1) | DE3479365D1 (ko) |
| ES (1) | ES538085A0 (ko) |
| WO (1) | WO1985002494A1 (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276346A (en) * | 1983-12-26 | 1994-01-04 | Hitachi, Ltd. | Semiconductor integrated circuit device having protective/output elements and internal circuits |
| US5610089A (en) * | 1983-12-26 | 1997-03-11 | Hitachi, Ltd. | Method of fabrication of semiconductor integrated circuit device |
| US4603472A (en) * | 1984-04-19 | 1986-08-05 | Siemens Aktiengesellschaft | Method of making MOS FETs using silicate glass layer as gate edge masking for ion implantation |
| US5352620A (en) * | 1984-05-23 | 1994-10-04 | Hitachi, Ltd. | Method of making semiconductor device with memory cells and peripheral transistors |
| US4918501A (en) * | 1984-05-23 | 1990-04-17 | Hitachi, Ltd. | Semiconductor device and method of producing the same |
| US4947225A (en) * | 1986-04-28 | 1990-08-07 | Rockwell International Corporation | Sub-micron devices with method for forming sub-micron contacts |
| US5043778A (en) * | 1986-08-11 | 1991-08-27 | Texas Instruments Incorporated | Oxide-isolated source/drain transistor |
| EP0332101B1 (en) * | 1988-03-11 | 1997-06-04 | Fujitsu Limited | Semiconductor device having a region doped to a level exceeding the solubility limit |
| US5518937A (en) * | 1988-03-11 | 1996-05-21 | Fujitsu Limited | Semiconductor device having a region doped to a level exceeding the solubility limit |
| US5270224A (en) * | 1988-03-11 | 1993-12-14 | Fujitsu Limited | Method of manufacturing a semiconductor device having a region doped to a level exceeding the solubility limit |
| US4998150A (en) * | 1988-12-22 | 1991-03-05 | Texas Instruments Incorporated | Raised source/drain transistor |
| US5874341A (en) * | 1996-10-30 | 1999-02-23 | Advanced Micro Devices, Inc. | Method of forming trench transistor with source contact in trench |
| US5330925A (en) * | 1992-06-18 | 1994-07-19 | At&T Bell Laboratories | Method for making a MOS device |
| US5801075A (en) * | 1996-10-30 | 1998-09-01 | Advanced Micro Devices, Inc. | Method of forming trench transistor with metal spacers |
| US6054356A (en) * | 1996-12-10 | 2000-04-25 | Advanced Micro Devices, Inc. | Transistor and process of making a transistor having an improved LDD masking material |
| US5994737A (en) * | 1997-10-16 | 1999-11-30 | Citizen Watch Co, Ltd. | Semiconductor device with bird's beak |
| TWI260717B (en) * | 2004-05-17 | 2006-08-21 | Mosel Vitelic Inc | Ion-implantation method for forming a shallow junction |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1927645B2 (de) * | 1968-06-05 | 1972-10-26 | Matsushita Electronics Corp., Osaka (Japan) | Verfahren zum Herstellen eines MOS-Feldeffekttransistors |
| JPS6041470B2 (ja) * | 1976-06-15 | 1985-09-17 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPS55138877A (en) * | 1979-04-17 | 1980-10-30 | Seiko Instr & Electronics Ltd | Method of fabricating semiconductor device |
| DE2926874A1 (de) * | 1979-07-03 | 1981-01-22 | Siemens Ag | Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie |
| US4356623A (en) * | 1980-09-15 | 1982-11-02 | Texas Instruments Incorporated | Fabrication of submicron semiconductor devices |
| DE3175081D1 (en) * | 1980-12-12 | 1986-09-11 | Toshiba Kk | Method of manufacturing a semiconductor device of the mis type |
| US4419810A (en) * | 1981-12-30 | 1983-12-13 | International Business Machines Corporation | Self-aligned field effect transistor process |
| US4417385A (en) * | 1982-08-09 | 1983-11-29 | General Electric Company | Processes for manufacturing insulated-gate semiconductor devices with integral shorts |
-
1983
- 1983-12-02 US US06/557,638 patent/US4532697A/en not_active Expired - Lifetime
-
1984
- 1984-11-21 CA CA000468323A patent/CA1216374A/en not_active Expired
- 1984-11-27 EP EP84308209A patent/EP0150582B1/en not_active Expired
- 1984-11-28 DE DE8585900350T patent/DE3479365D1/de not_active Expired
- 1984-11-28 JP JP59504441A patent/JPS61500576A/ja active Pending
- 1984-11-28 KR KR1019850700142A patent/KR910006162B1/ko not_active IP Right Cessation
- 1984-11-28 EP EP85900350A patent/EP0163729B1/en not_active Expired
- 1984-11-28 WO PCT/US1984/001958 patent/WO1985002494A1/en active IP Right Grant
- 1984-11-29 ES ES538085A patent/ES538085A0/es active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0150582A1 (en) | 1985-08-07 |
| KR850700182A (ko) | 1985-10-25 |
| DE3479365D1 (en) | 1989-09-14 |
| CA1216374A (en) | 1987-01-06 |
| WO1985002494A1 (en) | 1985-06-06 |
| ES8600668A1 (es) | 1985-11-01 |
| EP0163729B1 (en) | 1989-08-09 |
| EP0150582B1 (en) | 1989-08-23 |
| ES538085A0 (es) | 1985-11-01 |
| JPS61500576A (ja) | 1986-03-27 |
| US4532697A (en) | 1985-08-06 |
| EP0163729A1 (en) | 1985-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006162B1 (ko) | 금속 산화물 반도체(mos)장치의 제조방법 | |
| US4356622A (en) | Method of producing low-resistance diffused regions in IC MOS semiconductor circuits in silicon-gate technology metal silicide layer formation | |
| US4486942A (en) | Method of manufacturing semiconductor integrated circuit BI-MOS device | |
| EP0059848B1 (en) | Fet and method for manufacturing such | |
| KR940006691B1 (ko) | 개선된 쌍극형 트렌지스터 제조방법 | |
| US4743566A (en) | Method of manufacturing a semiconductor device, in which a silicon slice is locally provided with field oxide with a channel stopper | |
| EP0081998A2 (en) | Method of fabricating a MOS device on a substrate | |
| JPS61179567A (ja) | 自己整合積層ｃｍｏｓ構造の製造方法 | |
| GB2179788A (en) | Isolation structure in semiconductor devices | |
| JPS5850015B2 (ja) | 半導体装置の製造方法 | |
| EP0032030A2 (en) | A semiconductor device and a method of manufacturing a semiconductor device | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| GB2054262A (en) | Semiconductor device and manufacturing method therfor using locos process | |
| US6362025B1 (en) | Method of manufacturing a vertical-channel MOSFET | |
| JPH0235461B2 (ko) | ||
| US4462151A (en) | Method of making high density complementary transistors | |
| US4553314A (en) | Method for making a semiconductor device | |
| EP0023528A1 (en) | Double diffused transistor structure and method of making same | |
| JP2597631B2 (ja) | 半導体デバイスおよびその製造方法 | |
| US4860078A (en) | High-frequency transistor with low internal capacitance and low thermal resistance | |
| RU1830156C (ru) | Способ изготовлени полупроводниковых приборов | |
| US4653173A (en) | Method of manufacturing an insulated gate field effect device | |
| GB1595543A (en) | Memory cell | |
| KR930011542B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR970011138B1 (ko) | 모스 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19980112 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |