KR850700182A - 금속 산화물 반도체 장치의 제조 방법 - Google Patents

금속 산화물 반도체 장치의 제조 방법

Info

Publication number
KR850700182A
KR850700182A KR1019850700142A KR850700142A KR850700182A KR 850700182 A KR850700182 A KR 850700182A KR 1019850700142 A KR1019850700142 A KR 1019850700142A KR 850700142 A KR850700142 A KR 850700142A KR 850700182 A KR850700182 A KR 850700182A
Authority
KR
South Korea
Prior art keywords
substrate
mesa
source
drain
dopant ions
Prior art date
Application number
KR1019850700142A
Other languages
English (en)
Other versions
KR910006162B1 (ko
Inventor
케웅 코 핑
Original Assignee
오레그 이. 앨버
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오레그 이. 앨버, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 오레그 이. 앨버
Publication of KR850700182A publication Critical patent/KR850700182A/ko
Application granted granted Critical
Publication of KR910006162B1 publication Critical patent/KR910006162B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음

Description

금속 산화물 반도체 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 견본기판과 본 발명의 특징에 따라 금속산화물 반도체 장치의 여러 단계에 있는 다결정 실리콘층을 도시한다.

Claims (10)

  1. 제1도전성의 반도체 기판에서 채널영역을 형성하는 것과 반도체 재질의 메사를 가진 기판을 포함하는 금속산화물 반도체 처리에 의해 반도체 장치를 만드는 방법에 있어서, 절연재질의 스페이서를 메사의 측면과 기판의 노출된 표면부분과 접촉상태로 만들어 기생용량을 감소시키고, 기판의 노출된 표면에 제1도펀트 이온을 주입하며; 도펀트 이온이 기판내로 확산되도록 메사와 기판을 가열하여 제2도전형태의 영역사이의 기판에서 채널영역을 한정하고, 채널영역은 메사와 공존하는 것을 특징으로 하는 금속산화물 반도체 장치의 제조방법.
  2. 제1항의 방법에 있어서, 메사는 제2도전 형태이며, 내부에 제2도펀트 이온을 포함하는 것을 특징으로 하는 금속산화물 반도체 장치의 제조방법.
  3. 제1항의 방법에 있어서, 메사와 기판을 서로 다르게 산화시켜 상기 스페이서를 만들어 절연체 재질층이 기판의 노출된 표면상에서보다 메사의 측면상에서 더 두껍게 성장되도록 하는 것을 특징으로 하는 금속산화물 반도체 장치의 제조방법.
  4. 제1항의 방법에 있어서, 기판이 기판위에 소스와 반도체 재질로 구성된 드레인층을 가질때, 상기 메사는 소스와 드레인층 사이에서 분리되어 삽입된 게이트 메사이며, 상기 반도체 기판에서 소스, 채널 및 드레인 영역을 형성하고; 상기 스페이서의 제조는 다음 단계에 의해 메사의 측면, 소스 및 드레인층, 기판의 노출된 표면과 접촉상태로 절연재질의 스페이서로 만들어지며; 상기 주입단계는 기판, 소스 및 드레인층과 제2도전형태인 게이트 메사의 노출된 표면에 제1도펀트 이온을 주입하고 제2도펀트 이온을 주입하는 단계로 이루어지며; 상기 가열단계는 메사와 기판을 가열하여 제1 및 제2도펀트 이온이 기판내로 확산되어 기판에서, 소스, 채널 및 드레인 영역을 형성하며, 채널영역은 제2도전 형태인 드레인과 소스 사이에 있으며, 채널영역은 거의 게이트 메사와 공존하는 것을 특징으로 하는 금속산화물 반도체 장치의 제조방법.
  5. 제4항의 방법에 있어서, 소스 및 드레인층과 게이트 메사를 서로 다르게 산화시키는 것에 의해 절연 재질의 상기 스페이서를 만들어 기판이 절연체 재질을 기판의 노출된 표면에서보다 게이트 메사의 측면상에서 보다 두껍게 성장되도록 하는것을 특징으로 하는 금속산화물 반도체 장치의 제조방법.
  6. 제4항의 방법에 있어서, 제2도펀트 이온에 의해 형성된 소스 및 드레인 영역은 제1도펀트 이온에 의해 형성된 대응영역보다 더 깊게 연장되는 것을 특징으로 하는 금속산화물 반도체 장치의 제조방법.
  7. 제1, 2 또는 4항의 방법에 있어서, 제1도펀트 이온은 비소, 인, 브론으로 구성된 그룹으로부터 선택된 것을 특징으로 하는 금속산화물 반도체 장치의 제조방법.
  8. 제2항 또는 4항의 방법에 있어서, 제2도펀트는 인, 비소 브론으로 구성된 그룹으로부터 선택된 것을 특징으로 하는 금속산화물 반도체 장치의 제조방법.
  9. 제2항 또는 4항의 방법에 있어서, 절연체 재질의 층은 메사와 기판사이에 삽입되는 것을 특징으로 하는 금속산화물 반도체 장치의 제조방법.
  10. 제4항의 방법에 있어서, 제2도펀트 이온에 의해 형성된 소스 및 드레인 영역은 제1도울트 이온에 의해 형성된 대응영역이 기판에서 거의 같은 정도로 연장되어 있는 것을 특징으로 하는 금속산화물 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850700142A 1983-12-02 1984-11-28 금속 산화물 반도체(mos)장치의 제조방법 KR910006162B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/557,638 US4532697A (en) 1983-12-02 1983-12-02 Silicon gigabit metal-oxide-semiconductor device processing
US557638 1983-12-02
PCT/US1984/001958 WO1985002494A1 (en) 1983-12-02 1984-11-28 Silicon gigabits per second metal-oxide-semiconductor device processing

Publications (2)

Publication Number Publication Date
KR850700182A true KR850700182A (ko) 1985-10-25
KR910006162B1 KR910006162B1 (ko) 1991-08-16

Family

ID=24226286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850700142A KR910006162B1 (ko) 1983-12-02 1984-11-28 금속 산화물 반도체(mos)장치의 제조방법

Country Status (8)

Country Link
US (1) US4532697A (ko)
EP (2) EP0150582B1 (ko)
JP (1) JPS61500576A (ko)
KR (1) KR910006162B1 (ko)
CA (1) CA1216374A (ko)
DE (1) DE3479365D1 (ko)
ES (1) ES8600668A1 (ko)
WO (1) WO1985002494A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276346A (en) * 1983-12-26 1994-01-04 Hitachi, Ltd. Semiconductor integrated circuit device having protective/output elements and internal circuits
US5610089A (en) * 1983-12-26 1997-03-11 Hitachi, Ltd. Method of fabrication of semiconductor integrated circuit device
US4603472A (en) * 1984-04-19 1986-08-05 Siemens Aktiengesellschaft Method of making MOS FETs using silicate glass layer as gate edge masking for ion implantation
US5352620A (en) * 1984-05-23 1994-10-04 Hitachi, Ltd. Method of making semiconductor device with memory cells and peripheral transistors
US4918501A (en) * 1984-05-23 1990-04-17 Hitachi, Ltd. Semiconductor device and method of producing the same
US4947225A (en) * 1986-04-28 1990-08-07 Rockwell International Corporation Sub-micron devices with method for forming sub-micron contacts
US5043778A (en) * 1986-08-11 1991-08-27 Texas Instruments Incorporated Oxide-isolated source/drain transistor
US5518937A (en) * 1988-03-11 1996-05-21 Fujitsu Limited Semiconductor device having a region doped to a level exceeding the solubility limit
US5270224A (en) * 1988-03-11 1993-12-14 Fujitsu Limited Method of manufacturing a semiconductor device having a region doped to a level exceeding the solubility limit
EP0332101B1 (en) * 1988-03-11 1997-06-04 Fujitsu Limited Semiconductor device having a region doped to a level exceeding the solubility limit
US4998150A (en) * 1988-12-22 1991-03-05 Texas Instruments Incorporated Raised source/drain transistor
US5874341A (en) * 1996-10-30 1999-02-23 Advanced Micro Devices, Inc. Method of forming trench transistor with source contact in trench
US5330925A (en) * 1992-06-18 1994-07-19 At&T Bell Laboratories Method for making a MOS device
US5801075A (en) * 1996-10-30 1998-09-01 Advanced Micro Devices, Inc. Method of forming trench transistor with metal spacers
US6054356A (en) * 1996-12-10 2000-04-25 Advanced Micro Devices, Inc. Transistor and process of making a transistor having an improved LDD masking material
US5994737A (en) 1997-10-16 1999-11-30 Citizen Watch Co, Ltd. Semiconductor device with bird's beak
TWI260717B (en) * 2004-05-17 2006-08-21 Mosel Vitelic Inc Ion-implantation method for forming a shallow junction

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1927645B2 (de) * 1968-06-05 1972-10-26 Matsushita Electronics Corp., Osaka (Japan) Verfahren zum Herstellen eines MOS-Feldeffekttransistors
JPS6041470B2 (ja) * 1976-06-15 1985-09-17 松下電器産業株式会社 半導体装置の製造方法
JPS55138877A (en) * 1979-04-17 1980-10-30 Seiko Instr & Electronics Ltd Method of fabricating semiconductor device
DE2926874A1 (de) * 1979-07-03 1981-01-22 Siemens Ag Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie
US4356623A (en) * 1980-09-15 1982-11-02 Texas Instruments Incorporated Fabrication of submicron semiconductor devices
DE3175081D1 (en) * 1980-12-12 1986-09-11 Toshiba Kk Method of manufacturing a semiconductor device of the mis type
US4419810A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Self-aligned field effect transistor process
US4417385A (en) * 1982-08-09 1983-11-29 General Electric Company Processes for manufacturing insulated-gate semiconductor devices with integral shorts

Also Published As

Publication number Publication date
EP0150582B1 (en) 1989-08-23
EP0163729A1 (en) 1985-12-11
ES538085A0 (es) 1985-11-01
EP0163729B1 (en) 1989-08-09
US4532697A (en) 1985-08-06
EP0150582A1 (en) 1985-08-07
KR910006162B1 (ko) 1991-08-16
WO1985002494A1 (en) 1985-06-06
JPS61500576A (ja) 1986-03-27
ES8600668A1 (es) 1985-11-01
CA1216374A (en) 1987-01-06
DE3479365D1 (en) 1989-09-14

Similar Documents

Publication Publication Date Title
KR940006691B1 (ko) 개선된 쌍극형 트렌지스터 제조방법
US4108686A (en) Method of making an insulated gate field effect transistor by implanted double counterdoping
KR850700182A (ko) 금속 산화물 반도체 장치의 제조 방법
KR870000763A (ko) 반도체 장치 및 그 제조방법
KR960036041A (ko) 고내압 트랜지스터 및 그 제조방법
JPH0936367A (ja) 安定なしきい値電圧を有するｆｅｔおよびその製造方法
KR970013402A (ko) 플래쉬 메모리장치 및 그 제조방법
KR890004441A (ko) 화합물 반도체장치 및 그 제조방법
KR960026463A (ko) 모스 전계 효과 트랜지스터(mosfet) 제조 방법
KR980006542A (ko) 반도체소자 제조방법
KR970067611A (ko) 트랜지스터 제조용 절연체 상의 실리콘(soi) 타입 기판 및 상기한 기판의 제조 공정
KR970072204A (ko) 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법
CA1244143A (en) HIGH PERFORMANCE CAPACITORS FOR DYNAMIC RAM CELLS
KR920001750A (ko) 반도체 장치 및 그 제조방법
KR910007103A (ko) 반도체 장치의 자기 정렬 콘택 제조방법
JPH01194362A (ja) 埋め込みゲート型ｍｏｓｆｅｔの製造方法
KR970008575A (ko) 상보형 mos 트랜지스터의 제조방법
US5215936A (en) Method of fabricating a semiconductor device having a lightly-doped drain structure
KR890005885A (ko) 바이폴라 트랜지스터의 제조방법
KR910001876A (ko) 반도체 장치 제조방법
KR930005272A (ko) Ldd형 mos 트랜지스터 및 그의 제조방법
JPS59175161A (ja) 絶縁ゲ−ト半導体装置とその製造方法
KR970053032A (ko) 반도체 소자 제조 방법
KR970024283A (ko) 모스 트랜지스터 및 그 제조방법
KR970030897A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980112

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee