KR970053032A - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR970053032A
KR970053032A KR1019950051294A KR19950051294A KR970053032A KR 970053032 A KR970053032 A KR 970053032A KR 1019950051294 A KR1019950051294 A KR 1019950051294A KR 19950051294 A KR19950051294 A KR 19950051294A KR 970053032 A KR970053032 A KR 970053032A
Authority
KR
South Korea
Prior art keywords
thickness
semiconductor device
kpa
oxide film
silicon substrate
Prior art date
Application number
KR1019950051294A
Other languages
English (en)
Inventor
권오성
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950051294A priority Critical patent/KR970053032A/ko
Publication of KR970053032A publication Critical patent/KR970053032A/ko

Links

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 소자의 누설 전류의 방지, 메모리 속도의 증가 및 소비전력을 감소시켜 반도체 소자의 전기적 특성을 향상시키기 위해 게이트 전극 가장자리 부분에 버즈 빅을 형성시킨 반도체 소자 제조방법이 개시된다.

Description

반도체 소자 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A 내지 2D도는 본 발명에 따른 반도체 소자 제조방법을 설명하기 위한 단면도.

Claims (7)

  1. 반도체 소자 제조 방법에 있어서, 실리콘 기판상에 폴리 실리콘층 및 게이트 산화막을 순차적으로 형성한 후, 게이트 전극을 형성하는 단계와, 상기 게이트 전극이 형성된 실리콘 기판에 제1차 접합 영역을 형성하는 단계와, 상기 게이트 전극 하부의 모서리 부분에 버즈 빅이 형성되도록 산화공정을 실시하는 단계와, 상기 게이트 전극의 측벽에 스페이서를 형성하는 단계와, 상기 실리콘 기판상에 제2차 접합 영역을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자 제조 방법.
  2. 제1항에 있어서, 상기 게이트 산화막은 100Å-200Å의 두께로 형성되고, 폴리 실리콘은 2000Å-3000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 제1항에 있어서, 상기 폴리 실리콘 형성시 전도성의 향상을 위하여 인이온을 주입하는 것을 특징으로 하는 반도체 소자 제조 방법.
  4. 제1항에 있어서, 상기 산화 공정을 750℃ 내지 850℃ 온도의 범위에서 O2와 H2에 의한 습식 방식으로 실시되는 것을 특징으로 하는 반도체 소자 제조 방법.
  5. 제1항에 있어서, 상기 산화 공정에 의해 베어 실리콘 기판상에 산화막이 100Å의 두께로 형성되고, 인이온이 도핑되어 주입된 폴리 실리콘층상에는 상기 베어 실리콘 기판상에 성장된 산화막의 두께보다 3 내지 4배 정도의 두께인 300 내지 400Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
  6. 제1항에 있어서, 상기 버즈빅은 게이트 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
  7. 제1항에 있어서, 상기 제2차 접합 영역을 형성하기 위해 N+이온을 900℃에서 가열하여 활성화시키는 것을 특징으로 하는 반도체 소자 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950051294A 1995-12-18 1995-12-18 반도체 소자 제조 방법 KR970053032A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950051294A KR970053032A (ko) 1995-12-18 1995-12-18 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950051294A KR970053032A (ko) 1995-12-18 1995-12-18 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR970053032A true KR970053032A (ko) 1997-07-29

Family

ID=66645741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051294A KR970053032A (ko) 1995-12-18 1995-12-18 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR970053032A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030044343A (ko) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법
KR100444918B1 (ko) * 2001-03-14 2004-08-18 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0298938A (ja) * 1988-10-05 1990-04-11 Mitsubishi Electric Corp Ｍｉｓ型半導体装置およびその製造方法
JPH03139826A (ja) * 1989-10-25 1991-06-14 Nec Corp 半導体装置の製造方法
US5314834A (en) * 1991-08-26 1994-05-24 Motorola, Inc. Field effect transistor having a gate dielectric with variable thickness

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0298938A (ja) * 1988-10-05 1990-04-11 Mitsubishi Electric Corp Ｍｉｓ型半導体装置およびその製造方法
JPH03139826A (ja) * 1989-10-25 1991-06-14 Nec Corp 半導体装置の製造方法
US5314834A (en) * 1991-08-26 1994-05-24 Motorola, Inc. Field effect transistor having a gate dielectric with variable thickness

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444918B1 (ko) * 2001-03-14 2004-08-18 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
KR20030044343A (ko) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR850700182A (ko) 금속 산화물 반도체 장치의 제조 방법
KR970008500A (ko) 다결정 규소 박막 트랜지스터 및 그 제조 방법
KR870003571A (ko) 반도체 기억장치 및 그 제조방법
KR890001190A (ko) 반도체 기억소자 및 제조방법
KR970053032A (ko) 반도체 소자 제조 방법
JPS5623781A (en) Semiconductor device
KR970054236A (ko) 플래쉬 메모리 소자 및 그 제조방법
US5192705A (en) Method for manufacturing semiconductor stacked CMOS devices
JPS5568651A (en) Manufacturing method of semiconductor device
KR910001876A (ko) 반도체 장치 제조방법
KR960006032A (ko) 트랜지스터 및 그 제조방법
JPS6411343A (en) Manufacture of semiconductor device
KR100268860B1 (ko) 반도체 장치의 제조방법
KR930005272A (ko) Ldd형 mos 트랜지스터 및 그의 제조방법
KR930001376A (ko) 아이솔레이션 영역 및 그 형성 방법
KR970053807A (ko) 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법
KR930017190A (ko) 반도체 기억장치 및 그의 제조방법
KR910001930A (ko) 자기정렬된 저도핑된 접합형성방법
KR960026121A (ko) 반도체 소자 제조방법
KR970030897A (ko) 반도체 소자 및 그 제조 방법
KR970052979A (ko) 쌍극자 트랜지스터의 컬렉터 싱커 형성방법
KR930015081A (ko) 얕은 접합 모스패트 제조방법
JPS63114248A (ja) 半導体集積回路装置
KR970018628A (ko) 비휘발성 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application