KR930017190A - 반도체 기억장치 및 그의 제조방법 - Google Patents
반도체 기억장치 및 그의 제조방법 Download PDFInfo
- Publication number
- KR930017190A KR930017190A KR1019920000213A KR920000213A KR930017190A KR 930017190 A KR930017190 A KR 930017190A KR 1019920000213 A KR1019920000213 A KR 1019920000213A KR 920000213 A KR920000213 A KR 920000213A KR 930017190 A KR930017190 A KR 930017190A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- insulating layer
- region
- memory device
- semiconductor memory
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 11
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010410 layer Substances 0.000 claims abstract 14
- 230000003647 oxidation Effects 0.000 claims abstract 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract 4
- 239000011229 interlayer Substances 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims 3
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000001629 suppression Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 EEPROM 반도체 기억 장치의 메모리셀을 구성하는 이중 게이트 구조의 MOS 트랜지스터에 있어서, 소오스와 드레인간 채널 영역과 게이트 절연층이 접하는 게면이 스무드한 함몰된 형상을 갖고 이 윤곽대로 그위에 게이트 절연층과 제1폴리 게이트, 층간 절연층 및 제2폴리 게이트를 포함하고 상기 제1폴리 게이트와 드레인 영역간 개재된 게이트 절연층의 일부는 터널 영역이 형성된 구조를 갖고 형성되어 단 채널에 의한 소오스, 드레인간 펀치 드로우에 따른 누설 전류의 억제를 가능하게 하며 상기 스무드한 함몰된 형상의 채널영역은 국부산화에 의한 공정으로 형성되는 EEPROM에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 EPROM 기억소자에 대한 단면구조로, 제3도(a) 내지 (b)는 본 발명의 장치를 제조하기 위한 일련의 제조 공정도이다.
Claims (5)
- EEPROM 반도체 기억 장치의 메모리셀을 구성하는 이중 게이트 구조의 MOS트랜지스터에 있어서, 소오스와 드레인간 채널 영역과 게이트 절연층이 접하는 계면이 스무드한 함몰된 형상을 갖고 이 윤곽대로 그 위에 게이트 절연층과 제1폴리 게이트, 층간 절연층 및 제2폴리 게이트를 포함하고 상기 제1폴리 게이트와 드레인 영역간 개재된 게이트 절연층의 일부는 터널 영역이 형성된 구조를 갖고 형성되어 단 채널에 의한 소오스, 드레인간 편치드로우에 따른 누설 전류의 억제를 가능하게 한 것을 특징으로 하는 반도체 기억장치.
- 제1항에 있어서, 상기 스므드한 함몰된 채널영역은 채널영역에 대응하는 반도체 기판 영역에 대해 국부적 열산화에 따라 형성된 곡면형상인 것을 특징으로 하는 반도체 기억장치.
- EEPROM, 반도체 기억 장치의 메모리 셀을 구성하는 이 EEPROM 반도체 기억 장치의 메모리 셀을 구성하는 이중 게이트 구조의 MOS 트랜지스터 제조 방법에 있어서, 평탄한 표면을 갖는 반도체 기판상에 채널 영역에 대응하는 개구부의 형성을 위한 절연막질의 형성 및 개구부 형성 공정;개구부의 노출된 기판 영역에 대해 열산화 공정으로 산화막을 형성하는 공정;상기 막질 및 산화막 제거후 전면에 게이트 절연층을 형성하는 공정; 드레인 형성영역에 대응하는 게이트 절연층의 일부에 터널 영역을 형성하는 공정; 플로팅 게이트층, 층간 절연층, 콘트를 게이트를 패턴 형성하는 공정; 이온 주입하여 소오스, 드레인 영역을 형성하는 공정을 포함하여 소자를 형성함을 특징으로 반도체 기억 장치 제조 방법.
- 제3항에 있어서, 상기 개구부 형성을 위한 절연 막질은 질화층인 것을 특징으로 하는 반도체 기억 장치의 제조 방법.
- 제3항에 있어서, 상기 국부적 열산화 공정에 따라서 대응 채널영역은 그 표면이 그 산화막의 형상대로 스무드한 곡면 형상을 갖는 것을 특징으로 하는 반도체 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000213A KR950013387B1 (ko) | 1992-01-09 | 1992-01-09 | 반도체 기억장치 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000213A KR950013387B1 (ko) | 1992-01-09 | 1992-01-09 | 반도체 기억장치 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930017190A true KR930017190A (ko) | 1993-08-30 |
| KR950013387B1 KR950013387B1 (ko) | 1995-11-02 |
Family
ID=19327696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920000213A KR950013387B1 (ko) | 1992-01-09 | 1992-01-09 | 반도체 기억장치 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950013387B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100308072B1 (ko) * | 1998-08-27 | 2001-10-19 | 박종섭 | 반도체소자의 제조방법 |
| KR100444841B1 (ko) * | 1997-12-29 | 2004-10-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
-
1992
- 1992-01-09 KR KR1019920000213A patent/KR950013387B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100444841B1 (ko) * | 1997-12-29 | 2004-10-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
| KR100308072B1 (ko) * | 1998-08-27 | 2001-10-19 | 박종섭 | 반도체소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950013387B1 (ko) | 1995-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940012648A (ko) | 상보형 반도체장치 및 그 제조방법 | |
| KR960012564A (ko) | 박막 트랜지스터 및 그 형성방법 | |
| KR960006013A (ko) | 반도체 소자 및 그의 제조방법 | |
| KR960026895A (ko) | 이이피롬 셀 및 그 제조방법 | |
| KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR960005896A (ko) | 박막트랜지스터 제조방법 | |
| KR900002319A (ko) | 자외선소거형 불휘발성 반도체기억장치 | |
| KR950034731A (ko) | 비휘발성 반도체 메모리장치의 제조방법 | |
| KR960006046A (ko) | 플레쉬 이.이.피.롬의 제조방법 | |
| KR970008500A (ko) | 다결정 규소 박막 트랜지스터 및 그 제조 방법 | |
| KR970009054B1 (ko) | 평면구조 모스 트랜지스터 및 그 제조방법 | |
| KR930017190A (ko) | 반도체 기억장치 및 그의 제조방법 | |
| KR970054431A (ko) | 모스 트랜지스터 및 그 제조방법 | |
| KR970054267A (ko) | 플레쉬 메모리 소자 및 그 제조방법 | |
| KR970013338A (ko) | 불휘발성 메모리 장치 및 그 제조 방법 | |
| KR940022796A (ko) | 트랜지스터 격리방법 | |
| KR970054438A (ko) | 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법 | |
| KR960002866A (ko) | 이이피롬과 이이피롬의 제조공정 | |
| KR970004063A (ko) | 모스 트랜지스터 제조 방법 | |
| KR960039354A (ko) | 플래쉬 이이피롬 셀 제조방법 | |
| KR970054216A (ko) | 반도체 기억소자와 그 제조방법 | |
| KR960039443A (ko) | 비휘발성 반도체 메모리장치 및 그 제조방법 | |
| KR950012645A (ko) | 반도체 장치의 박막 트랜지스터 제조방법 | |
| KR970024260A (ko) | 채널 영역 아래에 산화막을 가지는 트랜지스터 | |
| KR930011281A (ko) | 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |