KR970054216A - 반도체 기억소자와 그 제조방법 - Google Patents
반도체 기억소자와 그 제조방법 Download PDFInfo
- Publication number
- KR970054216A KR970054216A KR1019950048234A KR19950048234A KR970054216A KR 970054216 A KR970054216 A KR 970054216A KR 1019950048234 A KR1019950048234 A KR 1019950048234A KR 19950048234 A KR19950048234 A KR 19950048234A KR 970054216 A KR970054216 A KR 970054216A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- forming
- oxide film
- region
- impurity region
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 플로톡스트랜지스터와 선택 트랜지스터를 구비하는 반도체 기억소자에 있어서, 플로팅게이트가 선택 트랜지스터의 선택 게이트 상면까지 연장되어 형성되되, 플로팅게이트는 선택 게이트의 측면에 형성된 절연물질측벽과 상면에 형성된 캡절연막에 의해 선택 게이트와 절연되어 형성되는 것을 특징으로 하며, 그 제조방법으로는 반도체기판 내에 일정거리 간격으로 제1, 제2매몰불순물영역을 형성시키고, 제1, 제2매몰불순물영역 상부에 각각 국부산화막을 형성시키는 단계와, 제2매몰불순물영역의 일측에 형성시키되, 반도체기판과는 선택 게이트산화막에 의해 절연되도록 하여 선택 게이트전극을 형성시키는 단계와, 선택게이트의 측면과 상면에 절면물질막을 형성시키는 단계와, 제2매몰불순물영역과 대치되는 선택 게이트의 일측에 선택 드레인영역을 형성시키는 단계와, 제2매몰불순물영역 상부의 국부산화막을 일부분 식각하여 터널산화막을 형성시키는 단계와, 제1매몰불순물영역과 제2매몰불순물영역 간의 채널영역에 대응되는 반도체기판 표면에 게이트산화막을 형성시키는 단계와, 게이트산화막과, 터널산화막이 형성된 국부산화막과, 선택 게이트를 에워싼 절연물질막 위에 차례대로 플로팅게이트와, 층간절연막과, 콘트롤게이트를 형성시키는 단계를 포함하여 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 반도체 기억소자의 일실시예를 도시한 단면도.
제3도는 본 발명에 의한 반도체 기억소자의 제조단계의 일실시예를 도시한 단면도.
Claims (3)
- 반도체기판 상에 형성된 제1불순물영역 및 제2불순물영역과, 상기 제1불순물영역과 제2불순물영역 간의 채널영역에 대응되는 반도체기판 표면에 형성된 게이트절연막과, 상기 게이트절연막 위에 차례대로 형성된 플로팅게이트와, 층간 절연막과, 콘트롤게이트로 이루어진 플로톡스트랜지스터와, 상기 제2불순물영역과 일정간격을 두고 형성된 선택 드레인영역과, 제2불순물영역과 선택 드레인연역 간의 채널영역에 대응되는 반도체기판 표면에 형성된 선택 게이트산화막 위에 형성된 선택 게이트를 포함하여 이루어진 선택 트랜지스터를 구비하는 반도체 기억소자에 있어서, 상기 플로팅게이트가 상기 선택 트랜지스터의 선택 게이트 상면까지 연장되어 형성되되, 상기 플로팅게이트는 상기 선택 게이트의 측면에 형성된 절연물질측벽과 상면에 형성된 캡절연막에 의해 상기 선택 게이트와 절연되어 형성되는 것을 특징으로 하는 반도체 기억소자.
- 제1항에 있어서, 상기 플로팅게이트는 상기 선택 게이트의 일측면에 형성된 상기 절연물질측벽과 상기 캡절연막 상면의 일부만 접하면서 형성되고,상기 콘트롤게이트는 상기 플로팅게이트 위에 형성된 상기 층간절연막과, 상기 선택 게이트의 상면에 형성된 상기 캡절연막의 노출된 부위 위에 적층되어 형성되는 것이 특징인 반도체 기억소자.
- 반도체 기억소자의 제조방법에 있어서, 반도체기판 내에 일정거리 간격으로 제1, 제2매몰불순물영역을 형성시키고, 상기 제1, 제2매몰불순물영역 상부에 각각 국부산화막을 형성시키는 단계와, 상기 제2매몰불순물영역의 일측에 형성시키되, 상기 반도체기판과는 선택 게이트산화막에 의해 절연되도록 하여 선택 게이트전극을 형성시키는 단계와, 상기 선택 게이트의 측면과 상면에 절면물질막을 형성시키는 단계와, 상기 제2매몰불순물영역과 대치되는 상기 선택 게이트의 일측에 선택 드레인영역을 형성시키는 단계와, 상기 제2매몰불순물영역 상부의 상기 국부산화막을 일부분 식각하여 터널산화막을 형성시키는 단계와, 상기 제1매몰불순물영역과 상기 제2매몰불순물영역 간의 채널영역에 대응되는 상기 반도체기판 표면에 게이트산화막을 형성시키는 단계와, 상기 게이트산화막과 상기 터널산화막이 형성된 상기 국부산화막과, 상기 선택 게이트를 에워싼 절연물질막 위에 차례대로 플로팅게이트와, 층간절연막과, 콘트롤게이트를 형성시키는 단계를 포함하여 이루어지는 반도체 기억소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048234A KR0177391B1 (ko) | 1995-12-11 | 1995-12-11 | 반도체 기억소자와 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048234A KR0177391B1 (ko) | 1995-12-11 | 1995-12-11 | 반도체 기억소자와 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054216A true KR970054216A (ko) | 1997-07-31 |
| KR0177391B1 KR0177391B1 (ko) | 1999-03-20 |
Family
ID=19438956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950048234A KR0177391B1 (ko) | 1995-12-11 | 1995-12-11 | 반도체 기억소자와 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0177391B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101025921B1 (ko) * | 2003-09-30 | 2011-03-30 | 매그나칩 반도체 유한회사 | 플래시 메모리 셀의 제조 방법 |
-
1995
- 1995-12-11 KR KR1019950048234A patent/KR0177391B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0177391B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970060500A (ko) | 반도체 장치 및 그 제조방법 | |
| KR970024239A (ko) | 반도체 기억장치와 그 제조방법(semiconductor memory device and method of manufacturing the same) | |
| KR920010963A (ko) | Soi형 종채널 fet 및 그 제조방법 | |
| KR930020661A (ko) | 반도체 디바이스 | |
| KR960043238A (ko) | 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 | |
| KR940020594A (ko) | 에스오아이(SOI : silicon on insulator) 구조의 반도체 장치 제조방법 | |
| KR970707580A (ko) | 수직 mos 트랜지스터를 가지는 판독 전용 저장 셀 장치 제조 방법(process for producing a read-only storage cell arrangement with vertical mos transistors) | |
| KR970060510A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR920013729A (ko) | Eprom 및 그 제조방법 | |
| KR950034731A (ko) | 비휘발성 반도체 메모리장치의 제조방법 | |
| KR960006046A (ko) | 플레쉬 이.이.피.롬의 제조방법 | |
| KR960036095A (ko) | 비휘발성 반도체 메모리 장치 및 그 제조 방법 | |
| KR960039222A (ko) | 반도체장치 및 그 제조방법 | |
| KR940012640A (ko) | 과잉 소거를 보정하는 불휘발성 메모리 소자 | |
| KR920001734A (ko) | 비트라인 사이의 리치스루우 및 비트라인의 인터럽션에 대한 면역성을 제공하는 고밀도로 적층된 분할 게이트 eprom 셀 | |
| KR970013339A (ko) | 비휘발성 반도체 메모리와 그 제조방법 | |
| KR920022546A (ko) | 모오스 트랜지스터의 구조 및 그 제조방법 | |
| KR970054216A (ko) | 반도체 기억소자와 그 제조방법 | |
| KR970054236A (ko) | 플래쉬 메모리 소자 및 그 제조방법 | |
| KR900019236A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| KR900006985A (ko) | 체커보오드 패턴을 구비한 이피롬 메모리 및 그의 제조방법 | |
| KR930011246A (ko) | 반도체장치 및 그 제조방법 | |
| KR920020640A (ko) | 고압 산화 방법에 의해 형성된 집적 회로용 절연체층 및 이의 형성 방법 | |
| KR970054267A (ko) | 플레쉬 메모리 소자 및 그 제조방법 | |
| KR940022796A (ko) | 트랜지스터 격리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061026 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |