KR960036095A - 비휘발성 반도체 메모리 장치 및 그 제조 방법 - Google Patents

비휘발성 반도체 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR960036095A
KR960036095A KR1019960007807A KR19960007807A KR960036095A KR 960036095 A KR960036095 A KR 960036095A KR 1019960007807 A KR1019960007807 A KR 1019960007807A KR 19960007807 A KR19960007807 A KR 19960007807A KR 960036095 A KR960036095 A KR 960036095A
Authority
KR
South Korea
Prior art keywords
impurity concentration
floating gate
memory device
extending
polysilicon film
Prior art date
Application number
KR1019960007807A
Other languages
English (en)
Other versions
KR100239616B1 (ko
Inventor
겐지 사이토
Original Assignee
가네꼬 하사시
닛폰 덴키 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 하사시, 닛폰 덴키 주식회사 filed Critical 가네꼬 하사시
Publication of KR960036095A publication Critical patent/KR960036095A/ko
Application granted granted Critical
Publication of KR100239616B1 publication Critical patent/KR100239616B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

플래시 메모리는 각각의 두 확산층간에 채널 영역을 형성하기 위해 열 방향으로 확장되는 확산층과, 채널 영역을 매트릭스로 배열된 각각의 채널로 분할하기 우해 행 방향으로 확장되는 필드 산화막과, 각각의 채널에 대해 분리 게이트로서 배치된 플로우팅 게이트 및, 분리 플로우팅 게이트의 각 행상에 위치되고 행 방향으로 확장되는 스트립 제어 게이트를 포함한다. 각각의 플로우팅 게이트는 낮은 불순물 농도를 갖는 하부층 및 높은 불순물 농도를 갖는 상부층을 갖는다. 하부층의 낮은 불순물 농도는 장치 특성면에서의 변동을 방지하고, 상부층의 높은 강도는 매트릭스의 플로우팅 게이트를 형성하기 위한 두 에칭 공정에서의 에칭 레이트를 증대시킨다.

Description

비휘발성 반도체 메모리 장치 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6A도 내지 6F도는 본 발명의 제1실시예에 따른 플래시 메모리를 제조 공정에 따라 도시한 도면.

Claims (7)

  1. 반도체 기판과, 상기 반도체 기판내에 형성되고 열방향으로 상호 평행하게 확장되며, 그 두 인접한 층은 채널 영역을 한정하는 다수의 확산층과, 상기 각 채널 영역을 다수의 채널로 분할하며, 행 방향으로 상호 평행하게 연장된 다수의 필드 절연막과, 상기 행 방향 및 상기 열 방향으로 매트릭스 배열된 다수의 플로우팅 게이트 및, 상기 행 방으로 상호 평행하게 연장되며, 상기 플로우팅 게이트의 해당 행상에 위치되는 다수의 제어 게이트를 포함하며, 상기 각각의 플로우팅 게이트는 대응하는 상기 채널과 함께 협력하는 관계로 배치되며, 상기 각각의 플로우팅 게이트는 또한 제1불순물 농도를 갖는 하부층 및 상기 제1불순물 농도보다 높은 제2불순물 농도를 갖는 상부층을 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 각각의 제어 게이트는 상기 플로우팅 게이트중의 해당 게이트가 중재되어진 상기 채널중의 해당 채널의 제1부분과 마주보고, 상기 채널중의 해당 채널의 제2부분과 직접 마주보는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 하부층의 두께는 상기 상부측의 두께보다 크지 않은 것을 특징으로 하는 비휘발성 반도체 메모리 장치
  4. 제1항에 있어서, 상기 하부층의 두께는 상기 필드 절연막의 두께와 실제 동일한 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  5. 반도체 기판내에 다수의 확산층을 형성하며 상기 확산충돌중의 인접한 두 층은 채널 영역을 형성하는 단계와, 상기 각각의 채널 영역을 다수의 채널로 분할하기 위해 행 방향으로 상호 평행하게 확장되는 다수의 필드 절연막을 형성하는 단계와, 상기 반도체 기판으로부터 절연되며 제1불순물 농도를 갖는 하부층 및 상기 제1불순물 농도보다 높은 농도의 제2불순물 농도를 갖는 상부층을 포함하는 제1다결정 실리콘막을 형성하는 단계와, 상기 제1다결정 실리콘막을 상기 열방향으로 상호 평행하게 확장되는 다수의 제스트립막내로 패턴화하는 단계와, 제2다결정 실리콘 막을 형성하며 상기 행방향으로 상호 평행하게 확장되고 상기 제1스트립 막상에 놓이는 제2스트립막을 형성하기 위해 상기 제2다결정 실리콘 막을 패턴화하는 단계 및 , 상기 각각의 제1스트립 막을 매트릭스로 배열된 다수의 플로우팅 게이트내로 패턴화하며 상기 각각의 플로우팅게이트는 상기 채널중의 해당 채널과 함께 협력하는 관계로 배치되는단계를 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치 제조 방법
  6. 제5항에 있어서, 상기 제1다결정 실리콘막을 형성단계는 상기 제1다결정 실리콘막에 대해 개별적인 용착 단계 및 도핑 단계를 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치 제조 방법
  7. 제5항에 있어서, 상기 하부층의 두께는 상기 필드 절연막의 두께와 실제 동일한 것을 특징으로 하는 비휘발성 반도체 메모리 장치 제조방버.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960007807A 1995-03-22 1996-03-22 비휘발성 반도체 메모리 장치 및 그 제조 방법 KR100239616B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-87652 1995-03-22
JP7087652A JP3008812B2 (ja) 1995-03-22 1995-03-22 不揮発性半導体記憶装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR960036095A true KR960036095A (ko) 1996-10-28
KR100239616B1 KR100239616B1 (ko) 2000-01-15

Family

ID=13920901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960007807A KR100239616B1 (ko) 1995-03-22 1996-03-22 비휘발성 반도체 메모리 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US5670809A (ko)
JP (1) JP3008812B2 (ko)
KR (1) KR100239616B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW376534B (en) * 1997-04-18 1999-12-11 Pegre Semiconductors Llc A semiconductor device and thereof
KR100297603B1 (ko) 1998-08-13 2001-08-07 윤종용 과소거방지용플래시형불휘발성반도체메모리장치
US6242773B1 (en) * 1998-09-30 2001-06-05 Advanced Micro Devices, Inc. Self-aligning poly 1 ono dielectric for non-volatile memory
KR100588873B1 (ko) * 1998-12-30 2006-08-18 주식회사 하이닉스반도체 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
JP3201370B2 (ja) * 1999-01-22 2001-08-20 日本電気株式会社 不揮発性半導体記憶装置及びその製造方法
US6797601B2 (en) * 1999-06-11 2004-09-28 Micron Technology, Inc. Methods for forming wordlines, transistor gates, and conductive interconnects
US6730584B2 (en) * 1999-06-15 2004-05-04 Micron Technology, Inc. Methods for forming wordlines, transistor gates, and conductive interconnects, and wordline, transistor gate, and conductive interconnect structures
US6249454B1 (en) * 1999-09-15 2001-06-19 Taiwan Semiconductor Manufacturing Company Split-gate flash cell for virtual ground architecture
KR100414562B1 (ko) * 2001-06-29 2004-01-07 주식회사 하이닉스반도체 비휘발성 메모리 셀의 제조 방법
JP2003031702A (ja) * 2001-07-16 2003-01-31 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
KR100734075B1 (ko) * 2001-08-16 2007-07-02 매그나칩 반도체 유한회사 플래쉬 메모리 셀의 구조 및 그의 제조 방법
JP2003163290A (ja) * 2001-11-27 2003-06-06 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
US20030113962A1 (en) 2001-12-14 2003-06-19 Chindalore Gowrishankar L. Non-volatile memory device with improved data retention and method therefor
US20040166687A1 (en) * 2003-02-26 2004-08-26 Yung-Chang Lin Method for forming a polycide gate and structure of the same
US6855602B2 (en) * 2003-03-27 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a box shaped polygate
US8022472B2 (en) * 2007-12-04 2011-09-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354309A (en) * 1978-12-29 1982-10-19 International Business Machines Corp. Method of manufacturing a metal-insulator-semiconductor device utilizing a graded deposition of polycrystalline silicon
JPS5688818A (en) * 1979-12-17 1981-07-18 Hitachi Ltd Polycrystalline silicon membrane and its production
US4409723A (en) * 1980-04-07 1983-10-18 Eliyahou Harari Method of forming non-volatile EPROM and EEPROM with increased efficiency
JPS61294870A (ja) * 1985-06-21 1986-12-25 Nec Corp 不揮発性半導体記憶装置
US5237196A (en) * 1987-04-14 1993-08-17 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US4914046A (en) * 1989-02-03 1990-04-03 Motorola, Inc. Polycrystalline silicon device electrode and method
US5070032A (en) * 1989-03-15 1991-12-03 Sundisk Corporation Method of making dense flash eeprom semiconductor memory structures
US5010028A (en) * 1989-12-29 1991-04-23 Texas Instruments Incorporated Method of making hot electron programmable, tunnel electron erasable contactless EEPROM
JP2951082B2 (ja) * 1991-10-24 1999-09-20 株式会社東芝 半導体記憶装置およびその製造方法
JPH0677492A (ja) * 1992-07-22 1994-03-18 Rohm Co Ltd 不揮発性記憶回路を有する半導体装置およびその製造方法
US5418741A (en) * 1993-05-27 1995-05-23 Texas Instruments Incorporated Virtual ground memory cell array

Also Published As

Publication number Publication date
JP3008812B2 (ja) 2000-02-14
US5670809A (en) 1997-09-23
JPH08264668A (ja) 1996-10-11
KR100239616B1 (ko) 2000-01-15
US5985720A (en) 1999-11-16

Similar Documents

Publication Publication Date Title
KR960036095A (ko) 비휘발성 반도체 메모리 장치 및 그 제조 방법
CN1988177B (zh) 具有周围栅极结构的鳍型场效应晶体管及其制造方法
KR970004842B1 (ko) 반도체 장치 및 그 제조 방법
KR930011232A (ko) 불휘발성 반도체메모리장치 및 그 제조방법
KR960043238A (ko) 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
KR950034788A (ko) 불휘발성 반도체 기억장치의 제조방법
KR920022510A (ko) 반도체 장치 및 그의 제조 방법
KR880005686A (ko) 반도체 기억장치 및 그의 제조 방법
KR970063731A (ko) 고전압 트랜지스터 및 그의 제조 방법
KR890008984A (ko) 반도체 집적회로 장치 및 그 제조방법
KR950034731A (ko) 비휘발성 반도체 메모리장치의 제조방법
KR950021547A (ko) 반도체 장치 및 그의 제조방법
KR970077229A (ko) 반도체 장치의 제조 방법
KR950012739A (ko) 이이피롬 프래쉬 메모리 셀, 메모리 디바이스 및 그 제조방법
KR100328332B1 (ko) 반도체 장치 및 그 제조방법
KR860003658A (ko) 반도체 기억장치의 제조방법
KR960039222A (ko) 반도체장치 및 그 제조방법
IL257070A (en) Method of manufacturing semiconductor device with integrated circuit and semiconductor device with integrated circuit
KR960002867A (ko) 필드 시일드 (field-shield) 분리구조를 가지는 반도체 장치와 그의 제조방법
KR930011241A (ko) 낸드형 롬(nand rom) 및 그 제조방법
KR970018525A (ko) 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same)
US20050145929A1 (en) Method and structure for layout of cell contact area for semiconductor integrated circuits
KR20030030055A (ko) 비휘발성 메모리 소자 및 그 제조방법
KR900006985A (ko) 체커보오드 패턴을 구비한 이피롬 메모리 및 그의 제조방법
KR940022796A (ko) 트랜지스터 격리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041012

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee