KR100297603B1 - 과소거방지용플래시형불휘발성반도체메모리장치 - Google Patents

과소거방지용플래시형불휘발성반도체메모리장치 Download PDF

Info

Publication number
KR100297603B1
KR100297603B1 KR1019980032859A KR19980032859A KR100297603B1 KR 100297603 B1 KR100297603 B1 KR 100297603B1 KR 1019980032859 A KR1019980032859 A KR 1019980032859A KR 19980032859 A KR19980032859 A KR 19980032859A KR 100297603 B1 KR100297603 B1 KR 100297603B1
Authority
KR
South Korea
Prior art keywords
regions
diffusion
memory device
semiconductor memory
nonvolatile semiconductor
Prior art date
Application number
KR1019980032859A
Other languages
English (en)
Other versions
KR20000013791A (ko
Inventor
최정혁
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980032859A priority Critical patent/KR100297603B1/ko
Priority to US09/374,545 priority patent/US6204530B1/en
Publication of KR20000013791A publication Critical patent/KR20000013791A/ko
Application granted granted Critical
Publication of KR100297603B1 publication Critical patent/KR100297603B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, 반도체 기판의 표면영역내에 열방향으로 신장하는 긴 제1확산영역을 구비하고 상기 제1확산영역의 일측 모서리에서 행방향으로 신장하는 상기 표면영역의 복수개의 채널영역들을 구비하며 상기 채널영역들은 상기 일측 모서리와 인접하는 제1부분 즉 제1채널영역들과 제2부분 즉 제2채널영역들을 구비하고 상기 제1채널영역들 위에는 얇은 절연층을 개재하여 플로팅게이트층들이 형성되고 상기 제2채널영역들 위에는 게이트 절연층이 형성되며, 층간절연층을 개재하여 상기 플로팅게이트층들 위와 상기 게이트절연층위에는 제어게이트층들이 형성되고 인접한 상기 제2채널영역들 사이의 상기 표면영역내에 제2확산영역들이 형성되며 상기 제어게이트층들과 절연되게 형성되고 상기 제2확산영역들과 접촉하며 상기 열방향으로 신장하는 도전층을 구비하여 과소거된 메모리쎌에 관계없이 올바른 데이터를 독출할 수 있다.

Description

과소거 방지용 플래시형 불휘발성 반도체 메모리 장치{FLASH TYPE NONVOLATILE SEMICONDUCTOR MEMORY DEVICE FOR PREVENTING OVER ERASURE}
본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로, 특히 과소거 방지 구조를 가지는 플래쉬형의 전기적으로 소거 및 프로그램가능 독출전용 메모리(EEPROM)장치에 관한 것이다.
불휘발성 반도체 메모리는 전원이 제거되었을 때에도 저장된 데이터를 보존하는 일종의 메모리이다. 예컨대, 독출전용메모리(ROM), 프로그램가능 독출전용메모리(PROM), 소거 및 프로그램가능 독출전용메모리(EPROM) 및 전기적으로 소거 및 프로그램가능 독출전용 메모리(EEPROM)와 같은 여러 종류의 불휘발성 반도체 메모리들이 있다. EPROM은 자외선에 의해 소거되기 때문에 EPROM 메모리 쌜들을 소거하는데 너무 많은 시간이 걸린다. 그러나 플래쉬 EEPROM은 EPROM 보다는 상당히 빨리 전기적으로 소거될 수 있기 때문에 재프로그램 할 수 있는 불휘발성 반도체 메모리를 요구하는 데이터 처리 시스템들에서 플래시 EEPROM들은 널리 사용되고 있다.
플래쉬 EEPROM은 플로팅게이트와 그 위의 제어게이트를 각각 가지는 트랜지스터 메모리 쎌들의 어레이를 대체로 포함한다. EPROM과 같이 플래시 EEPROM의 전체 메모리 쎌들이 전체적으로 소거된다. 어떤 플래쉬 EEPROM은 메모리 쎌어레이를 분할하는 복수개의 섹터들(또는 블럭들)을 포함하고 이들중 선택된 것 내의 모든 메모리쎌이 일시에 소거 된다. 일단 플래시 EEPROM이 전체적으로 소거된 후, 선택된 메모리 쎌들이 프로그램된다.
플래시 EEPROM의 메모리쎌들의 용량과 속도를 향상하기 위하여 노아 형 및 낸드형과 같은 메모리 쎌 어레이 기술들이 개발되어 왔다. 노아형 메모리쎌 어레이에서 비트라인(또는 드레인라인)과 소오스라인 사이에 플로팅 게이트 쎌 트랜지스터들의 드레인들과 소오스들은 병렬로 접속된다. 낸드형 메모리 쎌어레이에서 다수개의 직렬접속된 플로팅 게이트 쎌 트랜지스터들이 비트라인과 소오스라인 사이에 접속된다. 그러나 낸드형 메모리 쎌어레이를 가지는 플래시 EEPROM은 메모리쎌들의 용량을 증진할 수 있지만, 노아형 메모리 쎌 어레이를 가지는 플래시 EEPROM(이하 "노아형 플래시 EEPROM"이라 칭함)과 비교할 때 작은 쎌 전류 때문에 느린 액세스 속도를 갖는다. 한편 노아형 플래시 EEPROM은 고속과 랜덤 액세스와 같은 이점을 갖는다. 노아형 플래쉬 EEPROM은 IEDM, 1995년, 페이지 263∼266에 K.S.Kim 등에 의해 "A Novel Dual String NOR(DuSNOR) Memory Cell Technology Scalable to the 256 Mbit and I Gbit Flash Memories"라는 제목의 논문에 개시되어 있다.
통상적인 노아형 플래시 EEPROM은 가상 접지형의 것이다. 도 1은 종래기술에 따른 가상 접지형 플래쉬 EEPROM의 메모리 쎌 어레이의 일부분의 개략적 평면도이고, 도 2는 도 1의 라인 2-2'을 따라 취해진 단면도이다. 도 3은 도 1에 보인 메모리 쎌 어레이의 등가회로도이다.
도 1 및 도 2을 함께 참조하면, P형 반도체 기판 10내에 고농도로 도우프된 n+확산 영역들 14, 16 및 18이 이격되고 평행한 두꺼운 필드 산화막 띠들 12 아래에 매몰되어 있다. 인접한 필드 산화막 띠들 12 사이의 상기 기판 10의 표면에 얇은 산화막(또는 유전막)들 20이 형성되어 있다. 다결정 실리콘의 플로팅게이트들 22은얇은 산화막들 20 위에 형성된다. 상기 플로팅게이트들 22은 상기 산화막들 20을 넘어 신장하고 필드 산화막 띠들 12의 부분들을 덮고 있다. 플로팅게이트들 22상에는 절연막들 24이 형성된다. 절연막들 24위에는 필드 산화막띠들 12과 수직하게 신장하는 가늘고 긴 도전물질의 제어 게이트층들 26과 28이 형성된다. 가늘고 긴 확산영역 16은 공통 소오스라인 CSL이고 가늘고 긴 확산영역들 14와 18은 각각 비트라인들(또는 드레인라인들) BL1과 BL2이다. 가늘고 긴 제어게이트층들 26과 28은 각각 워드라인들 WL1과 WL2이다. 채널영역들 30은 플로팅게이트들 22의 아래와 인접한 확산영역들 사이의 기판 10 상에 위치된다.
도 3을 참조하여 메모리 쎌들의 소거, 프로그램 및 독출동작들이 설명된다.
모든 메모리 쎌들 M11∼M22을 소거하기 위하여, 접지된 워드라인들 WL1과 WL2를 가지고 공통소오스라인 CSL에 약 12 볼트의 고전압이 인가되고 비트라인들 BL1과 BL2은 플로팅된다. 그러면 전자들이 플로팅게이트들 22로부터 소오스영역들 즉 공통소오스라인 CSL로 파울러 노드하임 턴넬링(Fowler-Nordheim tunneling)에 의해 빠져 나오고 이에 의해 메모리 쎌 트랜지스터들의 임계전압은 약 2볼트로 된다. 메모리 쎌들 M11∼M22의 소거는 접지된 워드라인 WL1과 WL2을 가지고 약 18볼트를 기판 10에 인가하여 행해 질수도 있다.
메모리 쎌 M11을 프로그램하기 위하여, 접지된 공통소오스라인 CSL을 가지고 약 12볼트의 고전압이 워드라인 WL1으로 인가되고 비트라인 BL1상으로 약 6볼트가 인가된다. 한편, 워드라인 WL2와 비트라인 BL2는 접지된다. 그러면 메모리 쎌 M11의 채널영역 30에서 발생된 핫 전자들이 플로팅 게이트로 주입되고 이에 의해 메모리 쎌 M11의 임계전압은 약 7볼트로 된다.
메모리 쎌 M11에 저장된 데이터를 독출하기 위하여 접지된 공통소오스라인 CSL을 가지고 약 1볼트가 비트라인 BL1상으로 인가되고 워드라인 WL1상으로 약 5볼트가 인가된다. 그러면, 프로그램된 메모리 쎌 M11의 임계전압은 약 7볼트이므로 메모리 쎌 M11은 "오프" 트랜지스터로 작용하고 비트라인 BL1 상에는 전류가 흐르지 않는다. 이와 반대로, 메모리 쎌 M11이 소거 상태에 있다 가정한다. 그러면, 메모리 쎌 M11은 "온" 트랜지스터로 작용하고 비트라인 BL1상에는 전류가 흐른다. 비트라인 BL1과 접속된 도시되지 아니한 감지증폭기는 비트라인 BL1 상의 전류를 감지하는 것에 의해 메모리 쎌 M11에 저장된 데이터를 판단한다.
메모리 쎌 즉, 플로팅게이트 트랜지스터는 정상적으로 인한스멘트 모오드 트랜지스터와 같이 작용한다. 그러나 음의 임계전압을 가지는 메모리 쎌은 디플레숀 모오드 트랜지스터와 같이 작용을 한다. 소거에 의해 음의 임계전압을 가지는 메모리 쎌은 과소거된 메모리 쎌이라 불리워진다. 과소거된 메모리 쎌은 공정에서의 변화, 소거 타이밍 및 소거횟수의 증가에 의해 발생될 수 있다. 메모리 쎌이 디플레숀 모오드에서 동작할 때, 선택되지 않았을 때라 하더라도 그것은 도전상태에 있고, 동일 비트라인상의 쎌들이 올바른 읽혀지는 것을 방해한다. 예를 들어 메모리 쎌 M22이 과소거 상태에 있다고 가정한다. 그러면 메모리 쎌 M22와 동일열에 있는 타의 메모리 쎌들중 하나로부터 데이터가 독출될 때 메모리 쎌 M22는 도전상태에 있기 때문에 감지증폭기에서는 에러데이터가 독출되어 버린다. 그러므로 과소거된 메모리 쎌이 하나라도 존재하는 경우에 메모리 전체가 사용되지 못할 수 있다.
상기 과소거된 메모리 쎌과 관련된 상기 문제를 해결하기 위한 기술은 미특허번호 5,670,809에 개시된 바와 같이 스플리트게이트형의 플래쉬 EEPROM 쎌의 어레이를 사용하는 것이다. 이 어레이는 열방향에서 서로 평행하게 신장하고 P형 반도체 기판내에 형성된 복수개의 n+매몰된 확산층들 즉 드레인/소오스 영역들을 포함한다. 상기 확산층들중 각 인접한 두 개는 상기 열방향에서 이격되고 행방향으로 신장하는 복수개의 채널영역들을 한정한다. 복수개의 플로팅 게이트들은 두꺼운 절연막과 얇은 절연막을 각각 개재하는 드레인 영역들과 채널영역들의 부분들 위에 있도록 행과 열의 매트릭스형으로 배치된다. 복수개의 제어게이트 띠들 즉, 워드라인들은 절연막을 개재하여 상기 플로팅게이트들위와 스플리트 게이트절연막을 개재하여 상기 플로팅게이트들에 의해 덮히지 않는 채널영역위와 두꺼운 절연막을 개재하여 상기 소오스영역들위를 행방향에서 신장한다. 그러므로 각 스플리트 게이트형의 플래쉬 EEPROM쎌은 드레인영역과 소오스영역사이에 플로팅게이트 트랜지스터와 스플리트 게이트 트랜지스터가 직렬로 연결된 구조를 갖는다. 비록 플로팅게이트 트랜지스터가 과소거에 기인하여 디플레숀 모오드에 있다하더라도 이 플로팅게이트 트랜지스터가 비선택되었을 때 즉 제어게이트로 0볼트를 인가할 때 스플리트게이트 트랜지스터는 인한스멘트 모오드로 작용하기 때문에 독출동작중 드레인-소오스간의 전류는 없다. 그러므로, 스플리트게이트를 갖는 것은 상기 과소거의 문제를 제거하지만, 플래쉬 EEPROM 쎌의 크기를 증가시키고 이에 의해 주어진 밀도의 하나의 플래쉬 EEPROM 어레이에 포함될 수 있는 플래쉬 EEPROM 쎌들의 수를 제한한다.
따라서, 본 발명의 목적은 주어진 밀도의 하나의 불휘발성 반도체 메모리의 크기를 증가함이 없이 과소거된 메모리 쎌에 기인하는 에러데이터의 독출을 방지할수 있는 메모리 쎌들의 어레이를 포함하는 불휘발성 반도체 메모리 장치를 제공함에 있다.
본 발명의 다른 목적은 메모리 쎌들의 밀도를 향상시킬 수 있는 불휘발성 반도체 메모리 장치를 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여 본 발명의 원리에 따른 불휘발성 반도체 메모리 장치는; 제1도전형의 표면영역을 가지는 반도체 기판과, 제1방향에서 신장하며 상기 표면영역내에 형성된 상기 제1도전형과 반대인 제2도전형의 긴 제1확산영역과, 상기 제1확산영역의 일 모서리로 부터 상기 제1방향과 수직한 제2방향으로 신장하고 서로 이격된 상기 표면영역의 복수개의 채널영역들과, 서로 이격되고 각채널영역의 제1부분위에 얇은 절연층을 개재하여 형성되고상기 제1확산영역의 일부분위로 신장하는 도전물질의 복수개의 플로팅게이트층들과, 상기 플로팅게이트층들위와 상기 플로팅게이트층들에 의해 덮히지 않는 채널영역들의 제2부분들위를 신장하고 상기 플로팅게이트층들과 층간절연층에 의해 그리고 상기 제2부분들과 게이트절연층에 의해 분리된 도전물질의 복수개의 제어게이트층들과, 인접한 상기 제2부분들 사이의 상기 표면영역내에 형성된 상기 제2도전형의 제2확산영역들을 포함한다.
또한, 본 발명의 또 다른 원리에 따른 불휘발성 반도체 메모리 장치는: 제1도전형의 표면영역을 가지는 반도체 기판과, 서로 이격되고 서로 평행하게 제1방향으로 신장하며 상기 표면영역내에 형성된 상기 제1도전형과 반대인 제2도전형의 한쌍의 제1확산영역들과, 상기 제1방향과 수직한 제2방향에서 상기 제1확산영역들 사이에 한정되고 서로 이격된 상기 표면영역의 복수개의 채널영역들과, 상기 각 채널영역은 상기 한쌍의 제1확산영역들과 접하는 한쌍의 제1채널영역들과 상기 제1채널영역들사이의 제2채널영역으로 구성되며 얇은 절연층을 개재하여 상기 제1채널영역들위에 있고 상기 제1확산영역들의 측부들위에 위치하는 도전물질의 플로팅게이트층의 쌍들과, 층간절연층을 개재하여 상기 플로팅게이트층의 각 쌍과 이들사이의 상기 제2채널영역위에 있는 게이트절연층위를 상기 제2방향으로 신장하는 도전물질의 복수개의 제어게이트층들과, 2개의 인접한 제2채널영역들 사이의 상기 표면영역내에 위치하고 상기 제2도전형을 가지는 복수개의 제2확산영역들과, 상기 제2확산영역들과 접촉하고 절연층을 개재하여 상기 제어게이트층들위에 위치된 긴 도전층을 포함한다.
도 1은 종래기술에 따른 가상접지형 플래쉬 EEPROM의 메모리쎌 어레이의 일부분의 확대 평면도,
도 2는 도 1내의 라인 2-2'을 따라 취해진 단면도
도 3은 도 1의 개략적 등가 회로도
도 4는 본 발명의 일실시예에 따른 플래쉬 EEPROM의 메모리 쎌 어레이의 일부분의 확대 평면도
도 5는 도 4내의 라인 5-5'를 따라 취해진 단면도
도 6은 도 4 및 도 13의 라인 6-6'를 따라 취해진 단면도
도 7은 도 4의 개략적 등가 회로도
도 8 ∼ 도 12는 도 5의 구조를 제조하는 순차적인 공정을 나타내는 도면
도 13은 본 발명의 타의 실시예에 따른 플래쉬 EEPROM의 메모리 쎌어레이의 일부분의 확대 평면도.
도 14는 도 13의 라인 14-14'를 따라 취해진 단면도
이하에서, 본 발명의 바람직한 실시예들의 상세한 설명이 도 4 내지 도 14를 참조하여 제공될 것이다. 도면들중 동일 참조번호 또는 부호는 가능할 때마다 동일 구성 또는 부분을 나타내고 있음을 유의하여야 한다.
도 4는 본 발명의 일실시예에 따른 플래쉬 EEPROM 의 메모리 쎌들의 어레이의 일부분의 확대평면도이다. 설명의 편의를 위하여 4개의 메모리 쎌들이 도시되었지만 다수의 메모리 쎌들이 행과 열의 매트릭스 형으로 반도체 기판상에 배열되어 있다는 것은 당해 기술분야의 통상의 지식을 가진자에게 자명할 것이다. 도 5는 도 4의 라인 5-5'를 따라 취해진 확대 단면도이고, 도 6은 도 4의 라인 6-6'를 따라 취해진 확대 단면도이다. 도 7은 도 4의 개략적 등가회로도이다.
도 4 내지 도 6을 참조하면, 제1도전형 즉 P형의 반도체 기판 10의 표면영역 내에 긴 제 1확산영역들 즉 고농도로 도우프된 n+매몰 확산영역들 32와 34가 서로 평행하고 이격되어 있고 제 1방향 즉 열방향에서 신장하고 있다. 상기 반도체 기판 10은 n형 반도체 기판의 일면에 형성된 P웰 또는 P형반도체기판의 일면에 형성된 n웰 내의 P웰 또는 반도체 기판내에 형성된 적절한 영역이 될 수 있다. 상기 확산영역들 32와 34는 채널영역들 36을 한정한다. 상기 채널영역들 36은 상기 확산영역들 32와 34사이에서 상기 제1방향과 대체로 수직한 제2방향 즉 행방향으로 신장하면서 서로 평행하고 이격되어 있다. 상기 채널영역들 36의 각각은 제1채널영역들 38과 40 및 이들 사이의 제2채널영역 42으로 구성되어 있다. 인접한 제2채널영역들 42 사이의 상기 표면영역내에 제2확산영역들 즉 n+매몰확산영역들 62이 제1방향으로 신장하고 있다.
상기 확산영역들 32와 34 위에 있는 긴 필드 산화막층들 12은 서로 평행하고 이격되어 있고 상기 제1방향에서 신장하고 있다. 다결정실리콘과 같은 도전물질의 플로팅게이트층들 46과 48은 상기 제1채널영역들 38과 40위에 있는 약100Å의 실리콘산화막과 같은 얇은 절연층 44상과 필드산화막층들 12의 측부들위에 위치된다.상기 제 1확산영역들 32와 34은 필드산화막층들 12의 양측 모서리들과 접한 얇은 절연층 44 밑으로 신장할 수 있다. 약 200Å의 실리콘 산화막과 같은 게이트절연층 50이 상기 제2채널 영역들 42위에 형성된다. 상기 플로팅게이트층들 46과 48위에는 층간절연층 52가 형성되고 이들의 측벽들의 표면에는 측벽절연층 54가 형성되어 있다. 도전물질의 긴 제어게이트층들 56과 58은 상기 플로팅게이트층들 46과 48위와 상기 플로팅게이트층들 46과 48에 의해 덮히지 않은 제2채널영역들 42위와 필드산화막층 12위에 있고, 서로 평행하고 이격되도록 제2방향으로 신장한다.
도 6에 보인 바와같이, 제어게이트층들 56과 58의 상부와 측벽들의 표면과 제1방향에서 대향하는 플로팅게이트층들 46과 48의 측벽들의 표면에는 절연층 60이 형성되어 있다.
본 발명의 중요한 부분은 제2확산영역들 62이다. 이러한 제2확산영역들 62는 이웃하는 제2채널 영역들 42 사이에 형성되어 있으며, 이웃하는 제2채널영역들 42의 제1방향으로 신장되어 정렬되어 있다. 이러한 제2확산영역들 62는 중단된 소오스 라인 SL의 일부분이며, 이러한 모든 일부분들이 서로 연결되어 공통 소오스 라인 CSL을 이루고 있다. 그러나, 이러한 제2확산영역들 62의 집단은 단지 중단된 소오스 라인을 형성할 뿐 정확하게 소오스 라인으로서 기능하지는 않는다.
이처럼 중단된 소오스 영역으로 기능하는 제2확산영역들 62의 특별한 배열은 주기적인 중단을 위한 독특한 선택 트랜지스터 구조를 제공한다. 이러한 선택 트랜지스터들의 기능은 하기에서 설명된다.
도 7에 보인 바와같이, 제1확산영역들 32와 34는 각각 플로팅게이트형의 메모리 쎌들 M11∼M22의 드레인영역들로서 작용하는 비트라인 BL1과 BL2이 된다. 제어게이트층 56은 메모리 쎌들 M11과 M12 사이에 접속된 선택트랜지스터 ST1의 게이트전극으로 작용하는 워드라인 WL1이 된다. 유사하게 제어게이트층 58은 메모리 쎌들 M21과 M22 사이에 접속된 선택트랜지스터 ST2의 게이트전극으로 작용하는 워드라인 WL2가 된다. 제2확산영역들 62는 상기 선택트랜지스터들 ST1과 ST2의 드레인/소오스영역들로서 작용하는 소오스라인들 SL이 되며 이 소오스라인들 SL은 공통소오스라인 CSL과 접속된다. 또한 제2확산영역들 62중 대향하는 제2확산영역들 62는 제2채널영역들 42를 통해 이들에 인접한 메모리 쎌들 M11과 M12 및 M21과 M22의 소오스영역들로 작용한다. 그러므로, 제2확산영역들 62은 플로팅 게이트층들 46과 48아래의 제1채널영역들 38과 40과 인접하기 때문에 메모리 쎌들의 밀도가 향상될 수 있다.
도 4 내지 도 7을 참조하여 소거 프로그램 및 독출동작이 설명된다.
메모리 쎌들 M11∼M22을 소거하기 위하여, 비트라인 BL1과 BL2상에 약 12볼트가 공급되고, 워드라인들 WL1과 WL2가 접지되며, 공통소오스라인 CSL이 플로팅된다. 그러면 전자들이 플로팅 게이트들 46과 48로부터 얇은절연층 44의 턴넬부분들 66을 통해 제1확산영역들 32와 34 즉, 드레인영역들로 턴넬링되고 이에 의해 메모리 쎌들의 임계전압은 약 2볼트로 된다. 이들 메모리 쎌들의 소거는 워드라인들 WL1과 WL2을 접지하고 비트라인들 BL1과 BL2 및 공통소오스라인 CSL을 플로팅하고, 기판 10으로 약 18볼트를 인가하는것에 의해 행해질 수도 있다. 비트라인들 BL1과 BL2로 12볼트와 같은 고전압이 인가될 때 드레인영역들의 졍션파괴를 방지하기 위하여 제 1확산영역들 32와 34는 n+/n-의 그레이드된 확산영역들이 될 수도 있다.
메모리 쎌 M11을 프로그램하기 위하여, 워드라인 WL1에 약 12볼트가 인가되고 선택된 비트라인 BL1으로 약 6볼트가 인가되며 공통소오스라인 CSL은 접지된다. 비선택된 워드라인 WL2은 접지된다. 그러면 핫전자들이 메모리 쎌 M11의 제1채널영역에서 발생되고 메모리 쎌 M11의 플로팅게이트 46으로 주입된다. 결국 메모리 쎌 M11의 임계전압은 약 7볼트로 된다.
메모리 쎌 M11로부터 데이터를 독출하기 위하여 선택된 워드라인 WL1에 약 5볼트를 인가하고 접지된 공통소오스라인 CSL과 플로팅된 비트라인 BL2와 함께 비트라인 BL1에 약 1볼트를 인가한다. 비선택된 워드라인 WL2은 접지된다. 그러면 선택트랜지스터 ST1은 워드라인 WL1 상의 5볼트에 의해 턴온된 상태에 있다. 그러므로 메모리 쎌 M11이 프로그램된 상태에 있다면 이것은 오프쎌로써 작용하기 때문에 비트라인 BL1 상에 흐르는 전류는 없다. 그러나 메모리 쎌 M11이 소거상태에 있다면 이것은 온 쎌로 작용하기 때문에 비트라인 BL1상의 전류흐름은 있게 된다.
메모리 쎌 M11이 독출될때 메모리 쎌 M21이 과소거되었다고 가정한다. 그러면 비선택된 워드라인 WL2상에는 접지가 되기 때문에 선택트랜지스터 ST2는 턴오프 즉 비도통 상태에 있다. 그러므로 과소거된 메모리 쎌 M21의 드레인-소오스간 전류 흐름은 없게 된다. 결국 동일열에 있는 과소거된 메모리쎌에 관계없이 타의 메모리 쎌의 데이터가 올바로 독출될 수 있다.
지금 도 5에 보인 플래쉬 EEPROM 셀들을 제조하는 방법이 도 8내지 도 12도를 참조하여 설명된다.
도 8을 참조하면, 반도체 기판 10은 전술된 바와같이 P형 단결점 실리콘기판 또는 n형 단결정 실리콘기판의 일면에 형성된 P형웰 또는 P형 단결정 실리콘기판의 일면에 형성된 n형 웰로 둘러 쌓인 P형웰 또는 P형 단결정 실리콘기판의 일면에 형성된 P형 에피택셜층 내의 P형웰이 될 수 있다. 반도체 기판의 10의 표면 영역위에 약 200Å의 패드 산화막과 이위에 1500∼2000Å의 실리콘질화막층이 형성된다. 그후 n+매몰확산영역들 즉 제 1확산영역들 32와 34와 이들 위에 있는 필드 산화막층 12를 한정하기 위하여 포토레지스트와 같은 마스킹층(도시되지 아니함)이 상기 실리콘 질화막층상에 형성된다. 노출된 실리콘 질화막층이 식각된후 반도체기판 10의 노출부분은 약 60Kev의 에너지와 약 1∼5×1015이온/cm2의 도우즈에서 비소 이온주입으로 처리된다. 전술된 바와 같이 그레이드된 확산영역들 즉 n+/n-그레이드된 드레인영역들을 형성하기 위하여 상기 비소이온주입 후 0.2∼0.8이온/cm2의 도우즈와 적절한 에너지에서 인의 이온주입이 행해진다. 마스킹층의 제거후 800℃∼900℃의 온도에서 웨트(wet) O2의 분위기에서 약 3,500Å의 두께를 가지는 필드 산화막층이 형성된다. 그후 실리콘질화막층과 패드 산화막이 제거되고 희생산화막이 형성되고 제거된다. 그 결과 도 8에 보인 바와 같이 필드산화막층 12와 n+또는 n+/n-그레이드된 매몰 드레인 확산영역들 즉 제1확산영역들 32와 34가 형성된다. 상대적으로 깊고 보다 더 그레이드된 드레인 영역들은 실리콘내에서 인의 신속한 확산성질들에 기인한 결과이다.
그후 노출된 표면영역은 선택 트랜지스터의 임계전압을 조정하기 위하여 약 40Kev의 에너지와 약 2×1013이온/cm2도우즈에서 보론 또는 BF2이온 주입으로 처리된다. 상기 이온주입 후 상기 노출된 표면영역위에 약 100Å의 텐넬산화막 즉 얇은절연층 44이 열적으로 성장된다. 기판위에 약 1,500Å의 두께를 가지는 다결정실리콘층이 통상의 CVD(화학적 기상 침적) 기술에 의해 침적되고 상기 다결정실리콘층의 표면에는 층간절연층이 적층된다. 이층간 절연층은 약 80Å의 SiO2층 과 약 100Å의 Si3N4층 및 약 40Å의 SiO2층으로 구성된 ON0층 일 수 있다. 상기 적층위에는 마스킹 패턴이 형성되고 이방성식각에 의해 상기 층간절연층과 다결정실리콘층이 차례로 식각된다. 그결과 도 9에 보인바와 같이 다결정 실리콘층 70과 층간절연층으로 구성된 적층의 길고, 평행하고 이격된 부분들 72가 필드 산화막층 12의 측부들을 따라 제1방향으로 신장한다.
상기 부분들의 형성후, 도 10에 보인 바와 같이 상기 부분들 72 사이의 얇은절연층 44는 제거되고, 약 200Å의 두께를 가지는 얇은 게이트절연층 50이 성장된다. 상기 절연층 44의 제거 없이 남아 있는 얇은 절연층상에 추가된 절연층이 열적으로 성장될 수도 있다. 상기 게이트 절연층 50의 성장중 다결정실리콘층 70의 측벽들상에 측벽절연층 54이 형성된다.
그후 기판상에 약 1,500Å의 두께를 가지는 다결정실리콘과 약 2,000Å의 WSi, TiSi,MoSi 및 TaSi 등과같은 고융점금속 실리사이드층으로 구성된 폴리사이드층이 침적되고 이 폴리사이드층 위에는 TEOS막, 질화막 또는 산화막과 질화막의 복합막과 같은 절연층 80이 약 2,000Å의 두께로 침적된다. 그 후, 워드라인들을 형성하기 위하여 제2방향으로 신장하는 마스킹 패턴의 띠들이 상기 절연층 80상에 형성되고 노출된 절연층과 이 밑의 폴리사이드층과 이 밑의 층간절연층 52 및 이 밑의 다결정실리콘층이 차례로 이방성 식각된다. 그후 도 11에는 나타나지 않지만 약 1000Å의 SiO2층 또는 Si3N4층을 기판 전면에 침적한 후 에치백에 의해 제2방향을 따라 다결정실리콘의 플로팅게이트층들 46과 48과 제어게이트층들 56과 58의 노출된 측벽들은 측벽절연층 84들에 의해 절연된다. 그 후 도 12에 보인 바와같이 소오스영역들 즉 제2확산영역들 62을 한정하는 포토레지스트와 같은 마스킹층 74의 형성 후, 상기 마스킹층이 덮히지 않는 게이트절연층 50이 이방성에칭에 의해 에칭된다. 그후 노출된 표면영역은 약 60Kev의 에너지와 약 5×1015이온/㎠의 도우즈에서 비소이온주입으로 처리된다. 비소이온주입후 아닐링이 행해진다. 그러면 도 4 및 도 6과 같이 제2확산영역들 62이 인접한 제2채널 영역들 42 사이에 형성된다.
한편 상기 폴리사이드층의 형성후 워드라인들을 형성하기 위한 패턴이 형성되고 노출된 폴리사이드층과 이 밑의 층간절연층 52과 다결정실리콘층이 차례로 이방성 식각이 된다. 그 후 도 4에 보인 바와같이 제2확산영역을 한정하는 마스킹층을 형성하고 노출된 게이트절연층 50을 제거한다. 그후 전술된 바와 같이 비소이온주입에 의해 제2확산영역들 62이 형성된다. 아닐링에 의해 제2확산영역들 62은 제어게이트층들 56과 58밑으로 확산될 수 있다. 그러나 제2확산영역들 62은 상기 제2채널영역들 42의 부분들에 의해 서로 이격되어야 하며 제1채널영역들 38과 40과도서로 이격되어야 한다. 절연층 60을 전면에 침적하고 평탄화공정을 행한 뒤, 상기 제 2확산영역들 62과 접촉하기 위한 개구들이 형성되고 도전층이 약 1,000Å의 다결정실리콘과 약 1,500Å의 고융점금속 실리사이드의 순차적인 침적 또는 약 3,000Å의 알루미늄침적에 의해 전면적으로 형성된다. 도전층의 침적후 공통 소오스라인 64를 형성하기 위한 패턴이 형성되고 도전층의 이방성에칭에 의해 도 5에 보인 바와 같이 공통소오스라인 64가 형성된다.
도 13은 본 발명의 또다른 실시예에 따른 플래쉬 EEPROM 쎌 어레이의 일부분의 확대 평면도이고, 도 14는 도 13의 라인 14-14'를 따라 취해진 확대 단면도이다. 도 13의 라인 6-6'을 따라 취해진 확대 단면도는 도 6의 단면도와 동일하다.
도 13과 도 14의 도면은 공통소오스층들 64a와 64b사이에 긴 제1확산영역 32이 위치됨을 보여주고 있지만 도 4와 도 5의 제1확산영역들 32와 34 사이에 공통소오스층 64이 위치되고 있다. 이러한 배치 차이를 제외하고는 도 13과 도 14의 구성은 도 4와 5의 구성과 대체로 유사하다
도면들을 참조하면, 공통소오스층 64a은 제2확산영역들 62a 즉 소오스영역들과 접촉하고 있으며, 유사하게 공통소오스층 64b는 제2확산영역들 62b과 접촉하고 있다. 따라서 게이트절연층들 50a와 50b을 개재하여 제2채널영역들 42a와 42b위에 있는 제어게이트층들 56과 58은 선택 트랜지스터들의 게이트 전극들로 작용한다. 그러므로 독출동작중 선택된 워드라인 WL1 즉 제어게이트층 56과 접속된 선택트랜지스터들은 턴온되기 때문에 전류는 선택된 메모리 쎌의 소거상태에 따라 비트라인 BL, 선택된 메모리 쎌과 이와 접속된 선택트랜지스터의 제2채널영역과 이와 인접한제 2확산영역들 및 이와 접속된 공통소오스라인을 통해 흐른다. 그러나 비선택된 워드라인상에 0볼트가 독출동작중 인가되기 때문에 비선택된 워드라인과 접속된 선택트랜지스터들은 모두 비도통되고 이에 의해 이와 접속된 과소거된 메모리 쎌로부터의 에러 데이터는 독출될 수 없다.
전술된 바와 같이 본 발명의 플래쉬 EEPROM 메모리 쎌 어레이는 제1 도전형의 표면영역을 가지는 반도체기판과, 제1방향에서 신장햐며 상기 표면영역내에 형성된 상기 제1도전형과 반대인 제2도전형의 긴 제1확산영역과, 상기 제1확산영역의 일 모서리로부터 상기 제1방향과 수직한 제2방향으로 신장하고 서로 이격된 상기 표면영역의 복수개의 채널영역들과, 서로 이격되고 각 채널영역의 제1부분위에 얇은 절연층을 개재하여 형성되고 상기 제1확산영역의 일부분위로 신장하는 도전물질의 복수개의 플로팅게이트층들과, 상기 플로팅게이트층들위와 상기 플로팅게이트층들에 의해 덮히지 않은 채널영역들의 제2부분들위를 신장하고 상기 플로팅게이트층들과 층간절연층에 의해 그리고 상기 제2부분들과 게이트절연층에 의해 분리된 도전물질의 복수개의 제어게이트층들과, 인접한 상기 제2부분들 사이의 상기 표면영역내에 형성된 상기 제2도전형의 제2확산영역들과 상기 제2확산영역들에 접촉하는 도전층을 포함하기 때문에 비선택된 제어게이트층과 접속된 플로팅게이트 트랜지스터가 과소거된 상태에 있다 하더라도 이와 직렬로 접속된 선택트랜지스터는 비도통상태에 있다. 그러므로, 메모리 쎌들의 밀도가 향상될 수 있고 또한 주어진 밀도의하나의 불휘발성 반도체 메모리의 크기를 증가함이 없이도, 독출동작중 과소거된 쎌에 기인하는 에러 데이터의 독출이 방지된다.

Claims (17)

  1. 제1도전형의 표면영역을 가지는 반도체 기판과,
    제1방향에서 신장하며 상기 표면영역내에 형성된 상기 제1도전형과 반대인 제2도전형의 긴 제1확산영역과,
    상기 제1확산영역의 일 모서리로 부터 상기 제1방향과 수직한 제2방향으로 신장하고 서로 이격된 상기 표면영역의 복수개의 채널영역들과,
    서로 이격되고 각채널영역들중 제1채널영역위에 얇은 절연층을 개재하여 형성되고상기 제1확산영역의 일부분위로 신장하는 도전물질의 복수개의 플로팅게이트층들과,
    상기 플로팅게이트층들위와 상기 플로팅게이트층들에 의해 덮히지 않는 채널영역들의 제2채널영역위를 신장하고 상기 플로팅게이트층들과 층간절연층에 의해 그리고 상기 제2채널영역들과 게이트절연층에 의해 분리된 도전물질의 복수개의 제어게이트층들과,
    인접한 상기 제2채널영역들 사이의 상기 표면영역내에 형성된 상기 제2도전형의 제2확산영역들을 포함함을 특징으로 하는 불휘발성 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 제어게이트층들과 절연되게 형성되고 상기 제2확산영역들과 접촉하며, 상기 제1방향으로 신장하는 긴 도전층을 더 구비함을 특징으로하는 불휘발성 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 제1확산영역과 그 위의 플로팅게이트층들 사이에는 필드산화막층이 위치함을 특징으로 하는 불휘발성 반도체 메모리 장치.
  4. 제3항에 있어서, 상기 필드산화막층은 상기 제1확산영역위를 상기 제1방향으로 신장함을 특징으로 하는 불휘발성 반도체 메모리 장치
  5. 제3항에 있어서, 상기 제1확산영역은 제2도전형의 그레이드된 확산영역임을 특징으로 하는 불휘발성 반도체 메모리 장치.
  6. 제1항에 있어서, 상기 제2확산영역들중 2개의 인접한 것의 대향하는 모서리들은 서로 이격되도록 상기 제2채널영역들 내로 신장함을 특징으로 하는 불휘발성반도체 메모리 장치.
  7. 제1항에 있어서, 상기 제어게이트층들은 이들 아래에 있는 플로팅게이트층들과 제2방향으로 정렬되어 있음을 특징으로 하는 불휘발성 반도체 메모리 장치.
  8. 제7항에 있어서, 상기 제어게이트층들의 제2방향으로 따르는 측벽들상에는 측벽 절연층들이 형성됨을 특징으로 하는 불휘발성 반도체 메모리 장치.
  9. 제8항에 있어서, 상기 제2확산영역들중 2개의 인접하는 것들의 대향하는 모서리들은 상기 측벽절연층 밑에 위치함을 특징으로 하는 불휘발성 반도체 메모리 장치.
  10. 제1도전형의 표면영역을 가지는 반도체 기판과,
    서로 이격되고 서로 평행하게 제1방향으로 신장하며 상기 표면영역내에 형성된 상기 제1도전형과 반대인 제2도전형의 한쌍의 제1확산영역들과,
    상기 제1방향과 수직한 제2방향에서 상기 제1확산영역들 사이에 한정되고 서로 이격된 상기 표면영역의 복수개의 채널영역들과,
    상기 각 채널영역은 상기 한쌍의 제1확산영역들과 접하는 한쌍의 제1채널영역들과 상기 제1채널영역들사이의 제2채널영역으로 구성되며 얇은 절연층을 개재하여 상기 제1채널영역들위에 있고 상기 제1확산영역들의 측부들위에 위치하는 도전물질의 플로팅게이트층의 쌍들과,
    층간절연층을 개재하여 상기 플로팅게이트층의 각 쌍과 이들사이의 상기 제2채널영역위에 있는 게이트절연층위를 상기 제2방향으로 신장하는 도전물질의 복수개의 제어게이트층들과,
    2개의 인접한 제2채널영역들 사이의 상기 표면영역내에 위치하고 상기 제2도전형을 가지는 복수개의 제2확산영역들과,
    상기 제2확산영역들과 접촉하고 절연층을 개재하여 상기 제어게이트층들위에 위치된 긴 도전층을 포함함을 특징으로 하는 불휘발성 반도체 메모리 장치.
  11. 제10항에 있어서, 상기 제2확산영역들중 2개의 인접한 것의 대향하는 모서리들은 서로 이격되도록 상기 제2채널영역들 내로 신장함을 특징으로 하는 불휘발성 반도체 메모리 장치.
  12. 제10항에 있어서, 상기 각 제어게이트층은 그 아래에 있는 한쌍의 플로팅게이트층들과 제2방향으로 정렬되어 있음을 특징으로 하는 불휘발성 반도체 메모리 장치.
  13. 제12항에 있어서, 상기 제어게이트층들의 측벽들 상에는 제2방향으로 측벽절연층들이 형성됨을 특징으로 하는 불휘발성 반도체 메모리 장치.
  14. 제13항에 있어서, 상기 제2확산영역들중 2개의 인접하는 것들의 대향하는 모서리들은 상기 측벽절연층 아래에 위치함을 특징으로 하는 불휘발성 반도체 메모리 장치.
  15. 제11항에 있어서, 상기 제1확산영역들과 이들위의 플로팅게이트층들사이에는 필드산화막층이 위치함을 특징으로 하는 불휘발성 반도체 메모리 장치.
  16. 제15항에 있어서, 상기 필드산화막층은 상기 제1확산영역들의 각각의 위를 상기 제1방향으로 신장함을 특징으로 하는 불휘발성 반도체 메모리 장치.
  17. 제15항에 있어서, 상기 제1확산영역들의 각각은 제2도전형의 그레이드된 확산영역임을 특징으로 하는 불휘발성 반도체 메모리 장치.
KR1019980032859A 1998-08-13 1998-08-13 과소거방지용플래시형불휘발성반도체메모리장치 KR100297603B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980032859A KR100297603B1 (ko) 1998-08-13 1998-08-13 과소거방지용플래시형불휘발성반도체메모리장치
US09/374,545 US6204530B1 (en) 1998-08-13 1999-08-13 Flash-type nonvolatile semiconductor memory devices for preventing overerasure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980032859A KR100297603B1 (ko) 1998-08-13 1998-08-13 과소거방지용플래시형불휘발성반도체메모리장치

Publications (2)

Publication Number Publication Date
KR20000013791A KR20000013791A (ko) 2000-03-06
KR100297603B1 true KR100297603B1 (ko) 2001-08-07

Family

ID=19547133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980032859A KR100297603B1 (ko) 1998-08-13 1998-08-13 과소거방지용플래시형불휘발성반도체메모리장치

Country Status (2)

Country Link
US (1) US6204530B1 (ko)
KR (1) KR100297603B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313500B1 (en) * 1999-01-12 2001-11-06 Agere Systems Guardian Corp. Split gate memory cell
US6249454B1 (en) * 1999-09-15 2001-06-19 Taiwan Semiconductor Manufacturing Company Split-gate flash cell for virtual ground architecture
US6798012B1 (en) * 1999-12-10 2004-09-28 Yueh Yale Ma Dual-bit double-polysilicon source-side injection flash EEPROM cell
US6355514B1 (en) * 2000-02-10 2002-03-12 Advanced Micro Devices, Inc. Dual bit isolation scheme for flash devices
US6713809B1 (en) * 2000-08-29 2004-03-30 Advanced Micro Devices, Inc. Dual bit memory device with isolated polysilicon floating gates
US6573140B1 (en) * 2000-08-29 2003-06-03 Advanced Micro Devices, Inc. Process for making a dual bit memory device with isolated polysilicon floating gates
KR100601915B1 (ko) * 2003-12-31 2006-07-14 동부일렉트로닉스 주식회사 비휘발성 메모리 소자
US8642441B1 (en) 2006-12-15 2014-02-04 Spansion Llc Self-aligned STI with single poly for manufacturing a flash memory device
US20090186212A1 (en) * 2008-01-17 2009-07-23 Macronix International Co., Ltd. Non-volatile memory and methods for fabricating the same
US8551858B2 (en) * 2010-02-03 2013-10-08 Spansion Llc Self-aligned SI rich nitride charge trap layer isolation for charge trap flash memory
KR102185079B1 (ko) * 2014-04-21 2020-12-01 에스케이하이닉스 주식회사 불휘발성 메모리소자 및 그 동작방법
CN104953766B (zh) 2015-06-17 2018-11-13 北京金风科创风电设备有限公司 电机径向通风冷却结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273926A (en) * 1991-06-27 1993-12-28 Texas Instruments Incorporated Method of making flash EEPROM or merged FAMOS cell without alignment sensitivity
US5278439A (en) * 1991-08-29 1994-01-11 Ma Yueh Y Self-aligned dual-bit split gate (DSG) flash EEPROM cell
US5427968A (en) * 1994-04-13 1995-06-27 United Microelectronics Corp. Split-gate flash memory cell with separated and self-aligned tunneling regions
JP3008812B2 (ja) 1995-03-22 2000-02-14 日本電気株式会社 不揮発性半導体記憶装置およびその製造方法
JP2910647B2 (ja) * 1995-12-18 1999-06-23 日本電気株式会社 不揮発性半導体記憶装置の製造方法
US5714412A (en) * 1996-12-02 1998-02-03 Taiwan Semiconductor Manufacturing Company, Ltd Multi-level, split-gate, flash memory cell and method of manufacture thereof
US6097059A (en) * 1996-12-27 2000-08-01 Sanyo Electric Co., Ltd. Transistor, transistor array, method for manufacturing transistor array, and nonvolatile semiconductor memory

Also Published As

Publication number Publication date
US6204530B1 (en) 2001-03-20
KR20000013791A (ko) 2000-03-06

Similar Documents

Publication Publication Date Title
US6803276B2 (en) Semiconductor device having a flash memory cell and fabrication method thereof
US5482881A (en) Method of making flash EEPROM memory with reduced column leakage current
US5422504A (en) EEPROM memory device having a sidewall spacer floating gate electrode and process
US6897522B2 (en) Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
KR100207504B1 (ko) 불휘발성 메모리소자, 그 제조방법 및 구동방법
US5656513A (en) Nonvolatile memory cell formed using self aligned source implant
US5847996A (en) Eeprom with split gate source side injection
US6861700B2 (en) Eeprom with split gate source side injection
US5150179A (en) Diffusionless source/drain conductor electrically-erasable, electrically-programmable read-only memory and method for making and using the same
KR910004166B1 (ko) 낸드쎌들을 가지는 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치
KR100247228B1 (ko) 워드라인과 자기정렬된 부우스팅 라인을 가지는불휘발성 반도체 메모리
US6258668B1 (en) Array architecture and process flow of nonvolatile memory devices for mass storage applications
KR100264816B1 (ko) 비휘발성 메모리 장치 및 그 동작 방법
KR100598107B1 (ko) 비휘발성 메모리 소자 및 그 형성 방법
US7268385B2 (en) Semiconductor memory device
KR20030024878A (ko) 비휘발성 메모리, 제조 및 프로그래밍 방법
KR100297603B1 (ko) 과소거방지용플래시형불휘발성반도체메모리장치
KR20070010923A (ko) 3-트랜지스터 메모리 셀을 갖는 비휘발성 메모리 소자들 및그 제조방법들
US6130839A (en) Methods of programming, erasing and reading a flash memory
EP1590810B1 (en) Improved method for reading a non-volatile memory cell adjacent to an inactive region of a non-volatile memory cell array
KR19980055726A (ko) 플래쉬 메모리 소자 및 이를 이용한 프로그램, 소거 및 독출방법
KR100706791B1 (ko) 비휘발성 기억 장치, 그 형성 방법 및 동작 방법
KR0144909B1 (ko) 비휘발성 메모리 장치의 셀 어레이 레이아웃 방법
KR100244276B1 (ko) 비휘발성 메모리 소자의 어레이 및 그의 제조방법
KR0147654B1 (ko) 과잉소거에 의한 읽기 오동작을 방지하는 불휘발성 기억장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080502

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee