KR920013729A - Eprom 및 그 제조방법 - Google Patents

Eprom 및 그 제조방법 Download PDF

Info

Publication number
KR920013729A
KR920013729A KR1019910023452A KR910023452A KR920013729A KR 920013729 A KR920013729 A KR 920013729A KR 1019910023452 A KR1019910023452 A KR 1019910023452A KR 910023452 A KR910023452 A KR 910023452A KR 920013729 A KR920013729 A KR 920013729A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
semiconductor substrate
conductive layer
floating gate
Prior art date
Application number
KR1019910023452A
Other languages
English (en)
Other versions
KR970000533B1 (ko
Inventor
노리아끼 사또오
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR920013729A publication Critical patent/KR920013729A/ko
Application granted granted Critical
Publication of KR970000533B1 publication Critical patent/KR970000533B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

내용 없음

Description

EPROM 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명의 EPROM의 개략평면도, 제8(a)도는 제7도에 있어서의 선 A-A(워드선 방향)의 단면도,(b)는 선 B-B(비트선 방향)의 단면도.

Claims (9)

  1. 반도체기판(1)과, 상기 반도체기판(1)의 디바이스 형성영역(18)을 획정하는 필드절연층(2)과, 상기 디바이스 형성영역(18)상에 형성된 게이트절연층(8)과, 상기 게이트 절연층(8)및 상기 필드절연층(2)상에 형성된 플로우팅 게이트(3)와, 상기 필드절연층(2)의 중앙부에서 상기 반도체기판(1)내에 뻗은 트랜치 절연층(21)으로서, 그 트렌치 절연층의 한쪽측면과 상기 플로우팅게이트(3)의 단면이 일치하는 그 트렌치 절연층(21)과, 상기 플로우팅 게이트(3)를 덮도록 형성된 제1층간 절연층(4)과, 상기 제1층간절연층(4)위에 형성되고 상기 플로우팅게이트(3)에 대응하는 위치에 있는 제어게이트의 워드선(5)과, 상기 제어게이트(5)를 포함하여 전면에 형성된 제2층간 절연층(6)과, 상기 플로우팅게이트(3)및 상기 제어게이트(5)를 횡단하도록 상기 제2층간 절연층(6)의 위에 형성된 비트선을 포함하여 이루어지는 것을 특징으로 하는 EPROM.
  2. 제1항에 있어서, 상기 반도체기판(1)이 실리콘 단결정 기판이고, 상기 필드절연층(2),게이트절연층(8) 및 제1층간 절연층(4)이 SiO2층인 것을 특징으로 하는 EPROM.
  3. 제1항에 있어서, 상기 플로우팅게이트(3) 및 제어게이트(5)가 다결정 실리콘층이고, 상기 제어게이트는 상기 플로우팅게이트의 바로위에 뻗어있는 것을 특징으로 하는 EPROM.
  4. 제3항에 있어서, 상기 플로우팅게이트(3)의 길이방향 단면이 상기 제어게이트(5)의 길이방향 단면과 일치하는 것을 특징으로 하는 EPROM.
  5. 제1항에 있어서, 상기 트렌치 절연층(21)의 상기 필드절연층(2)으로 부터 상기 반도체기판(1)내에 뻗은 깊이가, 상기 필드절연층(2)의 두께이상의 길이인 것을 특징으로 하는 EPROM.
  6. 하기 공정 (1)∼(11), (1)반도체기판(1)의 표면에 디바이스 형성영역(18)을 획정하는 필드절연층(2)을 형성하는 공정,(2)상기 다바이스 형성영역(18)의 표면상에 게이트 절연층(8)을 형성하는 공정, (3)전면에 제1도전층(3A)을 형성하는 공정, (4)상기 제1도전층 및 상기 필드절연층을 관통하여 그 반도체 기판내에 달하는 트렌치(27)를 개구하는 공정과,(5)상기 트렌치(27)를 절연물로 메우는 공정, (6)상기 제1도전층(3A)을 덮는 제1층간 절연층(4)을 형성하는 공정, (7)상기 제2도전층(5A)을 형성하는 공정.(8)상기 제2도전층(5A),제1층간 절연층(4)및 제1도전층(3A)을 선택적으로 에칭하여 플로우팅게이트(3) 및 제어게이트의 워드선(5)을 형성하는 공정,(9)상기 반도체기판(1)에 불순물이온을 주입하여 소오스, 드레인 영역(10)을 형성하는 공정.(10)전면에 제2층간 절연층(6)을 형성하는 공정.(11)상기 플로우팅게이트 및 제어게이트를 횡단하도록 상기 제2절연층(6)의 위에 비트선을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 EPROM의 제조방법.
  7. 제6항에 있어서, 상기 제1도전층(3A)이 다결정 실리콘으로 만들어지고, 그 다결정 실리콘의 제1도전층을 열산화함으로써 상기 제1층간 절연층(4)을 형성하는 것을 특징으로 하는 EPROM의 제조방법.
  8. 제6항에 있어서, 상기 트렌치를 개구하는 공정이, (12)상기 제1도전층(3A)위에 절연층(24)을 형성하는 공정,(13)상기 절연층에 레지스트 마스크층(25)을 형성하는 공정,(14)제6항에 있어서, 상기 레지스터 마스크층(25)을 마스크로 하여, 상기 절연층(24).제1도전층(3A) 및 필드절연층(2)을 선택적으로 에칭하는 공정,(15)상기 레지스트 마스크층(25)을 제거하는 공정.(16)상기 절연층(24)을 마스크로 하여 상기 반도체기판(1)을 선택적으로 에칭하여 상기 트렌치(37)를 완성하는 공정,(17)상기 절연층(24)을 에칭제거하는 공정으로 이루어지는 것을 특징으로 하는 EPROM의 제조방법.
  9. 제6항에 있어서, 상기 제2도전칭(5A), 제1층간 절연층(4)및 제1도전층(3A)을 선택적으로 에칭할 때에, 상기 제2도전층위에 다른 레지스트 마스크층을 형성하여,그 레지스트 마스크층을 마스크로 하여 이들 층을 같은 패턴으로 에칭하는 것을 특징으로 하는 EPROM의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910023452A 1990-12-20 1991-12-19 Eprom 및 그 제조방법 KR970000533B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP95-404246 1990-12-20
JP40424690 1990-12-20
JP90-404246 1990-12-20

Publications (2)

Publication Number Publication Date
KR920013729A true KR920013729A (ko) 1992-07-29
KR970000533B1 KR970000533B1 (ko) 1997-01-13

Family

ID=18513936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910023452A KR970000533B1 (ko) 1990-12-20 1991-12-19 Eprom 및 그 제조방법

Country Status (4)

Country Link
US (2) US5498891A (ko)
EP (1) EP0503205B1 (ko)
KR (1) KR970000533B1 (ko)
DE (1) DE69118511D1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995022837A1 (en) * 1994-02-17 1995-08-24 National Semiconductor Corporation A method for reducing the spacing between the horizontally-adjacent floating gates of a flash eprom array
US5556799A (en) * 1995-11-13 1996-09-17 United Microelectronics Corporation Process for fabricating a flash EEPROM
DE19604260C2 (de) * 1996-02-06 1998-04-30 Siemens Ag Festwert-Speicherzellenvorrichtung und ein Verfahren zu deren Herstellung
JP3523746B2 (ja) * 1996-03-14 2004-04-26 株式会社東芝 半導体記憶装置の製造方法
US6097072A (en) * 1996-03-28 2000-08-01 Advanced Micro Devices Trench isolation with suppressed parasitic edge transistors
JP4027447B2 (ja) * 1996-04-24 2007-12-26 株式会社ルネサステクノロジ 半導体装置の製造方法
US5914514A (en) * 1996-09-27 1999-06-22 Xilinx, Inc. Two transistor flash EPROM cell
US5830789A (en) * 1996-11-19 1998-11-03 Integrated Device Technology, Inc. CMOS process forming wells after gate formation
US6013551A (en) * 1997-09-26 2000-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacture of self-aligned floating gate, flash memory cell and device manufactured thereby
US6002160A (en) 1997-12-12 1999-12-14 Advanced Micro Devices, Inc. Semiconductor isolation process to minimize weak oxide problems
JP3528575B2 (ja) * 1998-02-17 2004-05-17 セイコーエプソン株式会社 不揮発性半導体記憶装置及びその製造方法
US6066530A (en) * 1998-04-09 2000-05-23 Advanced Micro Devices, Inc. Oxygen implant self-aligned, floating gate and isolation structure
JP4334036B2 (ja) * 1998-07-31 2009-09-16 株式会社東芝 不揮発性半導体記憶装置
US6228713B1 (en) * 1999-06-28 2001-05-08 Chartered Semiconductor Manufacturing Ltd. Self-aligned floating gate for memory application using shallow trench isolation
JP2001230390A (ja) * 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体不揮発性記憶装置およびその製造法
KR100381850B1 (ko) * 2000-08-29 2003-04-26 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 그 형성방법
US6700154B1 (en) 2002-09-20 2004-03-02 Lattice Semiconductor Corporation EEPROM cell with trench coupling capacitor
JP4000087B2 (ja) * 2003-05-07 2007-10-31 株式会社東芝 半導体装置およびその製造方法
US7628932B2 (en) 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
US7625776B2 (en) * 2006-06-02 2009-12-01 Micron Technology, Inc. Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon
US7709341B2 (en) * 2006-06-02 2010-05-04 Micron Technology, Inc. Methods of shaping vertical single crystal silicon walls and resulting structures
DE102010061763A1 (de) 2010-11-23 2012-05-24 Sb Limotive Germany Gmbh Verfahren zum Laden einer Batterie
US8847319B2 (en) 2012-03-09 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for multiple gate dielectric interface and methods
US9362272B2 (en) 2012-11-01 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral MOSFET

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326331A (en) * 1979-09-17 1982-04-27 Texas Instruments Incorporated High coupling ratio electrically programmable ROM
FR2562326B1 (fr) * 1984-03-30 1987-01-23 Bois Daniel Procede de fabrication de zones d'isolation electrique des composants d'un circuit integre
US4713677A (en) * 1985-02-28 1987-12-15 Texas Instruments Incorporated Electrically erasable programmable read only memory cell including trench capacitor
JPS6231177A (ja) * 1985-08-02 1987-02-10 Nec Corp 不揮発性半導体記憶装置
JPS62163376A (ja) * 1986-01-14 1987-07-20 Fujitsu Ltd 半導体記憶装置の製造方法
US4835115A (en) * 1987-12-07 1989-05-30 Texas Instruments Incorporated Method for forming oxide-capped trench isolation
JPH02168674A (ja) * 1988-12-21 1990-06-28 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5045489A (en) * 1989-06-30 1991-09-03 Texas Instruments Incorporated Method of making a high-speed 2-transistor cell for programmable/EEPROM devices with separate read and write transistors
JPH088313B2 (ja) * 1989-07-25 1996-01-29 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US5051795A (en) * 1989-11-21 1991-09-24 Texas Instruments Incorporated EEPROM with trench-isolated bitlines
JPH05326978A (ja) * 1992-05-21 1993-12-10 Rohm Co Ltd 半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
US5498891A (en) 1996-03-12
EP0503205B1 (en) 1996-04-03
EP0503205A2 (en) 1992-09-16
EP0503205A3 (en) 1993-02-24
DE69118511D1 (de) 1996-05-09
KR970000533B1 (ko) 1997-01-13
US5731237A (en) 1998-03-24

Similar Documents

Publication Publication Date Title
KR920013729A (ko) Eprom 및 그 제조방법
US5158902A (en) Method of manufacturing logic semiconductor device having non-volatile memory
KR970060500A (ko) 반도체 장치 및 그 제조방법
KR0139573B1 (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR920010963A (ko) Soi형 종채널 fet 및 그 제조방법
KR970706608A (ko) 고정값 저장 셀 장치 및 그것의 제조 방법(fixed value storage cell arrangement and method of producing the same)
KR970707580A (ko) 수직 mos 트랜지스터를 가지는 판독 전용 저장 셀 장치 제조 방법(process for producing a read-only storage cell arrangement with vertical mos transistors)
KR970052527A (ko) Mos구조용 게이트 전극 제조 방법
KR940010394A (ko) 집적회로 및 집적회로 제조방법
KR960030331A (ko) 다층배선의 형성방법
KR890008940A (ko) 반도체장치의 홈형 커패시터 셀의 제조방법
KR950010053A (ko) 메모리 셀의 비트 라인 비아 홀 제조방법
KR940007994A (ko) 자기 정렬 콘택홀의 제조방법 및 반도체 소자
KR970018255A (ko) Cmos 집적 회로 제조방법(process for the production of an integrated cmos circuit)
KR920022546A (ko) 모오스 트랜지스터의 구조 및 그 제조방법
KR880011925A (ko) 반도체장치 및 그 제조방법
KR960001595B1 (ko) 전도층 연결을 위한 단차 영역에서의 제조방법
KR970054185A (ko) 비휘발성 메모리장치 및 그 제조방법
KR940022796A (ko) 트랜지스터 격리방법
KR970003468A (ko) 반도체소자의 콘택홀 형성방법
KR100647394B1 (ko) 반도체소자의 모스펫 형성방법
KR930001439A (ko) 반도체 장치의 제조방법
KR100280816B1 (ko) 플래쉬 이이피롬 형성 방법
KR920020640A (ko) 고압 산화 방법에 의해 형성된 집적 회로용 절연체층 및 이의 형성 방법
KR970054214A (ko) 플래쉬 메모리 셀의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040109

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee