KR970054185A - 비휘발성 메모리장치 및 그 제조방법 - Google Patents

비휘발성 메모리장치 및 그 제조방법 Download PDF

Info

Publication number
KR970054185A
KR970054185A KR1019950059519A KR19950059519A KR970054185A KR 970054185 A KR970054185 A KR 970054185A KR 1019950059519 A KR1019950059519 A KR 1019950059519A KR 19950059519 A KR19950059519 A KR 19950059519A KR 970054185 A KR970054185 A KR 970054185A
Authority
KR
South Korea
Prior art keywords
forming
insulating layer
floating gate
insulating film
gate
Prior art date
Application number
KR1019950059519A
Other languages
English (en)
Other versions
KR100195200B1 (ko
Inventor
김동준
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950059519A priority Critical patent/KR100195200B1/ko
Publication of KR970054185A publication Critical patent/KR970054185A/ko
Application granted granted Critical
Publication of KR100195200B1 publication Critical patent/KR100195200B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

그 내벽 및 측벽까지도 캐패시터의 유효면적으로 사용할 수 있는 U자 묘양의 플로팅케이트를 구비한 비휘발성 메로리장치 및 그 제조방법에 대해 기재되어 있다. 이는, 반도체기고판에 반복하여 형성된 액티브영역과 분리 영역, 액티브 영역의 반도체기판위에 형성된 개이트절연막, 게이트절연막위에 형성된 플로팅게이트 및 를로팅 게이트위에 충간절연막을 개재하여 형성된 콘트롤게이트를 구비하는 비휘발성 메모리장치에 있어서, 플로팅게이트는 U자 모양으로 형성되되, 그 안쪽면과 바깥쪽면 모두가 충간절연막과 접독되로고 형성된 것을 특징으로한다. 따라서, 충간절연막에 대하나 캐패시턴스가 증가되어, 데이타를 프로그램하거나 소거하는 특성이 좋게 되고, 종래기술과 동일한 표면적을 갖는 경우 플로팅게이트의 높이를 절반으로 낮출 수 있게 되어, 종래기술에서 문제되는 후속공정의 식각이 용이해지는 것이다.

Description

비휘발성 메모리장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4A도 내지 제 4H도는 본 발명에 따른 비휘발성 메모리장치의 제조방법을 공정순서별로 설명하기 위해 도시한 단면도들이다.

Claims (8)

  1. 반도체기판에 반복하여 형성된 액티브영역과 분리영역 상기 액티브영역의 반도체기판위에 형성된 게이트절연막 상기 게이트를 절연막위에 형성된 플로팅게이트 및 상기 플로팅게이트위에 충간절연막을 개재하여 형성된 콘트롤게이틀 구비하는 비휘발성 메모리장지에 있어서 상기 플로팅게이트는 U자 모양으로 형성되되, 그 안쪽면과 바깐쪽면 모두가 상기 충간절연막과 접촉되도록 형성된 것을 특징으로 하는 비휘발성 메모리장치.
  2. 제 1항에 있어서, 상기 충간절연막은 산화막, 질화막 및 산화막이 차례로 적충되어 이루어진 것을 특징으로 하는 비휘발성 메모리장치.
  3. 제1전도형의 반도체 기판에 제2전도형의 제1웰과 제1전도형이 제2웰을 차례로 형성하는 단계 상기 제2웰 우ㅐ에 제1도전층을 형성하는 단계 상기 제1도전층위에 제1절연막 패턴을 형성하는 단계 상기 제1절연막 패턴의 측벽을 따라 제2절연막의 스페이서를 형성하는 단계 상기 제1절연막 패턴 및 스페이서를 식각마스크로하여 상기 제1도전층을 소정 깊이로 식각하여 제1도전층 패턴을 형성하는 단계 상기 제1도전층 패턴 형성후, 결과물 전면에 제3절연막을 형성하는 단계 상기 제3절연막전면에 대하여 평탄화공정을 실시하여 상기 제1절연막 패턴의 표면이 노출되도록 하는 단계 상기 노출된 제1절연막패턴을 제거한 후 상기 스페이서 및 평탄화된 제3절연막을 식각마스크로 하여 제1도전층 패턴, 제2웰 및 제1웰을 소정 깊이로 식각하여 U자 모양의 플로팅게이틀 형성하는 단게 상기 U자 모양의 플로팅케이트 형성 후, 결과물 전면에 제4절연막을 형성하고 평탄화를 실시하는 단계 상기 스페이서 및 평탄화된 제3절연막을 제거하는 단께 및 상기 제거단계 후, 결과를 저면에 충간절연막 및 콘트롤게이트를 차례로 형성하는 단계를 구비하여 이루어진 것을 특징으로 하는 비휘발성 메모리장치의 제조방법.
  4. 제 3항에 있어서, 상기 제1절연막은 3000A~5000A 정도의 두께로 형성된 산화막인 것을 특징으로 하는 비휘발성 메모리장치의 제조방법.
  5. 제4항에 있어서, 상기 스페이서는 상기 제1절연막 패턴 형성 후, 결과물 전면에 1000A정도 두께의 질화막을 형성하고, 이 질화막의 전면에 대하여 에치 백 공정을 실시함으로써 형성된것을 특징으로 하는 비휘발성 메모리장치의 제조방법.
  6. 제 5항에 있어서, 상기 제1도전층 패턴은 상기 제1도전층 1000A정도 식각하여 어더지는 것을 특징으로 하는 비휘발성 메모리장치의 제조방법.
  7. 제 6항에 있어서, 상기 제3절연막은 6000A 정도 두께로 형성된 질화막인 것을 특징으로 하는 비휘발성 메모리장치의 제조방법.
  8. 제 7항에 있어서, 상기 제 4절연막에 대하여 평탄화를 실시하는 단계는, 먼저 상기 U자 모양이 플로팅게이트 형성 후 결과물 전면에 10000A~20000A 정도 두께의 산화막을 형성하고, 이 산화막 전면에 대하여 에치백 공정을 실시하되, 상기 플로팅게이트의 측벽은 노출되고 상기 게이트 절연막은 노출되지 않도록 하는 것을 특징으로 하는 비휘발성 메모리장치의 제조방법
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950059519A 1995-12-27 1995-12-27 비휘발성 메모리장치 및 그 제조방법 KR100195200B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950059519A KR100195200B1 (ko) 1995-12-27 1995-12-27 비휘발성 메모리장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950059519A KR100195200B1 (ko) 1995-12-27 1995-12-27 비휘발성 메모리장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970054185A true KR970054185A (ko) 1997-07-31
KR100195200B1 KR100195200B1 (ko) 1999-06-15

Family

ID=19445229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950059519A KR100195200B1 (ko) 1995-12-27 1995-12-27 비휘발성 메모리장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100195200B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593186B1 (en) 1998-04-30 2003-07-15 Nec Electronics Corporation Method for manufacturing non-volatile semiconductor memory device
KR100480806B1 (ko) * 2000-12-30 2005-04-06 주식회사 하이닉스반도체 플래시 메모리 및 그의 제조 방법
KR100890400B1 (ko) * 2007-05-03 2009-03-26 삼성전자주식회사 도전성 구조물 및 그 형성 방법, 이를 포함하는 비휘발성메모리 소자 및 그 제조 방법.

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375231B1 (ko) * 2001-02-19 2003-03-08 삼성전자주식회사 비휘발성 메모리 소자의 제조방법
KR100645053B1 (ko) 2004-12-28 2006-11-10 삼성전자주식회사 증가된 활성영역 폭을 가지는 반도체 소자 및 그 제조 방법
CN105789212A (zh) * 2014-12-24 2016-07-20 上海格易电子有限公司 一种闪存存储单元及制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593186B1 (en) 1998-04-30 2003-07-15 Nec Electronics Corporation Method for manufacturing non-volatile semiconductor memory device
KR100480806B1 (ko) * 2000-12-30 2005-04-06 주식회사 하이닉스반도체 플래시 메모리 및 그의 제조 방법
KR100890400B1 (ko) * 2007-05-03 2009-03-26 삼성전자주식회사 도전성 구조물 및 그 형성 방법, 이를 포함하는 비휘발성메모리 소자 및 그 제조 방법.

Also Published As

Publication number Publication date
KR100195200B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR970008663A (ko) 반도체 기억장치 및 그 제조방법
KR920018951A (ko) 고집적 반도체 메모리장치 및 그 제조방법
KR920022525A (ko) 디램셀의 캐패시터 제조 방법 및 그 구조
KR100673673B1 (ko) Ｄｒａｍ 셀 장치 및 그 제조 방법
KR950010053A (ko) 메모리 셀의 비트 라인 비아 홀 제조방법
KR910010745A (ko) 반도체 장치 및 그 제조방법
KR930022538A (ko) 반도체장치 및 그 제조방법
KR970054185A (ko) 비휘발성 메모리장치 및 그 제조방법
KR920001734A (ko) 비트라인 사이의 리치스루우 및 비트라인의 인터럽션에 대한 면역성을 제공하는 고밀도로 적층된 분할 게이트 eprom 셀
KR970024206A (ko) 반도체 기억소자의 캐패시터 제조방법.
KR930015002A (ko) 반도체 메모리 장치 및 그 제조방법
KR100505101B1 (ko) 반도체 장치의 콘택 형성 방법
CN210092082U (zh) 半导体结构
KR940022712A (ko) 비아홀(via hole) 제조방법
KR970077218A (ko) 리프레쉬 특성을 개선하기 위한 콘택 형성 방법
KR960006032A (ko) 트랜지스터 및 그 제조방법
KR930006921A (ko) 반도체 메모리 장치의 제조방법 및 그 구조
KR960043203A (ko) 반도체장치의 제조방법
KR960019730A (ko) 수직구조 트랜지스터를 이용한 반도체장치 및 제조방법
KR970024226A (ko) 반도체 메모리소자의 스토리지 전극 형성방법
KR940008096A (ko) 반도체장치의 제조방법
KR930014898A (ko) 반도체 장치의 접촉창 형성방법
KR940012617A (ko) 반도체메모리장치 및 그 제조방법
KR950024346A (ko) 반도체 메모리장치 제조방법
KR930015034A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100114

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee