JPH05114699A - 半導体抵抗装置とその抵抗値設定方法 - Google Patents
半導体抵抗装置とその抵抗値設定方法Info
- Publication number
- JPH05114699A JPH05114699A JP18442491A JP18442491A JPH05114699A JP H05114699 A JPH05114699 A JP H05114699A JP 18442491 A JP18442491 A JP 18442491A JP 18442491 A JP18442491 A JP 18442491A JP H05114699 A JPH05114699 A JP H05114699A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- resistance value
- impurity diffusion
- resistance device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、集積回路等に組み込むための半導
体抵抗装置とその抵抗値設定方法に関し、レイアウト面
積が小さく、製造工程のバラツキによる抵抗値の変動が
小さく、抵抗装置の電極の電位の変動、あるいはバック
ゲート効果によって抵抗値が変動しない抵抗装置を提供
することを目的とする。 【構成】 半導体等の支持基板１と、この支持基板１に
電気的に絶縁して形成された一導電型の半導体領域３
と、この半導体領域３に形成された複数の逆導電型の不
純物拡散領域４、５と、この複数の逆導電型の不純物拡
散領域４、５の上にこの不純物拡散領域４、５と電気的
に絶縁して形成されたフローティングゲート電極７とを
もって構成した。
体抵抗装置とその抵抗値設定方法に関し、レイアウト面
積が小さく、製造工程のバラツキによる抵抗値の変動が
小さく、抵抗装置の電極の電位の変動、あるいはバック
ゲート効果によって抵抗値が変動しない抵抗装置を提供
することを目的とする。 【構成】 半導体等の支持基板１と、この支持基板１に
電気的に絶縁して形成された一導電型の半導体領域３
と、この半導体領域３に形成された複数の逆導電型の不
純物拡散領域４、５と、この複数の逆導電型の不純物拡
散領域４、５の上にこの不純物拡散領域４、５と電気的
に絶縁して形成されたフローティングゲート電極７とを
もって構成した。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路装置等に組み
込むための半導体抵抗装置とその抵抗値設定方法に関す
る。
込むための半導体抵抗装置とその抵抗値設定方法に関す
る。
【０００２】集積回路装置等に搭載される抵抗装置にお
いて、集積回路の特性の高精度化や集積回路の高集積化
に対応するため、抵抗装置の抵抗値の精度の向上やレイ
アウト面積の縮小が問題となっている。また、集積回路
の高速動作化が進むにつれて、抵抗装置の寄生容量の影
響も無視できなくなり、寄生容量が小さく、かつ、高精
度の抵抗装置を実現することが強く要望されている。
いて、集積回路の特性の高精度化や集積回路の高集積化
に対応するため、抵抗装置の抵抗値の精度の向上やレイ
アウト面積の縮小が問題となっている。また、集積回路
の高速動作化が進むにつれて、抵抗装置の寄生容量の影
響も無視できなくなり、寄生容量が小さく、かつ、高精
度の抵抗装置を実現することが強く要望されている。
【０００３】
【従来の技術】半導体集積回路中に使用される抵抗装置
としては、従来から、不純物拡散領域の抵抗を使用する
もの、あるいは、電界効果トランジスタのソース電極と
ドレイン電極の間の抵抗を使用するもの等が実用されて
いる。
としては、従来から、不純物拡散領域の抵抗を使用する
もの、あるいは、電界効果トランジスタのソース電極と
ドレイン電極の間の抵抗を使用するもの等が実用されて
いる。
【０００４】図５（Ａ）、（Ｂ）は従来の抵抗装置の構
成説明図である。図５（Ａ）は不純物拡散領域の抵抗を
使用する抵抗装置を示している。この図において、５１
は半導体基板、５２は不純物拡散領域、５３は絶縁膜、
５４、５５は電極である。
成説明図である。図５（Ａ）は不純物拡散領域の抵抗を
使用する抵抗装置を示している。この図において、５１
は半導体基板、５２は不純物拡散領域、５３は絶縁膜、
５４、５５は電極である。
【０００５】この抵抗装置は、一導電型の半導体層ある
いは半導体基板５１上に、逆導電型の不純物を拡散、イ
オン注入等の工程によって導入して不純物拡散領域５２
を形成し、その上に形成された絶縁膜５３の開口を通し
て導出された電極５４、５５の間の抵抗を利用するもの
である。この抵抗装置の抵抗値は、電極５４と電極５５
の間の不純物拡散領域５２の不純物濃度とその断面積お
よび長さによって決定される。
いは半導体基板５１上に、逆導電型の不純物を拡散、イ
オン注入等の工程によって導入して不純物拡散領域５２
を形成し、その上に形成された絶縁膜５３の開口を通し
て導出された電極５４、５５の間の抵抗を利用するもの
である。この抵抗装置の抵抗値は、電極５４と電極５５
の間の不純物拡散領域５２の不純物濃度とその断面積お
よび長さによって決定される。
【０００６】図５（Ｂ）は、電界効果トランジスタのソ
ース電極とドレイン電極の間の抵抗を使用する抵抗装置
を示している。この図において、６１は一導電型の半導
体基板、６２は逆導電型のソース領域、６３は逆導電型
のドレイン領域、６４は絶縁膜、６５はゲート電極、６
６はソース電極、６７はドレイン電極である。
ース電極とドレイン電極の間の抵抗を使用する抵抗装置
を示している。この図において、６１は一導電型の半導
体基板、６２は逆導電型のソース領域、６３は逆導電型
のドレイン領域、６４は絶縁膜、６５はゲート電極、６
６はソース電極、６７はドレイン電極である。
【０００７】この抵抗装置は、一導電型の半導体基板６
１の上面に逆導電型のソース領域６２と、ドレイン領域
６３を形成し、その上に形成した絶縁膜６４の上にゲー
ト電極６５を形成し、この絶縁膜６４の開口を通してソ
ース電極６６とドレイン電極６７を導出したＭＯＳトラ
ンジスタの、ゲート電極６５とドレイン電極６７の間を
直接接続し、ソース電極６６とドレイン電極６７の間の
電気抵抗を利用するものである。
１の上面に逆導電型のソース領域６２と、ドレイン領域
６３を形成し、その上に形成した絶縁膜６４の上にゲー
ト電極６５を形成し、この絶縁膜６４の開口を通してソ
ース電極６６とドレイン電極６７を導出したＭＯＳトラ
ンジスタの、ゲート電極６５とドレイン電極６７の間を
直接接続し、ソース電極６６とドレイン電極６７の間の
電気抵抗を利用するものである。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
不純物拡散領域の抵抗を使用する抵抗装置においては、
その抵抗値の精度が、主として不純物拡散領域５２の不
純物の濃度の精度によって決定されるため、精度のバラ
ツキが大きかった。
不純物拡散領域の抵抗を使用する抵抗装置においては、
その抵抗値の精度が、主として不純物拡散領域５２の不
純物の濃度の精度によって決定されるため、精度のバラ
ツキが大きかった。
【０００９】また、その構造上、不純物拡散領域５２を
画定する領域と半導体基板５１の間のｐｎ接合による寄
生容量が大きく、その時定数のため回路に組み込んだと
き、回路の動作を高速化することが困難であった。ま
た、大きい抵抗値の抵抗装置については、大きなレイア
ウト面積を必要とするため回路の集積化に障害となると
いう問題があった。
画定する領域と半導体基板５１の間のｐｎ接合による寄
生容量が大きく、その時定数のため回路に組み込んだと
き、回路の動作を高速化することが困難であった。ま
た、大きい抵抗値の抵抗装置については、大きなレイア
ウト面積を必要とするため回路の集積化に障害となると
いう問題があった。
【００１０】そしてまた、電界効果トランジスタのソー
ス電極とドレイン電極の間の抵抗を使用する抵抗装置に
おいては、抵抗装置の端子となるソース電極６６または
ドレイン電極６７の電位が変化すると、ゲート電極とソ
ース領域の間の電圧が変化し、ソース電極６６とドレイ
ン電極６７の間の抵抗値が変動してしまうと言う難点が
あった。
ス電極とドレイン電極の間の抵抗を使用する抵抗装置に
おいては、抵抗装置の端子となるソース電極６６または
ドレイン電極６７の電位が変化すると、ゲート電極とソ
ース領域の間の電圧が変化し、ソース電極６６とドレイ
ン電極６７の間の抵抗値が変動してしまうと言う難点が
あった。
【００１１】また、ソース電極の電位が電源電圧などに
固定されている場合は上記の問題がないが、ＭＯＳトラ
ンジスタのゲート電位を可変にしたり、ＭＯＳトランジ
スタのβを調整して、任意の抵抗値に固定しておくこと
はできなかった。
固定されている場合は上記の問題がないが、ＭＯＳトラ
ンジスタのゲート電位を可変にしたり、ＭＯＳトランジ
スタのβを調整して、任意の抵抗値に固定しておくこと
はできなかった。
【００１２】本発明は、電界効果トランジスタのソース
電極とドレイン電極の間の抵抗を使用する抵抗装置の改
良にかかるものであり、レイアウト面積が小さく、製造
工程のバラツキによる抵抗値の変動が小さく、抵抗装置
の電極の電位の変動、あるいはバックゲート効果によっ
て抵抗値が変動しない抵抗装置を提供することを目的と
する。
電極とドレイン電極の間の抵抗を使用する抵抗装置の改
良にかかるものであり、レイアウト面積が小さく、製造
工程のバラツキによる抵抗値の変動が小さく、抵抗装置
の電極の電位の変動、あるいはバックゲート効果によっ
て抵抗値が変動しない抵抗装置を提供することを目的と
する。
【００１３】
【課題を解決するための手段】本発明にかかる半導体抵
抗装置においては、支持基板と、該支持基板に電気的に
絶縁されて形成された一導電型の半導体領域と、該半導
体領域に形成された複数の逆導電型の不純物拡散領域
と、該複数の逆導電型の不純物拡散領域の上に該不純物
拡散領域と電気的に絶縁して形成されたフローティング
ゲート電極によって構成した。
抗装置においては、支持基板と、該支持基板に電気的に
絶縁されて形成された一導電型の半導体領域と、該半導
体領域に形成された複数の逆導電型の不純物拡散領域
と、該複数の逆導電型の不純物拡散領域の上に該不純物
拡散領域と電気的に絶縁して形成されたフローティング
ゲート電極によって構成した。
【００１４】また、本発明にかかる半導体抵抗装置の抵
抗値設定方法においては、上記の構成を有する半導体抵
抗装置の、フローティングゲート電極にパルス状に複数
回に分けて電荷をチャージし、該電荷のチャージによっ
て階段状に変化する該複数の不純物拡散領域の間の電圧
をモニターし、該電圧が目的とする逆導電型の不純物拡
散領域間の抵抗値に相当する値に達したときに、該電荷
のチャージを停止するように構成した。
抗値設定方法においては、上記の構成を有する半導体抵
抗装置の、フローティングゲート電極にパルス状に複数
回に分けて電荷をチャージし、該電荷のチャージによっ
て階段状に変化する該複数の不純物拡散領域の間の電圧
をモニターし、該電圧が目的とする逆導電型の不純物拡
散領域間の抵抗値に相当する値に達したときに、該電荷
のチャージを停止するように構成した。
【００１５】
【作用】本発明の半導体抵抗装置の原理を説明する。図
１（Ａ）、（Ｂ）は、本発明の半導体抵抗装置の原理説
明図である。この図において、１は半導体基板、２は絶
縁領域、３はｎ型拡散領域、４はｐ型ソース領域、５は
ｐ型ドレイン領域、６は絶縁膜、７はフローティングゲ
ート電極、８はソース電極、９はドレイン電極、１０は
チャネルである。
１（Ａ）、（Ｂ）は、本発明の半導体抵抗装置の原理説
明図である。この図において、１は半導体基板、２は絶
縁領域、３はｎ型拡散領域、４はｐ型ソース領域、５は
ｐ型ドレイン領域、６は絶縁膜、７はフローティングゲ
ート電極、８はソース電極、９はドレイン電極、１０は
チャネルである。
【００１６】この半導体抵抗装置は、図１（Ａ）に示さ
れているように、半導体基板１にＯ + のイオン注入等に
よって絶縁領域２を形成し、この絶縁膜２によって囲ま
れた領域にｎ型（第１導電型）不純物を導入してｎ型拡
散領域３を形成し、このｎ型拡散領域３にｐ型（第２導
電型）不純物を導入してｐ型ソース領域４とｐ型ドレイ
ン領域５を形成し、上面に絶縁膜６を形成し、この絶縁
膜６の上にフローティングゲート電極７を形成し、絶縁
膜６に形成した開口を通して、ソース電極８とドレイン
電極９を形成して構成されている。
れているように、半導体基板１にＯ + のイオン注入等に
よって絶縁領域２を形成し、この絶縁膜２によって囲ま
れた領域にｎ型（第１導電型）不純物を導入してｎ型拡
散領域３を形成し、このｎ型拡散領域３にｐ型（第２導
電型）不純物を導入してｐ型ソース領域４とｐ型ドレイ
ン領域５を形成し、上面に絶縁膜６を形成し、この絶縁
膜６の上にフローティングゲート電極７を形成し、絶縁
膜６に形成した開口を通して、ソース電極８とドレイン
電極９を形成して構成されている。
【００１７】上記の構成の半導体抵抗装置のフローティ
ングゲート７に電荷をチャージすると、その電荷の極性
とその量に応じて、ｐ型ソース領域４とｐ型ドレイン領
域５の間のチャネル１０の電荷の密度が変化するため、
ソース電極８とドレイン電極９の間の抵抗値が変化する
ことになる。
ングゲート７に電荷をチャージすると、その電荷の極性
とその量に応じて、ｐ型ソース領域４とｐ型ドレイン領
域５の間のチャネル１０の電荷の密度が変化するため、
ソース電極８とドレイン電極９の間の抵抗値が変化する
ことになる。
【００１８】このように構成された半導体抵抗装置の各
部の電位、容量、電荷量を図１（Ｂ）のように表すと、
つぎの式（１）〜（３）が成り立つ。 Ｑ1 ＝Ｃ1 （Ｖ1 −Ｖ2 ） （１） Ｑ2 ＝Ｃ2 （Ｖ2 −Ｖ3 ） （２） Ｑ3 ＝Ｃ3 （Ｖ3 −Ｖ4 ） （３）
部の電位、容量、電荷量を図１（Ｂ）のように表すと、
つぎの式（１）〜（３）が成り立つ。 Ｑ1 ＝Ｃ1 （Ｖ1 −Ｖ2 ） （１） Ｑ2 ＝Ｃ2 （Ｖ2 −Ｖ3 ） （２） Ｑ3 ＝Ｃ3 （Ｖ3 −Ｖ4 ） （３）
【００１９】この半導体抵抗装置においては、フローテ
ィングゲート７は他から絶縁されているため、Ｑ1 は一
定であり、Ｃ1 も一定であるから、式（１）から、 （Ｖ1 −Ｖ2 ）＝Ｑ1 ／Ｃ1 ＝一定 （４） となる。
ィングゲート７は他から絶縁されているため、Ｑ1 は一
定であり、Ｃ1 も一定であるから、式（１）から、 （Ｖ1 −Ｖ2 ）＝Ｑ1 ／Ｃ1 ＝一定 （４） となる。
【００２０】また、半導体基板１とｎ型拡散領域３は絶
縁されているから、 Ｑ2 −Ｑ3 ＝０である。 よって式（２）、（３）から、 Ｖ3 ＝Ｃ2 Ｖ2 ／（Ｃ2 ＋Ｃ3 ）＋Ｃ3 Ｖ4 ／（Ｃ2 ＋Ｃ3 ） （５） となる。
縁されているから、 Ｑ2 −Ｑ3 ＝０である。 よって式（２）、（３）から、 Ｖ3 ＝Ｃ2 Ｖ2 ／（Ｃ2 ＋Ｃ3 ）＋Ｃ3 Ｖ4 ／（Ｃ2 ＋Ｃ3 ） （５） となる。
【００２１】また、絶縁領域２を充分厚く形成するとＣ
2 ≫Ｃ3となり、式（５）は、 Ｖ3 ≒Ｖ2 （６） となる。また、式（４）、（６）から、 Ｖ1 −Ｖ3 ≒一定 （７） となる。
2 ≫Ｃ3となり、式（５）は、 Ｖ3 ≒Ｖ2 （６） となる。また、式（４）、（６）から、 Ｖ1 −Ｖ3 ≒一定 （７） となる。
【００２２】式（４）、（７）は、フローティングゲー
ト７とｎ型拡散領域３、および、フローティングゲート
７とチャネル１０の間の電圧差はチャネル１０の電位に
関わらず一定になることを示し、これはチャネル１０の
電位に関わらずソース電極８とドレイン電極９の間の抵
抗値が一定に保たれることを意味している。
ト７とｎ型拡散領域３、および、フローティングゲート
７とチャネル１０の間の電圧差はチャネル１０の電位に
関わらず一定になることを示し、これはチャネル１０の
電位に関わらずソース電極８とドレイン電極９の間の抵
抗値が一定に保たれることを意味している。
【００２３】式（６）は、チャネル１０とｎ型拡散領域
３の間の電位差がほとんどないことを示し、その間の接
合容量がほとんど変化しないことを示している。したが
って、フローティングゲートと半導体基板の間、およ
び、ｎ型拡散領域３と半導体基板の間を絶縁すると、入
力の電位の高低に関わらずソース電極８とドレイン電極
９の間の抵抗値を一定にすることができ、また、寄生容
量の影響を受けないようにすることができる。
３の間の電位差がほとんどないことを示し、その間の接
合容量がほとんど変化しないことを示している。したが
って、フローティングゲートと半導体基板の間、およ
び、ｎ型拡散領域３と半導体基板の間を絶縁すると、入
力の電位の高低に関わらずソース電極８とドレイン電極
９の間の抵抗値を一定にすることができ、また、寄生容
量の影響を受けないようにすることができる。
【００２４】
【実施例】図２は、本発明の実施例の半導体抵抗装置の
構成図である。この図において、１１はシリコン基板、
１２はＳｉＯ2 領域、１３はｎ型拡散領域、１４はｐ型
ソース領域、１５はｐ型ドレイン領域、１６はＳｉＯ2
膜、１７はＡｌからなるフローティングゲート電極、１
８はＡｌからなるソース電極、１９はＡｌからなるドレ
イン電極である。
構成図である。この図において、１１はシリコン基板、
１２はＳｉＯ2 領域、１３はｎ型拡散領域、１４はｐ型
ソース領域、１５はｐ型ドレイン領域、１６はＳｉＯ2
膜、１７はＡｌからなるフローティングゲート電極、１
８はＡｌからなるソース電極、１９はＡｌからなるドレ
イン電極である。
【００２５】この半導体抵抗装置は、図２に示されてい
るように、シリコン基板１１にＯ+ のイオンを注入する
等の方法によってＳｉＯ2 領域１２を形成し、このＳｉ
Ｏ2 領域１２によって囲まれた領域にｎ型不純物を導入
してｎ型拡散領域１３を形成し、このｎ型拡散領域３に
ｐ型不純物を導入してｐ型ソース領域１４とｐ型ドレイ
ン領域１５を形成し、上面にＳｉＯ2 膜１６を形成し、
このＳｉＯ2 膜１６の上にフローティングゲート電極１
７を形成し、ＳｉＯ2 膜１６に形成した開口を通して、
ソース電極１８とドレイン電極１９を導出して構成され
ている。
るように、シリコン基板１１にＯ+ のイオンを注入する
等の方法によってＳｉＯ2 領域１２を形成し、このＳｉ
Ｏ2 領域１２によって囲まれた領域にｎ型不純物を導入
してｎ型拡散領域１３を形成し、このｎ型拡散領域３に
ｐ型不純物を導入してｐ型ソース領域１４とｐ型ドレイ
ン領域１５を形成し、上面にＳｉＯ2 膜１６を形成し、
このＳｉＯ2 膜１６の上にフローティングゲート電極１
７を形成し、ＳｉＯ2 膜１６に形成した開口を通して、
ソース電極１８とドレイン電極１９を導出して構成され
ている。
【００２６】この抵抗装置において、フローティングゲ
ート電極１７の電位をＶ1 、ｎ型チャネル領域１３の電
位をＶ3 としたとき、Ｖ1 −Ｖ3 ＜０となるように、フ
ローティングゲート電極１７に電子（負の電荷）をチャ
ージすると、ソース電極１８とドレイン電極１９の間の
抵抗値は減少し、Ｖ1 −Ｖ3 ＞０となるようにフローテ
ィングゲート電極１７に正孔（正の電荷）を注入する
と、ソース電極１８とドレイン電極１９の間の抵抗値は
増大する。
ート電極１７の電位をＶ1 、ｎ型チャネル領域１３の電
位をＶ3 としたとき、Ｖ1 −Ｖ3 ＜０となるように、フ
ローティングゲート電極１７に電子（負の電荷）をチャ
ージすると、ソース電極１８とドレイン電極１９の間の
抵抗値は減少し、Ｖ1 −Ｖ3 ＞０となるようにフローテ
ィングゲート電極１７に正孔（正の電荷）を注入する
と、ソース電極１８とドレイン電極１９の間の抵抗値は
増大する。
【００２７】上記の実施例ではｎ型拡散領域１３、ｐ型
ソース領域１４、ｐ型ドレイン領域１５を使用したが、
これと逆の導電型の半導体領域で形成しても同様の効果
を生じる。この場合は、Ｖ1 −Ｖ3 ＜０のとき、ソース
電極１８とドレイン電極１９の間の抵抗値は増大し、Ｖ
1 −Ｖ3 ＞０のときソース電極１８とドレイン電極１９
の間の抵抗値は減少する。
ソース領域１４、ｐ型ドレイン領域１５を使用したが、
これと逆の導電型の半導体領域で形成しても同様の効果
を生じる。この場合は、Ｖ1 −Ｖ3 ＜０のとき、ソース
電極１８とドレイン電極１９の間の抵抗値は増大し、Ｖ
1 −Ｖ3 ＞０のときソース電極１８とドレイン電極１９
の間の抵抗値は減少する。
【００２８】上記の実施例において支持基板としてシリ
コン基板を使用したが、他の半導体基板でもよく、絶縁
性基板、導電性基板でも使用できる。また、絶縁領域と
しては、低不純物濃度の半導体層、ＣＶＤＳｉＯ2 層等
でもよく、製造方法についても、ＳＯＩ技術等適宜用い
ることができる。そしてまた、上記の実施例において
は、ソース電極とドレイン電極の間の抵抗値を利用して
いるが、一つのフローティングゲートによって３以上の
不純物拡散領域の間に形成されるチャネルを制御し、そ
れぞれの抵抗値を利用することもできる。
コン基板を使用したが、他の半導体基板でもよく、絶縁
性基板、導電性基板でも使用できる。また、絶縁領域と
しては、低不純物濃度の半導体層、ＣＶＤＳｉＯ2 層等
でもよく、製造方法についても、ＳＯＩ技術等適宜用い
ることができる。そしてまた、上記の実施例において
は、ソース電極とドレイン電極の間の抵抗値を利用して
いるが、一つのフローティングゲートによって３以上の
不純物拡散領域の間に形成されるチャネルを制御し、そ
れぞれの抵抗値を利用することもできる。
【００２９】図３は、本発明の半導体抵抗装置の抵抗値
の設定方法の説明図である。この図において、２０は半
導体抵抗装置、２１、２２はスイッチ、２３は定電流
源、２４は電圧計である。
の設定方法の説明図である。この図において、２０は半
導体抵抗装置、２１、２２はスイッチ、２３は定電流
源、２４は電圧計である。
【００３０】まず、スイッチ２１、２２の可動片をそれ
ぞれの接点Ａに接続し、定電流源２３からの電流を半導
体抵抗装置２０に供給して、そのフローティングゲート
に電荷をチャージする。
ぞれの接点Ａに接続し、定電流源２３からの電流を半導
体抵抗装置２０に供給して、そのフローティングゲート
に電荷をチャージする。
【００３１】そのとき電圧計２４の読みＶ1 をモニター
し、Ｖ1／Ｉ1 が設定しようとしている抵抗値と等しく
なったところで設定を終了する。この際、定電流源２３
からの電流の供給をパルス状に断続して行うと、電圧計
の読みが段階的に徐々に上昇するため、設定作業が容易
になる。
し、Ｖ1／Ｉ1 が設定しようとしている抵抗値と等しく
なったところで設定を終了する。この際、定電流源２３
からの電流の供給をパルス状に断続して行うと、電圧計
の読みが段階的に徐々に上昇するため、設定作業が容易
になる。
【００３２】図４は、本発明の半導体抵抗装置を用いた
２ｂｉｔＤ／Ａコンバータの構成説明図である。この図
において、３１〜３４は本発明の半導体抵抗装置、３５
〜３９はスイッチ、４０は定電流源、４１は電圧計、４
２は増幅器である。
２ｂｉｔＤ／Ａコンバータの構成説明図である。この図
において、３１〜３４は本発明の半導体抵抗装置、３５
〜３９はスイッチ、４０は定電流源、４１は電圧計、４
２は増幅器である。
【００３３】このＤ／Ａコンバータの回路は図示の通り
であるが、その半導体抵抗装置の抵抗値を設定する方法
を説明する。まず、本発明の半導体抵抗装置３１の抵抗
値を設定する。スイッチ３６、３９をオン、スイッチ３
５、３７、３８をオフにする。
であるが、その半導体抵抗装置の抵抗値を設定する方法
を説明する。まず、本発明の半導体抵抗装置３１の抵抗
値を設定する。スイッチ３６、３９をオン、スイッチ３
５、３７、３８をオフにする。
【００３４】この状態で、定電流源４０から所定の電流
Ｉ1 を供給すると、半導体抵抗装置３１のソース電極と
ドレイン電極の間に大きな電圧が生じることになり、ゲ
ート絶縁膜を通して電子がフローティングゲート電極に
注入される。
Ｉ1 を供給すると、半導体抵抗装置３１のソース電極と
ドレイン電極の間に大きな電圧が生じることになり、ゲ
ート絶縁膜を通して電子がフローティングゲート電極に
注入される。
【００３５】定電流源４０から供給される電流がＩ1 の
とき、電圧計４１の電圧がＶ1 であるとすると、半導体
抵抗装置３１の抵抗値Ｒ31はＶ1 ／Ｉ1 であるから、電
圧計４１の読みが半導体抵抗装置３１に設定しようとし
ている抵抗値に相当する電圧に達したとき、定電流源４
０からの電流の供給を停止し、半導体抵抗装置３１の抵
抗値の設定を終了する。
とき、電圧計４１の電圧がＶ1 であるとすると、半導体
抵抗装置３１の抵抗値Ｒ31はＶ1 ／Ｉ1 であるから、電
圧計４１の読みが半導体抵抗装置３１に設定しようとし
ている抵抗値に相当する電圧に達したとき、定電流源４
０からの電流の供給を停止し、半導体抵抗装置３１の抵
抗値の設定を終了する。
【００３６】つぎに、半導体抵抗装置３２の抵抗値を設
定するが、このときはスイッチ３７、３９をオン、３
５、３６、３８をオフにする。半導体抵抗装置３２に設
定しようとする抵抗値がＲ32であるとすると、Ｖ1 ／Ｉ
1 が（Ｒ31＋Ｒ32）となったところで設定を終了する。
定するが、このときはスイッチ３７、３９をオン、３
５、３６、３８をオフにする。半導体抵抗装置３２に設
定しようとする抵抗値がＲ32であるとすると、Ｖ1 ／Ｉ
1 が（Ｒ31＋Ｒ32）となったところで設定を終了する。
【００３７】以下同様にして半導体抵抗装置３３、３４
の抵抗値の設定を行う。前記のように、定電流源４０か
らの電流の供給をパルス状に断続して行うと、電圧計の
読みが段階的に上昇するため、設定作業が容易になる。
の抵抗値の設定を行う。前記のように、定電流源４０か
らの電流の供給をパルス状に断続して行うと、電圧計の
読みが段階的に上昇するため、設定作業が容易になる。
【００３８】この２ｂｉｔＤ／Ａコンバータにおいて、
４個のスイッチ３５、３６、３７、３８を２ビットのデ
ィジタル信号、００、０１、１０、１１によって制御す
ると、その信号に正確に対応したアナログ信号を出力す
ることになる。
４個のスイッチ３５、３６、３７、３８を２ビットのデ
ィジタル信号、００、０１、１０、１１によって制御す
ると、その信号に正確に対応したアナログ信号を出力す
ることになる。
【００３９】
【発明の効果】以上説明したように本発明にかかるＭＯ
Ｓトランジスタ型半導体抵抗装置によれば、ソース電極
あるいはドレイン電極の電圧が変化しても、ソース電極
とドレイン電極の間の抵抗を一定の値に保持することが
でき、チャネル領域が他から絶縁されているため寄生容
量が小さく、かつ、電圧が変化しても寄生容量がほとん
ど変化しない抵抗装置を実現することができ、また、そ
の抵抗値の設定を抵抗装置の製造後に行うため、高精度
の抵抗値をもつ抵抗装置が得られる。
Ｓトランジスタ型半導体抵抗装置によれば、ソース電極
あるいはドレイン電極の電圧が変化しても、ソース電極
とドレイン電極の間の抵抗を一定の値に保持することが
でき、チャネル領域が他から絶縁されているため寄生容
量が小さく、かつ、電圧が変化しても寄生容量がほとん
ど変化しない抵抗装置を実現することができ、また、そ
の抵抗値の設定を抵抗装置の製造後に行うため、高精度
の抵抗値をもつ抵抗装置が得られる。
【図１】（Ａ）、（Ｂ）は、本発明の半導体抵抗装置の
原理説明図である。
原理説明図である。
【図２】本発明の実施例の半導体抵抗装置の構成図であ
る。
る。
【図３】本発明の半導体抵抗装置の抵抗値の設定方法の
説明図である。
説明図である。
【図４】本発明の半導体抵抗装置を用いた２ｂｉｔＤ／
Ａコンバータの構成説明図である。
Ａコンバータの構成説明図である。
【図５】（Ａ）、（Ｂ）は従来の抵抗装置の構成説明図
である。
である。
１ 半導体基板 ２ 絶縁領域 ３ ｎ型拡散領域 ４ ｐ型ソース領域 ５ ｐ型ドレイン領域 ６ 絶縁膜 ７ フローティングゲート電極 ８ ソース電極 ９ ドレイン電極 １０ チャネル
Claims (2)
- 【請求項１】 支持基板と、該支持基板に電気的に絶縁
して形成された一導電型の半導体領域と、該半導体領域
に形成された複数の逆導電型の不純物拡散領域と、該複
数の逆導電型の不純物拡散領域の上に該不純物拡散領域
と電気的に絶縁して形成されたフローティングゲート電
極とを有することを特徴とする半導体抵抗装置。 - 【請求項２】 支持基板と、該支持基板に電気的に絶縁
して形成された一導電型の半導体領域と、該半導体領域
に形成された複数の逆導電型の不純物拡散領域と、該複
数の逆導電型の不純物拡散領域の上に該不純物拡散領域
と電気的に絶縁して形成されたフローティングゲート電
極とを有する半導体抵抗装置の、該フローティングゲー
ト電極にパルス状に複数回に分けて電荷をチャージし、
該電荷のチャージによって階段状に変化する該複数の不
純物拡散領域の間の電圧をモニターし、該電圧が目的と
する逆導電型の不純物拡散領域間の抵抗値に相当する値
に達したときに、該電荷のチャージを停止することを特
徴とする半導体抵抗装置の抵抗値設定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18442491A JPH05114699A (ja) | 1991-07-24 | 1991-07-24 | 半導体抵抗装置とその抵抗値設定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18442491A JPH05114699A (ja) | 1991-07-24 | 1991-07-24 | 半導体抵抗装置とその抵抗値設定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05114699A true JPH05114699A (ja) | 1993-05-07 |
Family
ID=16152916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18442491A Withdrawn JPH05114699A (ja) | 1991-07-24 | 1991-07-24 | 半導体抵抗装置とその抵抗値設定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05114699A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1100126A2 (en) * | 1999-11-12 | 2001-05-16 | Sharp Kabushiki Kaisha | SOI semiconductor device and fabrication process thereof |
| US6667538B2 (en) * | 2000-05-24 | 2003-12-23 | Sony Corporation | Semiconductor device having semiconductor resistance element and fabrication method thereof |
| WO2010046997A1 (ja) * | 2008-10-24 | 2010-04-29 | 株式会社アドバンテスト | 電子デバイスおよび製造方法 |
-
1991
- 1991-07-24 JP JP18442491A patent/JPH05114699A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1100126A2 (en) * | 1999-11-12 | 2001-05-16 | Sharp Kabushiki Kaisha | SOI semiconductor device and fabrication process thereof |
| EP1100126A3 (en) * | 1999-11-12 | 2003-07-30 | Sharp Kabushiki Kaisha | SOI semiconductor device and fabrication process thereof |
| US6720621B1 (en) | 1999-11-12 | 2004-04-13 | Sharp Kabushiki Kaisha | SOI semiconductor device with resistor body |
| US6667538B2 (en) * | 2000-05-24 | 2003-12-23 | Sony Corporation | Semiconductor device having semiconductor resistance element and fabrication method thereof |
| US6902992B2 (en) | 2000-05-24 | 2005-06-07 | Sony Corporation | Method of fabricating semiconductor device having semiconductor resistance element |
| WO2010046997A1 (ja) * | 2008-10-24 | 2010-04-29 | 株式会社アドバンテスト | 電子デバイスおよび製造方法 |
| JPWO2010046997A1 (ja) * | 2008-10-24 | 2012-03-15 | 株式会社アドバンテスト | 電子デバイスおよび製造方法 |
| US8614465B2 (en) | 2008-10-24 | 2013-12-24 | Advantest Corporation | Electronic device and manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3975221A (en) | Low capacitance V groove MOS NOR gate and method of manufacture | |
| US4857986A (en) | Short channel CMOS on 110 crystal plane | |
| US3821781A (en) | Complementary field effect transistors having p doped silicon gates | |
| JPH0336311B2 (ja) | ||
| US4547791A (en) | CMOS-Bipolar Darlington device | |
| US4069493A (en) | Novel integrated circuit and method of manufacturing same | |
| JPS6042634B2 (ja) | 電荷結合装置 | |
| US5304837A (en) | Monolithically integrated temperature sensor for power semiconductor components | |
| KR970008576A (ko) | Soi 기판 상의 cmos 집적회로 및 이의 형성 방법 | |
| US3333168A (en) | Unipolar transistor having plurality of insulated gate-electrodes on same side | |
| GB1246775A (en) | Improvements in semiconductor devices | |
| US3430112A (en) | Insulated gate field effect transistor with channel portions of different conductivity | |
| CA1126875A (en) | Dielectrically-isolated integrated circuit complementary transistors for high voltage use | |
| US2994811A (en) | Electrostatic field-effect transistor having insulated electrode controlling field in depletion region of reverse-biased junction | |
| US5965921A (en) | High voltage inverter circuit | |
| JPH05114699A (ja) | 半導体抵抗装置とその抵抗値設定方法 | |
| US3585463A (en) | Complementary enhancement-type mos transistors | |
| JPS5816565A (ja) | 絶縁ゲ−ト形電界効果トランジスタ | |
| US3624466A (en) | Depletion-type igfet having high-conductivity n-type channel | |
| US4761679A (en) | Complementary silicon-on-insulator lateral insulated gate rectifiers | |
| US3700976A (en) | Insulated gate field effect transistor adapted for microwave applications | |
| JPH0656890B2 (ja) | 伝導度変調型たて型ｍｏｓ―ｆｅｔ | |
| JPH0888290A (ja) | 半導体装置およびその使用方法 | |
| GB1512707A (en) | Semiconductor devices | |
| US5428233A (en) | Voltage controlled resistive device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |