JP5549094B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5549094B2 JP5549094B2 JP2009082999A JP2009082999A JP5549094B2 JP 5549094 B2 JP5549094 B2 JP 5549094B2 JP 2009082999 A JP2009082999 A JP 2009082999A JP 2009082999 A JP2009082999 A JP 2009082999A JP 5549094 B2 JP5549094 B2 JP 5549094B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- adjustment circuit
- semiconductor device
- manufacturing
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
上記の点を鑑みて、本発明は、高い回路性能と安定動作とを両立した半導体装置を製造することが可能な半導体装置の製造方法を提供することを目的とする。
図1は、本実施の形態の半導体装置の製造方法の概略の流れを説明する工程フローを示す図である。
図2は、半導体装置の製造システムの一部を示す図である。
データベース2は、設計データなどを格納している。データベース2は、たとえば、制御用コンピュータ1と接続された外部記憶装置、または、コンピュータにて実現される。なお、データベース2は、制御用コンピュータ1に内蔵されていてもよい。
試験装置4は、製造中または製造後の半導体装置の試験を行う。
次に、図1で示した各工程の詳細を説明する。
ここで、設計装置3は、後述の試験工程で得られる試験結果に応じて回路を調整するための調整回路を、設計工程の段階で各チップの回路ブロックに作成しておく。
ここでは、たとえば、SRAMマクロにおいて、インバータ回路11に接続されたワード線WLの電位を調整する調整回路10を示している。
図4は、トランジスタのゲート電圧−ドレイン電流特性と、そのばらつきの一例を示す図である。
これに対し、図4(B)では、複数枚のウェハ20における全チップ21内のトランジスタTrのId−Vg特性である。試験時には、各チップ21上のモニタ回路22を、試験装置4に接続することで測定が行われる。
図5は、半導体装置の特性ばらつきを模式的に示した図である。
図の横軸は、ばらつきの指標値(たとえば、閾値電圧Vth)であり、縦軸はばらつきの度数を示している。上側のグラフは、たとえば、前述した図4(B)で示したような広いばらつきを示している。しかしながら、図4(C)で示したようなチップごとのトランジスタ特性のばらつきのように、局所的に見るとばらつきの中心は異なる。図5の下側のグラフは、その局所的なばらつきを示している。ここでは、広いばらつきの範囲を分割する5つのエリア(1),(2),(3),(4),(5)において、局所的なばらつきの中心がある場合について示している。
半導体製造工程では、設計データをもとに、図示しない露光装置や成膜装置などの半導体製造装置により、フォトリソグラフィ処理、エッチング処理、不純物注入処理、成膜処理などを行い、トランジスタなどの素子を半導体基板上に作成する。
ここでは、半導体基板30に、素子分離領域31によって画定された範囲にトランジスタ32を作成した場合について示している。トランジスタ32は、ソース領域33、ドレイン領域34、ゲート絶縁膜35、ゲート電極36、サイドウォール37を有している。
図7は、試験工程の様子を示す模式図である。
図8は、電位測定用パッドを設けた調整回路の例を示している。
この調整回路10aでは、ワード線WLの電位を測定可能なパッドPxが、ワード線WLに接続されている。また、各トランジスタTr1〜Trnのゲート端子に、入出力端子P1,P2,P3,…,Pnが接続され、トランジスタTr1〜Trnをオン・オフできるような構成としている。
電子ビーム描画装置5は、設定された設定情報をもとに、調整回路10の回路パターンを、電子ビーム描画によって確定する。
図9では、電子ビーム描画装置5が描画する回路パターンを太線にて示している。
図9(A)では、トランジスタTr1,Tr2のゲート端子を電源線Vddに接続する配線パターンと、トランジスタTr3〜Trnのゲート端子をGNDに接続する配線パターンが描画された調整回路10を示している。
残りの半導体製造工程では、エッチング処理、CMP(Chemical Mechanical Polishing)を用いて、確定した調整回路10の回路パターンに応じたビアや配線の形成などが行われる。その後、電極パッドの形成や、パッケージの組立などを行い、半導体装置を完成させる。
また、図5で示したように、トランジスタ特性などの局所的なばらつきのパターンごとに、調整回路の回路パターンを決定することで、確保すべき動作マージン幅を狭められ、個々の半導体装置の回路性能を、さらに向上できる。
<調整回路の変形例1>
図10、図11は、調整回路の変形例を示す図である。
<調整回路の変形例2>
図12は、パルス幅を調整する調整回路の一例を示す図である。
設計工程において、設計装置3は、シミュレーションや試作などの結果に応じて、トランジスタ特性などの局所的なばらつきごと、適切なパルス幅となるための遅延回路61−1〜61−nの段数を、設定情報としてデータベース2に登録しておく。
ここでは、2つの遅延回路61−1,61−2のみを図示している。
図13(A)では、遅延回路61−1の他端をExOR回路62の他端に接続するような、配線パターンが描画された調整回路60を示している。この場合、遅延時間が小さくなり、パルス幅が狭くなる。
これにより、局所的なばらつきの範囲で動作するように動作マージン幅を決めればよいので、動作マージン幅を狭めることができ、半導体装置の性能を向上できる。
<SRAMマクロの冗長方式への適用例>
以上説明したような、試験結果をもとに電子ビーム描画で回路を調整する手法は、SRAMマクロの冗長方式においても適用可能である。
この例では、SRAMマクロは、メモリセルアレイ70と、調整回路71を有している。また、SRAMマクロは、4つの入出力端子P10,P11,P12,P13に対して、5本のビット線BL1,BL2,BL3,BL4,BL5を有している。すなわち、冗長ビットが1ビットある例を示している。
メモリセルアレイ70には、ビット線BL1〜BL5ごとに複数のメモリセル70aが接続されている。
たとえば、設計工程では、設計装置3は、ビット線BL1〜BL5のいずれかのメモリセル70aに不良があった場合、そのビット線を、どのビット線と入れ替えるかを示す設定情報をあらかじめデータベース2に格納しておく。
以上のように、本実施の形態の半導体装置の製造方法では、試験結果に応じて、調整回路71にて、不良のメモリセル70axを選択しないような調整を行うので、半導体装置の動作を安定化することができる。また、試験結果に応じて、ビット線BL1〜BL5と、入出力端子P10〜P13とを接続する際に、ヒューズ回路を用いず、電子ビーム描画を用いるので、回路面積の増加や遅延時間の増加などの回路性能の悪化を招かない。
図15は、ワード冗長方式のSRAMマクロの概略の構成を示す図である。
メモリセルアレイ80は、ビット線BL1〜BL4とワード線WL1,WL2,…,WLnの各交点に配置されたメモリセル80aを有している。
セレクタ82は、メモリセルアレイ80と、冗長用メモリセルアレイ83のどちらを使用するか選択し、選択した方を入出力端子P20,P21,P22,P23と接続する。
調整回路84では、メモリセルアレイ80で用いられるワード線WL1〜WLnと、冗長用メモリセルアレイ83で用いられるワード線WLn+1〜WLn+m間の接続と、セレクタ82への配線接続などが試験結果に応じて調整される。
図16は、ワード冗長方式のSRAMマクロの他の例と、アドレス変換表を示す図である。
図16(A)で示されているSRAMマクロは、図15で示したSRAMマクロの調整回路84に相当する部分として、アドレス変換回路85を有している。
このアドレス変換表では、不良メモリセルのアドレス1と、その代替となる冗長用メモリセルアレイ83のアドレス2を示している。図16の例では、不良のメモリセル80ax,80azがあるアドレス1“0001”,“0007”を、それぞれアドレス2“00”,“01”に変換する。
<ワード線電位を調整可能なSRAMマクロの製造例>
図17では、ワード線ごとにワード線電位を調整可能なSRAMマクロの一例の構成を示す図である。
図17で示すSRAMマクロは、調整回路87と、ワード線WL1〜WLnと接続されたワード線ドライバ回路88−1,88−2,…,88−8,…,88−nを有している。
ワード線ドライバ回路88−1〜88−nは、調整回路87からの制御信号を入力し、制御信号に応じて、ワード線WL1〜WLnの電位を調整する。
ここでは、調整回路87からの4ビットの制御信号に応じて、ワード線WL1の電位を変更するワード線ドライバ回路88−1の回路構成を示している。他のワード線ドライバ回路88−2〜88−nも、これと同様の回路構成である。
たとえば、制御信号が“0001”の場合、トランジスタT1,T2のみがオンして、ワード線WL1の電位を下げる。また、制御信号が“0011”の場合、トランジスタT1〜T4がオンし、ワード線WL1の電位を大きく下げる。制御信号が“0000”の場合には、どのトランジスタT1〜T8もオンせず、ワード線WL1の電位は変化しない。
調整回路87は、アドレスを入力して、4ビットの制御信号を出力する。
設計装置3は、シミュレーションなどにより、図19で示す動作を満たすような、調整回路87の回路パターンを、設定情報としてデータベース2に登録する。電子ビーム描画装置5は、試験結果に応じた設定情報をもとに、たとえば、図19で示すような動作を満たすような調整回路87の回路パターンを描画する。なお、AND回路やインバータ回路などの素子は予め製造しておき、各素子間の接続を電子ビーム描画装置5による配線パターンの描画により決定すれば、描画時間を短縮することができる。
<パルス幅の調整回路を具備したSRAMマクロの製造例>
図20は、パルス幅の調整回路を具備したSRAMマクロの一例の構成を示す図である。
図20で示すSRAMマクロは、ワード線ドライバ回路90−1,90−2,…,90−nと、調整回路91と、パルス幅調整回路92と、動作完了信号生成回路93と、を有している。
動作完了信号生成回路93は、書き込みまたは読み出し動作の完了を外部に通知するための動作完了信号を出力する。
図21(A)は、書き込み時の調整回路の入出力の例を示している。この例では、入力アドレスが“A2”の場合に、4ビットの制御信号“0001”を出力するようにしている。ここでは、“0001”を、パルス幅を通常のパルス幅よりも1クロックサイクル分、長くするための制御信号とする。他の入力アドレスに関しては、制御信号“0000”として、パルス幅の変更を行わせない。
上からクロック信号、アドレス、書き込みデータ及び動作完了信号の様子を示している。
上からクロック信号、アドレス、読み出しデータ及び動作完了信号の様子を示している。
サイクル10の開始時に、アドレス“A5”が、図示しない外部回路により指定されると(時刻t10)、調整回路91では、通常のパルス幅を設定するための制御信号“0000”を出力する。そのため、1クロックサイクルで読み出し処理が完了し、サイクル11の開始時に、アドレス“A5”のメモリセルから読み出しデータ“D5”が読み出される(時刻t11)。また、それと同時に、動作完了信号が立ち上がるので、図示しない外部回路は、アドレス“A6”からの読み出しをリクエストする。このとき、調整回路91は、1クロックサイクル分、パルス幅を広くさせるための制御信号“0001”を出力する。そのため、サイクル12の開始時では読み出しデータが出力されず、サイクル13の開始時に、アドレス“A6”からの読み出しデータ“D6”が読み出され、動作完了信号が立ち上がる(時刻t12)。アドレス“A7”のメモリセルからの読み出しは、1クロックサイクルで行われ、サイクル14の開始時に、データ“D7”が読み出される(時刻t13)。
上記の各種の変形例を互いに組み合わせてもよい。
(付記1) 試験結果に応じた調整を行う調整回路を含む半導体装置の製造途中において、当該半導体装置を試験する工程と、
前記試験結果に応じて電子ビーム描画によって前記調整回路の回路パターンを確定させる工程と、
を有することを特徴とする半導体装置の製造方法。
2 データベース
3 設計装置
4 試験装置
5 電子ビーム描画装置
Claims (1)
- SRAMマクロと前記SRAMマクロのワード線を駆動するワード線ドライバ回路と前記ワード線ドライバ回路に入力するパルス信号のパルス幅を調整するパルス幅調整回路とを含む半導体装置の製造途中において、当該半導体装置を試験して当該半導体装置に含まれるトランジスタの特性を得る工程と、
前記試験によって得られた前記トランジスタの特性と、設計工程にてあらかじめ生成したデータベースとに基づいて前記パルス幅調整回路の回路パターンを電子ビーム描画によって確定させる工程と、を有し、
前記データベースには、前記トランジスタの特性のばらつきに基づいて前記パルス幅が求まるデータと、前記パルス幅と前記パルス幅調整回路の回路パターンとの関係を示すデータとが登録されている、
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009082999A JP5549094B2 (ja) | 2009-03-30 | 2009-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009082999A JP5549094B2 (ja) | 2009-03-30 | 2009-03-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010238797A JP2010238797A (ja) | 2010-10-21 |
JP5549094B2 true JP5549094B2 (ja) | 2014-07-16 |
Family
ID=43092887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009082999A Active JP5549094B2 (ja) | 2009-03-30 | 2009-03-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5549094B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5426637B2 (ja) * | 2011-11-09 | 2014-02-26 | 株式会社アドバンテスト | 半導体装置の製造方法及び半導体製造装置 |
JP6064651B2 (ja) * | 2013-02-14 | 2017-01-25 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US9672316B2 (en) * | 2013-07-17 | 2017-06-06 | Arm Limited | Integrated circuit manufacture using direct write lithography |
CN104091769B (zh) * | 2014-07-25 | 2017-03-01 | 上海华力微电子有限公司 | 一种通孔刻蚀不足的检测方法 |
US10037400B2 (en) * | 2016-06-02 | 2018-07-31 | Marvell World Trade Ltd. | Integrated circuit manufacturing process for aligning threshold voltages of transistors |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3325456B2 (ja) * | 1996-05-22 | 2002-09-17 | 株式会社アドバンテスト | メモリリペア方法ならびにそのメモリリペア方法が適用される電子ビームメモリリペア装置およびメモリ冗長回路 |
JPH05343280A (ja) * | 1992-06-10 | 1993-12-24 | Nec Corp | 半導体集積回路の製造方法 |
JP5100035B2 (ja) * | 2005-08-02 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP4922094B2 (ja) * | 2007-07-26 | 2012-04-25 | 株式会社東芝 | パターンデータ作成方法 |
-
2009
- 2009-03-30 JP JP2009082999A patent/JP5549094B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010238797A (ja) | 2010-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW506135B (en) | Semiconductor integrated circuit device | |
US7551506B2 (en) | Semiconductor apparatus, semiconductor storage apparatus, control signal generation method, and replacing method | |
US20030051199A1 (en) | Semiconductor integrated circuit device, method of manufacturing the device, and computer readable medium | |
JP5549094B2 (ja) | 半導体装置の製造方法 | |
US9552851B2 (en) | Current-mode sense amplifier | |
JPH11316264A (ja) | 半導体装置の並列テスト回路 | |
US20060221735A1 (en) | Semiconductor wafer and method for testing ferroelectric memory device | |
CN102110476A (zh) | 具有用于修复缺陷单位单元的冗余电路的半导体存储装置 | |
JPH0689596A (ja) | 並列試験回路 | |
US20080205115A1 (en) | Apparatus and method for trimming integrated circuit | |
JP3803145B2 (ja) | 半導体メモリ装置のバーンインテスト回路及び方法 | |
US20050188287A1 (en) | Testing and repair methodology for memories having redundancy | |
US10497431B2 (en) | Static random-access memory device, redundant circuit thereof, and semiconductor device | |
Nair et al. | A comprehensive framework for parametric failure modeling and yield analysis of STT-MRAM | |
US20180315481A1 (en) | Non-volatile memory device and operation method of the same | |
US7830736B2 (en) | Semiconductor integrated circuit device and redundancy method thereof | |
JP2005283432A (ja) | 半導体ウエハおよびその半導体ウエハを用いた半導体装置の製造方法 | |
US7006395B2 (en) | Semiconductor integrated circuit | |
JP2011159332A (ja) | 半導体記憶装置 | |
US7382671B2 (en) | Method for detecting column fail by controlling sense amplifier of memory device | |
KR100718042B1 (ko) | 반도체 메모리 장치 및 그 테스트 방법 | |
Mayahinia et al. | An efficient test strategy for detection of electromigration impact in advanced finfet memories | |
JP2008021373A (ja) | 半導体記憶装置、半導体記憶装置の製造方法 | |
US7031208B2 (en) | Semiconductor memory device | |
KR100234385B1 (ko) | 반도체 메모리 장치의 번인(Burn-In) 스트레스 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140505 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5549094 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |