JPH05343280A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH05343280A JPH05343280A JP4150181A JP15018192A JPH05343280A JP H05343280 A JPH05343280 A JP H05343280A JP 4150181 A JP4150181 A JP 4150181A JP 15018192 A JP15018192 A JP 15018192A JP H05343280 A JPH05343280 A JP H05343280A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polycrystalline silicon
- data
- resistance
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Semiconductor Integrated Circuits (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】多結晶シリコン抵抗を用いた半導体集積回路装
置の製造方法において、多結晶シリコンの抵抗率ρS の
ばらつきを、抵抗パターンの露光時に補正して抵抗精度
を上げる。 【構成】露光機のシステムコントローラ１が、ショット
マップ・アライメントデータ以外に、基板のシート抵抗
（ρS ）のマッピングデータを有し、ρS のばらつきを
抵抗体の幅で補正するために、基板内各チップの露光条
件を水準分けして、データバス３を介して、点灯回路Ｉ
／Ｆ１２、アクチュエータＩ／Ｆ４に露光条件のデータ
を送る。 【効果】同一の基板内の露光時間が１ショットごとに制
御できるため抵抗幅を１チップごとに変えることが可能
となり、抵抗値が基板内の各個所で均一となる。
置の製造方法において、多結晶シリコンの抵抗率ρS の
ばらつきを、抵抗パターンの露光時に補正して抵抗精度
を上げる。 【構成】露光機のシステムコントローラ１が、ショット
マップ・アライメントデータ以外に、基板のシート抵抗
（ρS ）のマッピングデータを有し、ρS のばらつきを
抵抗体の幅で補正するために、基板内各チップの露光条
件を水準分けして、データバス３を介して、点灯回路Ｉ
／Ｆ１２、アクチュエータＩ／Ｆ４に露光条件のデータ
を送る。 【効果】同一の基板内の露光時間が１ショットごとに制
御できるため抵抗幅を１チップごとに変えることが可能
となり、抵抗値が基板内の各個所で均一となる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の製造方
法に関し、特にリソグラフィー技術にて多結晶シリコン
抵抗を形成する半導体集積回路の製造方法に関する。
法に関し、特にリソグラフィー技術にて多結晶シリコン
抵抗を形成する半導体集積回路の製造方法に関する。
【０００２】
【従来の技術】従来の半導体集積回路の製造方法は、図
７に示すような縮小投影型露光機を用いた場合、ホルダ
８上に搭載されたレティクル９と、紫外線ランプ１１
と、紫外線ランプ１１を点灯するトランジスタ１３と、
トランジスタ１３にパルス信号を出力する点灯回路イン
タフェース１２と、紫外線ランプ１１の発する紫外光を
集光するレンズ１０と照射時間を制御するシャッタ１８
と、露光される半導体基板（以下、基板と称す）７を搭
載するテープル６と、テープル６をステップ状に移動す
るアクチュエータ５とを有し、一つの基板には同一条件
の照射時間、照度で露光を行っていた。
７に示すような縮小投影型露光機を用いた場合、ホルダ
８上に搭載されたレティクル９と、紫外線ランプ１１
と、紫外線ランプ１１を点灯するトランジスタ１３と、
トランジスタ１３にパルス信号を出力する点灯回路イン
タフェース１２と、紫外線ランプ１１の発する紫外光を
集光するレンズ１０と照射時間を制御するシャッタ１８
と、露光される半導体基板（以下、基板と称す）７を搭
載するテープル６と、テープル６をステップ状に移動す
るアクチュエータ５とを有し、一つの基板には同一条件
の照射時間、照度で露光を行っていた。
【０００３】また、システムコントローラ１のデータ保
持媒体であるメモリ２にはショットマップ、アラインメ
ントデータが読み込まれている。
持媒体であるメモリ２にはショットマップ、アラインメ
ントデータが読み込まれている。
【０００４】
【発明が解決しようとする課題】この従来の半導体集積
回路の製造方法では、一枚の基板の露光条件は、どのチ
ップでも同一条件であるため、基板上すなわちウェハ上
の複数個のチップ内の抵抗体は、すべて同一値のライン
幅となる。ところが基板上にＣＶＤで堆積された多結晶
シリコンには、膜厚のばらつきがあり、さらに基板全面
にイオン注入した時の濃度もばらつきを持つため、ウェ
ハ内のシート抵抗（ρS ）の基板内及び基板間のばらつ
きが大きくこれが最終的に抵抗値のばらつきを支配して
おり、特にウェハ内ばらつきを抑えることが困難である
という欠点があった。
回路の製造方法では、一枚の基板の露光条件は、どのチ
ップでも同一条件であるため、基板上すなわちウェハ上
の複数個のチップ内の抵抗体は、すべて同一値のライン
幅となる。ところが基板上にＣＶＤで堆積された多結晶
シリコンには、膜厚のばらつきがあり、さらに基板全面
にイオン注入した時の濃度もばらつきを持つため、ウェ
ハ内のシート抵抗（ρS ）の基板内及び基板間のばらつ
きが大きくこれが最終的に抵抗値のばらつきを支配して
おり、特にウェハ内ばらつきを抑えることが困難である
という欠点があった。
【０００５】
【課題を解決するための手段】本発明の半導体集積回路
の製造方法の特徴は、使用するフォトレジストに対応し
た光源となるランプと、光源から発生するビームを集光
するレンズと、ランプの点灯時間、シャッタの開口時
間、ランプの輝度を外部信号によって１ショットづつ制
御する点灯回路インターフェースと、露光される基板を
移動するアクチュエータと、アクチュエータの駆動タイ
ミングを外部信号によって制御するアクチュエータイン
ターフェースと、前記点灯回路インターフェースとアク
チュエータインターフェースを制御するシステムコント
ローラと、このシステムコントローラの記憶媒体に書き
込まれたショットマップデータ、アラインメントデータ
及び基板内シート抵抗のマッピングデータとを備えるこ
とにある。
の製造方法の特徴は、使用するフォトレジストに対応し
た光源となるランプと、光源から発生するビームを集光
するレンズと、ランプの点灯時間、シャッタの開口時
間、ランプの輝度を外部信号によって１ショットづつ制
御する点灯回路インターフェースと、露光される基板を
移動するアクチュエータと、アクチュエータの駆動タイ
ミングを外部信号によって制御するアクチュエータイン
ターフェースと、前記点灯回路インターフェースとアク
チュエータインターフェースを制御するシステムコント
ローラと、このシステムコントローラの記憶媒体に書き
込まれたショットマップデータ、アラインメントデータ
及び基板内シート抵抗のマッピングデータとを備えるこ
とにある。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の第１の実施例のシステム構
成図である。紫外線ランプ１１から照射された紫外光
は、レンズ１０によって集光されホルダ８上に搭載され
たレティクル９を通じて基板７に到達する。基板７はテ
ーブル６に固定され、テーブル６はアクチュエータ５に
よって１ショットづつステップ上に移動される。システ
ムコントローラ１はデータ保存媒体２に保存されている
基板内のシート抵抗マッピングデータに基づいて、最適
な抵抗幅を計算しその抵抗幅になるようデータバス３を
通じて点灯回路インターフェース１２に照射時間の信号
を送る。点灯回路インターフェース（Ｉ／Ｆ）１２はこ
の信号によって、コレクタが直流電源１４に接続された
トランジスタ１３のベースに制御信号Ｂを送って指定さ
れた時間だけトランジスタ１３をＯＮにして紫外線ラン
プ１１を点灯し、かつシャッタ１８に制御信号Ｂを送っ
てこれを開閉する。
成図である。紫外線ランプ１１から照射された紫外光
は、レンズ１０によって集光されホルダ８上に搭載され
たレティクル９を通じて基板７に到達する。基板７はテ
ーブル６に固定され、テーブル６はアクチュエータ５に
よって１ショットづつステップ上に移動される。システ
ムコントローラ１はデータ保存媒体２に保存されている
基板内のシート抵抗マッピングデータに基づいて、最適
な抵抗幅を計算しその抵抗幅になるようデータバス３を
通じて点灯回路インターフェース１２に照射時間の信号
を送る。点灯回路インターフェース（Ｉ／Ｆ）１２はこ
の信号によって、コレクタが直流電源１４に接続された
トランジスタ１３のベースに制御信号Ｂを送って指定さ
れた時間だけトランジスタ１３をＯＮにして紫外線ラン
プ１１を点灯し、かつシャッタ１８に制御信号Ｂを送っ
てこれを開閉する。
【０００８】紫外線ランプ１１の点灯時間及びシャッタ
１８の開口時間は以下のように決定される。
１８の開口時間は以下のように決定される。
【０００９】まずあらかじめ４端子法によって測定し、
データ保存媒体２に書き込まれた基板７内のシート抵抗
マッピングデータを読み込む。シート抵抗マッピングデ
ータは図２に示すように、基板７の上におけるたがいに
異なるシート抵抗の領域２１〜２５を示すデータすなわ
ち基板７の上におけるシート抵抗値の分布を示すデータ
である。次にこのシート抵抗マッピングデータと図３に
示すようなショットマップデータを会わせて、シート抵
抗の高い部分には抵抗幅が広く、シート抵抗が低い部分
には抵抗幅が狭くなるように水準分けを施した図４のマ
ッピングデータを生成する。図３は１つ１つのショット
領域３１をマトリックス上に配列したマップデータで例
えばその１つ１つが半導体チップの１個１個に相当す
る。一方、図４は基板７上でたがいに異なる抵抗幅とな
る領域４１〜４５を示すデータ、すなわち基板７上の抵
抗幅値の分布を示すデータである。
データ保存媒体２に書き込まれた基板７内のシート抵抗
マッピングデータを読み込む。シート抵抗マッピングデ
ータは図２に示すように、基板７の上におけるたがいに
異なるシート抵抗の領域２１〜２５を示すデータすなわ
ち基板７の上におけるシート抵抗値の分布を示すデータ
である。次にこのシート抵抗マッピングデータと図３に
示すようなショットマップデータを会わせて、シート抵
抗の高い部分には抵抗幅が広く、シート抵抗が低い部分
には抵抗幅が狭くなるように水準分けを施した図４のマ
ッピングデータを生成する。図３は１つ１つのショット
領域３１をマトリックス上に配列したマップデータで例
えばその１つ１つが半導体チップの１個１個に相当す
る。一方、図４は基板７上でたがいに異なる抵抗幅とな
る領域４１〜４５を示すデータ、すなわち基板７上の抵
抗幅値の分布を示すデータである。
【００１０】この水準に対応して紫外線ランプ１１の点
灯時間及びシャッタ１８の開口時間が、１ショットづつ
制御される。基板７上に塗布されたレジストは照射時間
によって現像後のライン幅が制御され、エッチング後の
多結晶シリコンのライン幅もこのレジスト幅に対応して
図５の多結晶シリコン抵抗１５と多結晶シリコン１６の
ように、基板内の位置によっては抵抗体の幅を変えるこ
とが可能となる。図５は基板７上の実際の多結晶シリコ
ン抵抗の幅の分布を示すデータで、基板７上にたがいに
異なる多結晶シリコン抵抗幅となる領域５１〜５５が分
布している。マスクの抵抗幅設定は、すべての種類につ
いて統一することが望ましく、基本抵抗素子を直列、並
列接続して回路設計する必要がある。
灯時間及びシャッタ１８の開口時間が、１ショットづつ
制御される。基板７上に塗布されたレジストは照射時間
によって現像後のライン幅が制御され、エッチング後の
多結晶シリコンのライン幅もこのレジスト幅に対応して
図５の多結晶シリコン抵抗１５と多結晶シリコン１６の
ように、基板内の位置によっては抵抗体の幅を変えるこ
とが可能となる。図５は基板７上の実際の多結晶シリコ
ン抵抗の幅の分布を示すデータで、基板７上にたがいに
異なる多結晶シリコン抵抗幅となる領域５１〜５５が分
布している。マスクの抵抗幅設定は、すべての種類につ
いて統一することが望ましく、基本抵抗素子を直列、並
列接続して回路設計する必要がある。
【００１１】図６は本発明の第２の実施例を示すシステ
ム構成図であり、前記第１の実施例と同様の機能を有す
る。第１の実施例との相違は点灯回路インターフェース
１２が照射時間のパルス幅を変化させるのではなく、紫
外線ランプ１１を点灯させる電源に電圧制御回路１７を
設けて点灯回路インターフェース１２からのアナログ電
圧信号で点灯電圧を制御し、紫外線ランプ１１の輝度を
調整することでシート抵抗値に対応した最適な抵抗値幅
を得る。こうすることにより、基板７をテーブル移動す
る際の移動速度（タイミング）を一定に保つことができ
るため、アクチュエータ５の回路および制御シーケンス
を複雑にする必要がない。また、第１と第２の実施例を
組み合わせることで、抵抗体幅の制御範囲が拡大する。
またこれら実施例では露光機の光源を紫外線としたが、
光源はＸ線、電子線でもよい。
ム構成図であり、前記第１の実施例と同様の機能を有す
る。第１の実施例との相違は点灯回路インターフェース
１２が照射時間のパルス幅を変化させるのではなく、紫
外線ランプ１１を点灯させる電源に電圧制御回路１７を
設けて点灯回路インターフェース１２からのアナログ電
圧信号で点灯電圧を制御し、紫外線ランプ１１の輝度を
調整することでシート抵抗値に対応した最適な抵抗値幅
を得る。こうすることにより、基板７をテーブル移動す
る際の移動速度（タイミング）を一定に保つことができ
るため、アクチュエータ５の回路および制御シーケンス
を複雑にする必要がない。また、第１と第２の実施例を
組み合わせることで、抵抗体幅の制御範囲が拡大する。
またこれら実施例では露光機の光源を紫外線としたが、
光源はＸ線、電子線でもよい。
【００１２】
【発明の効果】以上説明したように本発明は露光機の照
射条件を、基板シート抵抗値のマッピングデータに対応
させてシステムコントローラによって制御することで、
基板内のシート抵抗値（ρS ）のばらつきによって生じ
る多結晶シリコン抵抗値のばらつきを大幅に低下させる
ことができる。例えば、従来技術で製造した半導体装置
で１枚の基板（ウェハ）内の抵抗値のばらつきが±２０
％であった場合、露光工程のみ本発明を実施することで
抵抗値のばらつきを±５％以下抑えることが可能とな
る。
射条件を、基板シート抵抗値のマッピングデータに対応
させてシステムコントローラによって制御することで、
基板内のシート抵抗値（ρS ）のばらつきによって生じ
る多結晶シリコン抵抗値のばらつきを大幅に低下させる
ことができる。例えば、従来技術で製造した半導体装置
で１枚の基板（ウェハ）内の抵抗値のばらつきが±２０
％であった場合、露光工程のみ本発明を実施することで
抵抗値のばらつきを±５％以下抑えることが可能とな
る。
【００１３】また、第２の実施例で示されるように、照
射時間ではなく、照射時の点灯電圧を制御することによ
り、テーブル移動の為の回路のアクチュエータへの制御
シーケンスを複雑にすることなく、多結晶シリコン抵抗
値のばらつきを低下させることもできる。
射時間ではなく、照射時の点灯電圧を制御することによ
り、テーブル移動の為の回路のアクチュエータへの制御
シーケンスを複雑にすることなく、多結晶シリコン抵抗
値のばらつきを低下させることもできる。
【図１】本発明の第１の実施例を説明するためのシステ
ム構成図。
ム構成図。
【図２】基板のシート抵抗を示すマッピング図。
【図３】ショットマップ図。
【図４】抵抗体幅補正後のチップレイアウト図。
【図５】抵抗体幅補正後のチップレイアウト図。
【図６】本発明の第２の実施例を説明するためのシステ
ム構成図。
ム構成図。
【図７】従来技術を説明するためのシステム構成図。
１ システムコントローラ ２ データ保存媒体 ３ データバス ４ アクチュエータ・インターフェース ５ アクチュエータ ６ テーブル ７ 基板 ８ ホルダ ９ レティクル １０ レンズ １１ 紫外線ランプ １２ 点灯回路インターフェース １３ トランジスタ １４ ＤＣ電源 １５ 多結晶シリコン抵抗 １６ 多結晶シリコン抵抗 １７ 電圧制御回路 １８ シャッタ
Claims (1)
- 【請求項１】 半導体基板上の多結晶シリコンを露光機
を用いたリソグラフィー技術によって、抵抗体のフォト
マスク像をパターンニングして抵抗を形成する半導体集
積回路の製造方法において、前記露光機内の光源の点灯
条件を外部信号によって１ショットづつ制御するインタ
ーフェース回路と、前記半導体基板の保持時間を外部信
号によって制御するインターフェース回路と、前記半導
体基板を移動するアクチュエータと、前記二つのインタ
ーフェース回路を制御するシステムコントローラと、前
記システムコントローラの記憶媒体に書き込まれた半導
体基板上の多結晶シリコンのシート抵抗値のマッピング
データとを備えることを特徴とする半導体集積回路の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4150181A JPH05343280A (ja) | 1992-06-10 | 1992-06-10 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4150181A JPH05343280A (ja) | 1992-06-10 | 1992-06-10 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343280A true JPH05343280A (ja) | 1993-12-24 |
Family
ID=15491281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4150181A Withdrawn JPH05343280A (ja) | 1992-06-10 | 1992-06-10 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343280A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049167A (ja) * | 2007-08-20 | 2009-03-05 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| JP2009200450A (ja) * | 2007-02-27 | 2009-09-03 | Canon Inc | 情報処理装置、情報処理方法及びプログラム |
| JP2010238797A (ja) * | 2009-03-30 | 2010-10-21 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP2014103255A (ja) * | 2012-11-20 | 2014-06-05 | Micronics Japan Co Ltd | 多層配線基板、及びその製造方法 |
-
1992
- 1992-06-10 JP JP4150181A patent/JPH05343280A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009200450A (ja) * | 2007-02-27 | 2009-09-03 | Canon Inc | 情報処理装置、情報処理方法及びプログラム |
| JP2009049167A (ja) * | 2007-08-20 | 2009-03-05 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| JP2010238797A (ja) * | 2009-03-30 | 2010-10-21 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP2014103255A (ja) * | 2012-11-20 | 2014-06-05 | Micronics Japan Co Ltd | 多層配線基板、及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Thompson | An introduction to lithography | |
| CN109786221A (zh) | 于基板上制造结构的方法 | |
| US8661375B2 (en) | Frequency division multiplexing (FDM) lithography | |
| JPH07503554A (ja) | フォトリソグラフィのための改善されたマスク | |
| JP4299262B2 (ja) | リソグラフィ装置、デバイス製造方法 | |
| KR101487590B1 (ko) | 스캐너 오버레이 정정 시스템 및 방법 | |
| US5250812A (en) | Electron beam lithography using an aperture having an array of repeated unit patterns | |
| GB2171214A (en) | Projection printing | |
| KR970066722A (ko) | 노광장치 및 노광방법 | |
| US20040157143A1 (en) | Exposure method and lithography system, exposure apparatus and method of making the apparatus, and method of manufacturing device | |
| JPH09148222A (ja) | 露光方法及びモニタパターン | |
| US6571383B1 (en) | Semiconductor device fabrication using a photomask designed using modeling and empirical testing | |
| EP0702272B1 (en) | Exposure apparatus and exposure method | |
| US20020031732A1 (en) | Method for imprinting a wafer with identifying information, and exposing method and apparatus for imprinting a wafer with identifying information | |
| JPH05343280A (ja) | 半導体集積回路の製造方法 | |
| JPH09134870A (ja) | パターン形成方法および形成装置 | |
| JP2005322930A (ja) | リソグラフィプロジェクタにおけるダイナミック用量適合を行う方法およびリソグラフィプロジェクタ | |
| JP2000267257A (ja) | マスク及びそれを用いた露光方法 | |
| US20030162329A1 (en) | Method for manufacturing a lithographic reticle for transferring an integrated circuit design to a semiconductor wafer and structure thereof | |
| JP3245556B2 (ja) | ミックスアンドマッチ露光方法 | |
| JPS6197830A (ja) | 露光装置 | |
| US6713233B2 (en) | Multiple pass write method and reticle | |
| JPH01293616A (ja) | 半導体集積回路の製造方法 | |
| JP2605633B2 (ja) | 電子ビーム描画用アパーチャ | |
| JP3110796B2 (ja) | レチクルアライメント方法及び露光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |