KR101487590B1 - 스캐너 오버레이 정정 시스템 및 방법 - Google Patents

스캐너 오버레이 정정 시스템 및 방법 Download PDF

Info

Publication number
KR101487590B1
KR101487590B1 KR20130020487A KR20130020487A KR101487590B1 KR 101487590 B1 KR101487590 B1 KR 101487590B1 KR 20130020487 A KR20130020487 A KR 20130020487A KR 20130020487 A KR20130020487 A KR 20130020487A KR 101487590 B1 KR101487590 B1 KR 101487590B1
Authority
KR
South Korea
Prior art keywords
scanner
substrates
average
correction
subset
Prior art date
Application number
KR20130020487A
Other languages
English (en)
Other versions
KR20140078512A (ko
Inventor
옌-디 첸
신-룽 루
종-이 모우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20140078512A publication Critical patent/KR20140078512A/ko
Application granted granted Critical
Publication of KR101487590B1 publication Critical patent/KR101487590B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7019—Calibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명의 방법은 복수의 기판 상에서 반도체 제조 공정을 수행하는 단계를 포함한다. 복수의 기판은 제1 서브세트와 제2 서브세트로 나누어진다. 리워크 공정은 복수의 기판의 제1 서브세트 상에서가 아니고 제2 서브세트 상에서 수행된다. 리소그래피 공정을 위한 적어도 하나의 노출 파라미터의 각각의 평균 값은 복수의 기판의 제1 서브세트 및 제2 서브세트 중 각각의 서브세트를 위해 계산된다. 스캐너 오버레이 정정 및 평균 정정은 리워크 공정이 수행된 제2 복수의 기판을 노출시키도록 적용된다. 평균 정정은 계산된 평균값에 기초한다.

Description

스캐너 오버레이 정정 시스템 및 방법{SCANNER OVERLAY CORRECTION SYSTEM AND METHOD}
본 발명 개시(disclosure)는 일반적으로는 반도체 처리에 대한 것이고, 보다 구체적으로는 포토리소그래피에서 이용되는 스캐너 장비에 대한 것이다.
리소그래피는 집적회로(integrated circuit; IC) 제조시에 폭넓게 이용된다. 물질층은 웨이퍼 상에 증착된다. 에칭하기 위한 하드 마스크를 형성하도록, 마스킹 물질이 물질층 위에 형성되고, 패턴 내에서 노출된다. 그런 다음, 마스크에 의해 덮히지 않는 물질층의 일부분은 회로 경로를 형성하도록 전도성 물질(예, 구리)로 채워지고 평탄화되는 하나 이상의 패턴(예, 트렌치)을 형성하도록 에칭된다. 다른 물질층이 패터닝된 제1 물질층 위에 증착되고, 제2 층을 패터닝하도록 공정이 반복된다. 이러한 공정은 여러 번 반복된다.
적절한 연결성 및 성능을 보장하도록, 인접 층들 내의 패턴이 서로 적절하게 정렬된다. 정렬 마스크(예, 박스)는 각각의 추가된 층을 이전에 형성된 층에 정렬시키기 위해 이용된다.
층들간에 적절한 정렬을 유지하도록, 어드밴스 공정 제어(advance process control; APC)라고 지칭되는 런-투-런(run-to-run) 제어의 형태가 이용된다. 정렬 에러가 모니터링된다. 때때로, 조작자는 아마도 매주 또는 매달 간격으로 정정{예, 병진(translation), 회전, 또는 스케일링 정정}을 스캐닝 노출 툴(tool)에 입력한다. 이러한 정정은 오정렬을 야기하는 조건에 대해 보상하기 위해 적용된다.
본 발명은 (a) 반도체 제조 공정에 의해 처리된 제1 복수의 반도체 기판을 제공하는 단계; (b) 상기 반도체 제조 공정 및 리워크(rework) 공정에 의해 처리된 제2 복수의 반도체 기판을 제공하는 단계; (c) 상기 제1 복수의 반도체 기판을 노출시키도록 제1 스캐너 오버레이 정정을 적용하는 단계; 및 (d) 상기 제2 복수의 반도체 기판을 노출시키도록 제2 스캐너 오버레이 정정 및 평균 정정을 적용하는 단계를 포함하는 방법을 제공한다.
또한, 본 발명은 (a) 복수의 기판 상에서 반도체 제조 공정을 수행하는 단계; (b) 단계 (a) 후에, 상기 복수의 기판을 제1 서브세트 및 제2 서브세트로 나누는 단계; (c) 상기 복수의 기판의 상기 제1 서브세트 상에서가 아니고 상기 제2 서브세트 상에서 리워크 공정을 수행하는 단계; (d) 상기 복수의 기판의 제1 및 제2 서브 세트 중 각각의 서브세트에 대한 리소그래피 공정을 위해 적어도 하나의 노출 파라미터의 각각의 평균값을 계산하는 단계; (e) 상기 리워크 공정이 수행된 제2 복수의 기판을 노출시키도록 스캐너 오버레이 정정 및 평균 정정을 적용하는 단계를 포함하고, 상기 평균 정정은 단계 (d)로부터 계산된 상기 평균값에 기초하는 것인 방법을 제공한다.
또한, 본 발명은 제어 장치를 제공하며, 이 장치는 스캐너에 의해 노출될 반도체 기판이 리워크 공정을 거쳤는지(subjected)의 여부를 결정하도록 구성된 제어기; 및 만약 상기 반도체 기판이 상기 리워크 공정을 거쳤다면, 상기 반도체 기판을 노출시키기 위해 상기 스캐너에 적용될 평균 정정값을 포함하는 비일시적(non-transitory) 머신 판독가능한 저장 매체를 포함하고, 상기 제어기는 스캐너 오버레이 정정을 이용해서 상기 스캐너를 제어하도록 구성되고, 만약 상기 스캐너에 의해 노출될 상기 반도체 기판이 상기 리워크 공정을 거쳤다면, 상기 제어기는 상기 스캐너의 노출 파라미터를 조정하기 위해 상기 평균 정정값을 적용하도록 더 구성된다.
도 1은 스캐너를 제어하기 위한 시스템의 블록도이다.
도 2a 내지 2d는 예시적인 필드간(inter-field) 오버레이 모델의 파라미터를 도시하는 도면이다.
도 2e 내지 2h는 예시적인 필드내(intra-field) 오버레이 모델의 파라미터를 도시하는 도면이다.
도 3은 도 1의 APC 제어기의 개략도이다.
도 4는 도 1의 스캐너를 제어하기 위한 방법의 흐름도이다.
도 5는 평균 정정 없이 얻어지는 오버레이 에러 데이터의 도면이다.
도 6은 리워크되는 웨이퍼를 위한 평균 정정 없이 얻어지는 오버레이 에러 데이터의 도면이다.
예시적인 실시예의 이러한 설명은 첨부된 도면들과 연결해서 읽도록 의도되며, 이러한 도면들은 기재된 전체 설명의 일부로서 간주되어야 한다.
도 1은 시스템(100)의 예시의 개략적 블록도이다. 포토 툴(photo tool, 104)은 포토리소그래피 노출을 수행하기 위해 제공된다. 일부 실시예에서, 포토 툴(104)은 스텝퍼(stepper)이다. 스텝퍼는 마스크 또는 레티클(reticle)을 통해 광을 통과시켜서, 레티클 패턴의 이미지를 형성한다. 이미지는 렌즈에 의해 집속되고 감소되고, 포토레지스트를 이용해 코팅되는 반도체 기판의 표면 상으로 투사된다. 스텝퍼는 웨이퍼를 스텝퍼의 렌즈의 아래에서 전후로 이동시켜서 웨이퍼를 하나의 필드 또는 샷(shot) 위치로부터 다른 필드 또는 샷 위치로 병진 또는 "스텝(step)"시킨다.
일부 실시예에서, 포토 툴(104)은 스캐너이다. 스캐너는 노출 동안 서로에 대해 반대 방향으로 레티클 스테이지 및 웨이퍼 스테이지를 이동시키는 스텝퍼이다. 한번에 전체 필드를 노출시키는 대신에, 노출은 애퍼처를 통해 수행되며, 이 애퍼처의 폭은 노출 필드만큼 넓지만, 그 길이는 노출 필드의 길이의 일부 정도이다. 애퍼처로부터의 이미지는 노출 면적 전체에 걸쳐 스캔된다. 비록 이하에서 스캐너의 예시에 대한 참조가 이루어지지만, 스캐너(104)를 참조해서 이하에서 설명되는 기술은 다른 유형의 스텝퍼에도 또한 적용될 수 있다.
제어기(102)는 스캐너의 동작을 제어한다. 제어기(102)는 어드밴스트 공정 제어(advanced process control; APC) 모델(120), 스캐너 오버레이 정정 모듈(122), 및 평균 정정 모듈(124)을 포함한다. 일부 실시예에서, 제어기(102)는 본 명세서에서 설명되는 계산을 수행하기 위해 프로그래밍되는 범용 프로세서를 포함한다. 범용 프로세서는 컴퓨터 또는 내장(embedded) 프로세서 또는 마이크로제어기일 수 있다. 일부 실시예에서, 제어기는 본 명세서에서 설명되는 기능을 수행하기 위한 응용 특정 집적 회로(application specific integrated circuitry; ASIC)를 포함한다.
제어기(102)는 스캐너(104)에 의해 이용되는 하나 이상의 노출 파라미터에 각각의 오프셋(들)을 적용하기 위해 이용되도록 하나 이상의 평균 정정값을 저장하기 위해 인코딩된 비일시적(non-transitory) 머신 판독가능한 저장 매체(106)에 대한 판독 및 기록 액세스를 갖는다.
일부 실시예에서, 제어기는 스캐너에 대응하는 스캐너 오버레이 정정 모듈(122)을 포함한다. 스캐너 오버레이 정정 모듈은 웨이퍼 회전을 위한 조정, 웨이퍼 비직교성을 위한 조정, 및 웨이퍼 스케일링 계수를 위한 조정을 포함한다. 다른 실시예에서, 웨이퍼 회전, 웨이퍼 비직교성 및 웨이퍼 스케일링 계수로 이루어진 그룹 중 하나 이상과 같은, 다른 노출 파라미터가 이용된다.
제어기(102)의 평균 정정 모듈(124)은 스캐너에 의해 노출될 반도체 기판이 리워크 공정과 같은 특정 공정 또는 단계를 거쳤는지(subjected)의 여부를 결정하도록 구성된다. 일부 실시예에서, 평균 정정 모듈(124)은 제1 세트의 제조 공정을 거친(undergone) 제1 그룹(112), 또는 제1 세트의 제조 공정과는 일부 측면에서 다른 제2 세트의 제조 공정을 거친 제2 그룹(114)에 속하는 것으로 기판을 식별한다.
비일시적 머신 판독가능한 저장 매체(108)는, 만약 반도체 기판이 리워크 공정을 거쳤다면, 반도체 기판을 노출시키기 위한 스캐너에 적용될 평균 정정값을 포함한다. 평균 정정 모듈(124)은, 제1 그룹(112)의 기판을 노출시키기 위해 스캐너(104)를 제어할 때가 아니고, 제2 그룹(114)의 기판을 노출시키기 위해 스캐너(104)를 제어할 때, 평균 정정값(들)(108)을 적용한다.
본 발명 시스템은 CMP 툴과 같은 하나 이상의 반도체 제조 툴(110)을 더 포함한다. 툴(들)(110)은 제1 그룹(112)에 속하는 제1 복수의 웨이퍼와, 제2 그룹(114)에 속하는 제2 복수의 웨이퍼를 제공한다. 예를 들면, 일부 실시예에서, 툴(110)은 CMP 툴이다. 제1 그룹(112)의 웨이퍼는 툴(110)에 의해 평탄화되고, 리워크를 거치지 않고 검사를 통과한다. 제2 그룹(114)의 웨이퍼는 모든 허용 기준을 즉시로 통과하지 않고, 따라서, CMP 리워크 공정을 거친다.
제어기(102)의 평균 정정 모듈(124)은 스캐너 오버레이 정정을 이용해서 스캐너(104)를 제어하도록 구성된다. 만약 스캐너에 의해 노출될 반도체 기판이 리워크 공정을 거쳤다면, 제어기는 스캐너의 노출 파라미터를 조정하기 위해 평균 정정값을 적용하도록 더 구성된다. 제어기는 평균 정정을 이용하지 않으면서, 리워크 공정이 수행되지 않은 기판을 노출시키기 위해 스캐너를 제어하도록 구성된다.
일부 실시예에서, 제어기(102)의 평균 정정 모듈(124)은 반도체 제조 공정 및 리워크 공정에 의해 처리된 제1 복수의 기판 중에서 노출 파라미터의 평균과, 리워크 공정에 의해서가 아니고 반도체 제조 공정에 의해 처리된 제2 복수의 기판 중에서 노출 파라미터의 평균 사이의 차이로서 평균 정정을 계산하기 위해 구성된다.
발명자는 APC 모델과 관련이 있는 기판의 특징(예, 두께)을 물리적으로 변경할 수 있다. 따라서, 일부 실시예에서, 제어기(102)는 추가적인 정정을 제2 그룹의 기판(114)에 적용하기 위해 스캐너(104)를 제어한다. 일부 실시예에서, 이러한 정정은 제2 그룹(114) 내의 모든 기판에 걸쳐 일정한 조정으로서 균일하게 적용된다. 이러한 추가적인 정정은 제1 그룹(112) 내의 모든 기판에 적용되지 않는다.
일부 실시예에서, 반도체 제조 공정은 제1 복수의 기판 중 하나의 기판의 층 상에서 수행되는 화학 기계적 폴리싱(chemical mechanical polishing; CMP) 공정이고, 상기 리워크 공정은 하나의 기판의 동일 층 상에서 수행되는 CMP 리워크 공정이다. 일부 실시예에서, 노출 파라미터는, 제1 방향을 위한 제1 웨이퍼 스케일링 계수(SX), 제1 방향에 수직인 제2 방향을 위한 제2 웨이퍼 스케일링 계수(SY)를 포함한다.
각각의 스캐너는 스캐너의 제조자에 의해 규정될 수 있는 APC 모델(120)을 갖는다. 도 2a 내지 2h는 일부 실시예에서 APC 모델(120) 내에 포함되는 복수의 조건을 도시한다.
도 2a 내지 2d는 필드간(inter-field) 모델의 인자(factor)를 도시한다. 이러한 인자는 필드 내에 균일하게 적용되고, 하나의 필드 내의 위치와 인접 필드 내의 대응 위치 사이의 편차를 초래한다. 도 2a는 필드간 X 및 Y 방향 병진 TX 및 TY를 각각 도시한다. 도 2b는 필드간 웨이퍼 회전 RW을 도시한다. 도 2c는 비직교성(이러한 비직교성에 의해 하나의 필드 내의 직각이 다른 필드 내의 예각 또는 둔각으로 변환됨)을 도시한다. 도 2d는 스케일링 계수 SX 및 SY를 각각 도시한다(이러한 스케일링 계수에 의해 인접 필드 또는 샷에 대해 X 및/또는 Y 방향으로 연장되거나 압축됨).
일부 실시예에서, 필드간 모델은,
dx=TX-(RW+N)*Y+Sx*X+상위 차수항들(higher order terms) (1)
dy=TY+Rw*X+SY*Y+상위 차수항들 (2)
이며,
(X, Y)는 웨이퍼의 중심에 대해서 필드간 좌표 시스템이고,
dx, dy 는 필드간 오버레이 에러이고,
TX, TY는 필드간 병진(translation)이고,
RW는 웨이퍼 회전이고,
N은 비직교성이고,
SX, SY은 웨이퍼 스케일링 계수이고,
상위 차수 항들은 무시될 수 있다.
도 2e 내지 2h는 필드내(intra-field) 모델의 인자(factor)를 도시한다. 도 2e는 대칭 회전을 도시한다. 도 2f는 비대칭 회전을 도시한다. 도 2g는 대칭 확대를 도시한다. 도 2h는 비대칭 확대를 도시한다.
일부 실시예에서, 필드내 모델은,
dx=Tx-(RS+RA)*y+(MS+MA)*x+ 상위 차수항들 (3)
dy=TY+(RS-RA)*x+(MS-MA)*y+ 상위 차수항들 (4)
이며,
(X, Y)는 필드의 중심에 대해서 필드내 좌표 시스템이고,
dx,dy는 필드내 오버레이 에러이고,
TX, TY는 필드내 병진(translation)이고,
RS, RA는 대칭 및 비대칭 필드 회전이고,
MS, RA는 대칭 및 비대칭 필드 확대이다.
도 3은 제어 장치(100)의 개략적 기능도이다.
제1 처리 그룹 내의 웨이퍼(112)(예, CMP 리워크 공정을 거치지 않은 웨이퍼)가 스캐너 오버레이 정정(122)을 이용해서 스캐너(104) 내에서 노출된다.
제2 처리 그룹 내의 웨이퍼(114)(예를 들면, CMP 리워크 공정을 거친 웨이퍼)가 스캐너 오버레이 정정(122)을 이용해서 스캐너(104) 내에 또한 노출된다. 하지만, 리워크의 효과를 보상하기 위해 스캐너에 대한 추가적인 조정이 이루어진다.
비록 도 3은 제1 그룹(112) 및 제2 그룹(114)의 기판의 분리된 처리를 도시하지만, 이러한 두 그룹은 동일 스캐너(104) 내에서 처리될 수 있다. 일부 실시예에서, 제1 그룹(112)의 기판 모두는 제1 배치(batch)에서 노출되고, 그런 다음, 제2 그룹(114)의 기판 모두는 제2 배치에서 노출된다. 다른 실시예에서, 이러한 두 그룹(112 및 114)의 기판이 혼합될 수 있다.
도 5 및 6은 평균 정정의 영향의 예시를 도시한다. 도 5 및 도 6에서, Y(수직)축은 오버레이 에러를 나타내고, 다양한 X(수평)축 위치는 시간 시퀀스에서 처리되는 웨이퍼에 대응하는 상이한 데이터 포인트를 나타낸다. 이 예시에서, 오버레이 에러(Y축)는 X 방향으로의 웨이퍼 스케일링 계수 Sx의 에러에 대응한다.
도 5에서, 제1 그룹(112)의 웨이퍼를 위한 상기 나열된 노출 파라미터 중 하나의 값은 원으로 표시되고, 제2 그룹(114)의 웨이퍼를 위한 대응하는 값은 다이아몬드로 표시된다. 제2 그룹(리워크되는) 그룹을 위한 오버레이 에러의 평균(502)은 제1 (리워크되지 않는) 그룹을 위한 오버레이 에러의 평균(504)보다 실질적으로 더 크다.
일부 실시예에서, CMP 리워크 동작에 대해, 오버레이 에러의 편차는 평균 웨이퍼 스케일링 계수 SX, SY의 이동(shift)에 대응한다. 따라서, 스캐너(104)의 동작을 제어시에, SX 및 SY 의 값은 이전 리워크 동작 동안에 리워크되는 웨이퍼 중에서 관찰되는 평균값에- 의해 조정되어, 스캐너(104)에서 새로운 복수의 리워크되는 웨이퍼(114)를 노출시킬 때 리워크 효과를 보상하게 된다.
도 6에서, (리워크되지 않는 기판과 리워크되는 기판 사이의 노출 파라미터의 평균의 차이에 대응하는) 평균 이동(shift)은 리워크되는 기판을 위한 스캐너 오버레이 정정 모델에 추가된다. 예를 들면, 일부 실시예에서, 평균 이동은 리워크되는 웨이퍼 각각을 위해서 위의 수학식 (1) 및 (2)의 SX 및 SY 항들에 추가된다. 결과적으로, 리워크되지 않는 기판과 전처리되는(pre-processed) (예, 리워크되는) 기판 간의 오버레이 에러의 차이가 효과적으로 제거된다.
수학식 (1) 내지 (4)의 모델이 적용되는 다른 실시예에서, 필드간 모델의 파라미터 TX, TY, RW, N, SX 및 SY와, 필드내 모델의 파라미터 Tx, Ty, RS, RA, MS, 및 MA 중 하나 이상의 파라미터의 다른 조합이 리워크되지 않는 웨이퍼의 각각의 평균과 리워크되는 웨이퍼의 평균 간의 각각의 차이에 따라 조정된다. 다른 실시예에서, 스케너(104)는 상이한 스캐너 오버레이 제어 에러 모델에 따라 동작하고, 적절한 평균 이동이 구현된다.
비록 상기 예시는 웨이퍼가 CMP 리워크를 거쳤는지의 여부에 따라 기판을 그룹에 할당하지만, 방법은 다른 그룹 나누기(groupings)에도 적용될 수 있다. 예를 들면, 일부 실시예에서, 제1 그룹의 기판은 포토 리워크를 거치지 않았고, 제2 그룹의 기판은 포토 리워크를 거쳤다. 다른 실시예에서, 제1 그룹 및 제2 그룹은, (리워크가 아닌) 처리 단계가 스캐너(104) 내의 기판을 노출시키기 전에 수행되는지의 여부에 대해서 서로 다르다.
도 4는 예시적인 공정의 흐름도이다.
단계(400)에서, 반도체 제조 공정에 의해 처리된 복수의 반도체 기판은 스캐너와 같은 스텝퍼에 의해 노출되기 위해 제공된다.
단계(402)에서, 기판에 특수 처리가 수행되었는지의 여부에 따라, 이러한 기판이 나누어지거나 할당된다. 예를 들면, 일부 실시예에서, 기판은 리워크된 (예, CMP 리워크 또는 포토 리워크) 그룹과, 리워크되지 않은 그룹으로 나누어진다. 리워크되지 않은 기판은 반도체 제조 공정 및 리워크 공정에 의해 처리되지 않은 제1 복수의 반도체 기판에 할당된다. 리워크된 기판은 반도체 제조 공정 및 리워크 공정에 의해 처리된 제2 복수의 반도체 기판에 할당된다.
단계(404)에서, 각각의 평균 노출 파라미터(예, 스케일링 계수 SX , SX)가 제1 및 제2 서브세트 중 각각의 개별 서브세트에 대해 계산된다.
단계(406)에서, 평균 정정값(108)은 상이한 처리에 의해 실질적으로 영향을 받는 노출 파라미터 각각에 대해 계산된다. 예를 들면, 기판의 층의 두께를 변화시키는 추가적인 단계 또는 공정을 제2 그룹의 기판이 거치는 일부 실시예에서, 스케일링 계수 SX , SY가 영향을 받는다. 따라서, X 평균 이동은 제2 그룹의 기판의 평균 SX 를 제1 그룹의 평균 SX 로부터 뺌으로써 계산된다. 유사하게, Y 평균 이동은 제2 그룹의 기판의 평균 SY 를 제1 그룹의 평균 SY 로부터 뺌으로써 계산된다. 이것은 단지 하나의 예시일뿐이다. 만약 제1 및 제2 그룹이 제1 그룹에는 영향을 끼치지 않고 제2 그룹에는 영향을 끼치는 (CMP 리워크가 아닌) 다른 공정 또는 단계에 의해 상이하다면, 모델의 하나 이상의 상이한 파라미터의 평균 이동이 계산된다.
단계(408)에서, 평균 정정값(들)(108)은 후속적으로 이용하기 위해, 비일시적(non-transitory) 머신 판독가능한 저장 매체에 저장된다. 일부 실시예에서, 이러한 저장된 값(108)은 제어기(100)에 자동으로 전달된다. 다른 실시예에서, 사용자는 매체(106)으로부터 정정값(108)을 판독하고, 값(108)을 제어기에 수동으로 입력한다.
단계(410)에서, 복수의 기판은 스캐너(104) 상의 노출 단계 단계 이전에 수행되는 공정 또는 단계에 의해 처리된다. 일부 실시예에서, 이러한 기판은 단계(400)에서 처리되는 {그리고 단계(406)에서 평균 정정을 계산하기 위해 이용되는} 동일한 세트의 기판이지만, 단계(400)에서 처리되는 층과는 상이한 층에 정정이 적용될 것이다. 일부 실시예에서, 단계(410)에서 처리되는 기판은 단계(400)에서 처리되는 동일한 기판이 아니지만, 스캐너에서의 노출 공정은 {단계(400)에서의 처리로부터 피드백되는 실험적 데이터에 기초해서} 단계(406)에서 계산되는 평균 정정을 이용해서 제어된다. 예를 들면, 추가적인 웨이퍼는 리워크 공정이 수행되지 않은 제3 복수의 기판과, 리워크 공정이 수행된 제4 복수의 기판을 포함할 수 있다.
단계(412)에서, 처리될 기판이 리워크되는지의 여부에 대한 결정이 내려진다. 일부 실시예에서, 이러한 결정은 그룹별로 내려진다. 다른 실시예에서, 이러한 결정은 개별 기판 기반으로 내려진다. 만약 처리될 기판(들)이 리워크되지 않으면, 단계(414)는 다음에 수행된다. 만약 처리될 기판(들)이 리워크되면, 단계(416)는 다음에 수행된다.
단계(414)에서, 제1 스캐너 오버레이 정정이 제1 복수의 (리워크되지 않는) 기판을 노출시키기 위해 스캐너에 적용된다. 단계(402)가 그 다음에 수행된다.
단계(416)에서, 제2 스캐너 오버레이 정정이 제2 복수의 (리워크되는) 기판을 노출시키기 위해 스캐너에 적용된다. 일부 실시예에서, 제1 및 제2 스캐너 오버레이 정정은 서로 동일하다.
단계(418)에서, 저장 매체(106)에 저장된 평균 정정값(108)은 제2 복수의 기판을 노출시키기 위해 스캐너에 적용된다.
단계(420)에서, 스캐너는 적용되는 설정을 이용해서 기판(들)을 노출시킨다. 따라서, 예를 들면, 리워크 공정이 수행되지 않은 새로운 (제3) 복수의 기판이 평균 정정(108)을 이용하지 않고 노출될 수 있다. 한편, 리워크 공정이 수행되지 않은 새로운 (제4) 복수의 기판은 평균 정정(108)을 이용해서 노출될 수 있다.
본 명세서에서 설명되는 바와 같이, 리워크, 막 두께, 범위 및 사양외(out-of-specification) 값의 전처리 효과는 스캐너 오버레이 정정 및 평균 이동 정정을 이용한 오버레이 APC의 조합에 의해 제거될 수 있다. 평균 이동이 리워크되는 기판을 위해 오버레이 APC에 추가될 때, 이러한 전처리 효과는 감소되거나 제거된다. 시뮬레이션에 기초해서, 오버레이 에러의 표준편차는 리워크되는 기판을 위한 평균 정정을 이용해서 약 14% 내지 18% 만큼 감소될 수 있다.
일부 실시예에서, 방법은, (a) 반도체 제조 공정에 의해 처리된 제1 복수의 반도체 기판을 제공하는 단계; (b) 반도체 제조 공정 및 리워크 공정에 의해 처리된 제2 복수의 반도체 기판을 제공하는 단계; (c) 제1 복수의 기판을 노출시키기 위해 제1 스캐너 오버레이 정정을 적용하는 단계; 및 (d) 제2 복수의 기판을 노출시키기 위해 제2 스캐너 오버레이 정정 및 평균 정정을 적용하는 단계를 포함한다.
일부 실시예에서, 방법은, (a) 복수의 기판 상에서 반도체 제조 공정을 수행하는 단계; (b) 단계 (a) 후에, 복수의 기판을 제1 서브세트와 제2 서브세트로 나누는 단계; (c) 복수의 기판의 제1 서브세트가 아닌 제2 서브세트에 대해 리워크 공정을 수행하는 단계; (d) 복수의 기판의 제1 및 제2 서브세트 중 각각의 서브세트에 대한 리소그래피 공정을 위한 적어도 하나의 노출 파라미터의 각각의 평균값을 계산하는 단계; 및 (e) 리워크 공정이 수행된 제2 복수의 기판을 노출시키도록 스캐너 오버레이 정정 및 평균 정정을 적용하는 단계를 포함하고, 평균 정정은 단계 (d)로부터의 평균값에 기초한다.
일부 실시예에서, 제어 장치는 스캐너에 의해 노출될 반도체 기판이 리워크 공정을 거쳤는지의 여부를 결정하도록 구성된 제어기를 포함한다. 비일시적 머신 판독가능한 저장 매체는, 만약 반도체 기판이 리워크 공정을 거쳤다면, 반도체 기판을 노출시키기 위해 스캐너에 적용될 평균 정정값을 포함한다. 제어기는 스캐너 오버레이 정정을 이용해서 스캐너를 제어하도록 구성된다. 만약 스캐너에 의해 노출될 반도체 기판이 리워크 공정을 거쳤다면, 제어기는 스캐너의 노출 파라미터를 조정하기 위해 평균 정정값을 적용하도록 더 구성된다.
본 명세서에서 설명되는 방법 및 시스템은 컴퓨터 구현되는 공정과, 이러한 공정을 실행하기 위한 장치의 형태로 적어도 부분적으로 실현될 수 있다. 개시된 방법은 컴퓨터 프로그램 코드로 인코딩된 유형의, 비일시적 머신 판독가능한 저장 매체의 형태로 적어도 부분적으로 또한 실현될 수 있다. 매체는 예를 들면, RAM, ROM, CD-ROM, DVD-ROM, BD-ROM, 하드 디스크 드라이브, 플래시 메모리, 또는 임의의 다른 비일시적 머신-판독가능한 저장 매체를 포함할 수 있고, 컴퓨터 프로그램 코드는 컴퓨터 내로 로딩되고, 이러한 컴퓨터에 의해 실행되며, 컴퓨터는 방법을 실행하기 위한 장치가 된다. 방법은 컴퓨터 프로그램 코드가 로딩 및/또는 실행되는 컴퓨터의 형태로 적어도 부분적으로 또한 실현될 수 있어서, 컴퓨터는 이러한 방법을 실행하기 위한 특수 목적 컴퓨터가 된다. 범용 마이크로프로세서 상에서 구현될 때, 컴퓨터 프로그램 코드 세그먼트는 특정한 논리 회로를 생성하기 위한 프로세서를 구성한다. 방법은 대안적으로, 이러한 방법을 수행하기 위한 응용 특유 집적회로로부터 형성된 디지털 신호 프로세서 내에 적어도 부분적으로 실현될 수 있다.
비록 본 발명의 청구 대상이 예시적인 실시예의 견지에서 설명되었지만, 청구 대상은 이것에 제한되지는 않는다. 오히려, 첨부된 청구항들은 당업자에 의해 수행될 수 있는, 다른 변형 및 실시예를 포함하도록 넓게 해석되어야 한다.

Claims (10)

  1. 스캐너를 제어하기 위한 방법에 있어서,
    (a) 반도체 제조 공정에 의해 처리된 제1 복수의 반도체 기판을 제공하는 단계;
    (b) 상기 반도체 제조 공정 및 리워크(rework) 공정에 의해 처리된 제2 복수의 반도체 기판을 제공하는 단계;
    (c) 상기 제1 복수의 반도체 기판을 노출시키도록 제1 스캐너 오버레이 정정을 적용하는 단계; 및
    (d) 상기 제2 복수의 반도체 기판을 노출시키도록 제2 스캐너 오버레이 정정 및 평균 정정을 적용하는 단계를
    포함하는, 스캐너를 제어하기 위한 방법.
  2. 제1항에 있어서, 단계 (d) 이전에,
    상기 반도체 제조 공정 및 상기 리워크 공정에 의해 처리된 제3 복수의 반도체 기판 중에서 노출 파라미터값의 평균과,
    상기 리워크 공정에 의해서가 아니고 상기 반도체 제조 공정에 의해 처리된 제4 복수의 반도체 기판 중에서 노출 파라미터값의 평균
    간의 차이로서 상기 평균 정정을 계산하는 단계를
    더 포함하는, 스캐너를 제어하기 위한 방법.
  3. 제2항에 있어서, 상기 적어도 하나의 노출 파라미터는,
    제1 방향을 위한 제1 웨이퍼 스케일링 계수; 및
    상기 제1 방향에 수직인 제2 방향을 위한 제2 웨이퍼 스케일링 계수를
    포함하는 것인, 스캐너를 제어하기 위한 방법.
  4. 제1항에 있어서, 상기 반도체 제조 공정은 상기 제2 복수의 기판 중 하나의 기판의 층 상에서 수행되는 화학 기계적 폴리싱(chemical mechanical polishing; CMP) 공정이고, 상기 리워크 공정은 상기 하나의 기판의 동일 층 상에서 수행되는 CMP 리워크 공정인 것인, 스캐너를 제어하기 위한 방법.
  5. 스캐너를 제어하기 위한 방법에 있어서,
    (a) 복수의 기판 상에서 반도체 제조 공정을 수행하는 단계;
    (b) 단계 (a) 후에, 상기 복수의 기판을 제1 서브세트 및 제2 서브세트로 나누는 단계;
    (c) 상기 복수의 기판의 상기 제1 서브세트 상에서가 아니고 상기 제2 서브세트 상에서 리워크 공정을 수행하는 단계;
    (d) 상기 복수의 기판의 제1 및 제2 서브 세트 중 각각의 서브세트에 대한 리소그래피 공정을 위해 적어도 하나의 노출 파라미터의 각각의 평균값을 계산하는 단계;
    (e) 상기 리워크 공정이 수행된 제2 복수의 기판을 노출시키도록 스캐너 오버레이 정정 및 평균 정정을 적용하는 단계를
    포함하고,
    상기 평균 정정은 단계 (d)로부터 계산된 상기 평균값에 기초하는 것인, 스캐너를 제어하기 위한 방법.
  6. 제5항에 있어서, 상기 방법은,
    (f) 상기 리워크 공정이 수행되지 않은 제3 복수의 기판을 노출시키는 단계를 더 포함하고,
    상기 제3 복수의 기판은 단계 (e)의 상기 평균 정정을 이용하지 않고 노출되는 것인, 스캐너를 제어하기 위한 방법.
  7. 제5항에 있어서, 상기 리소그래피 공정은,
    단계 (c) 및 (d) 사이에 스캐너를 이용해서 상기 복수의 기판의 제1 및 제2 서브세트 중 각각의 서브세트를 노출시키는 단계를 포함하는 것인, 스캐너를 제어하기 위한 방법.
  8. 제7항에 있어서, 상기 방법은,
    상기 리워크 공정이 수행되지 않은 제3 복수의 기판을 노출시키기 위해 이용되도록, 상기 복수의 기판의 제1 서브세트를 노출시킨 후에, 넌-리워크(non-rework) 스캐너 오버레이 정정을 상기 스캐너에 적용하는 단계를 더 포함하고,
    상기 제2 복수의 기판을 노출시키기 위해 이용되도록, 상기 복수의 기판의 제2 서브세트를 노출시킨 후에 단계 (e)의 스캐너 오버레이 정정이 상기 스캐너에 적용되는 것인, 스캐너를 제어하기 위한 방법.
  9. 제어 장치에 있어서,
    스캐너에 의해 노출될 반도체 기판이 리워크 공정을 거쳤는지(subjected)의 여부를 결정하도록 구성된 제어기; 및
    평균 정정값 - 상기 평균 정정값은, 만약 상기 반도체 기판이 상기 리워크 공정을 거쳤다면, 상기 반도체 기판을 노출시키기 위해 상기 스캐너에 적용될 것임 - 을 포함하는 비일시적(non-transitory) 머신 판독가능한 저장 매체를
    포함하고,
    상기 제어기는 스캐너 오버레이 정정을 이용해서 상기 스캐너를 제어하도록 구성되며,
    만약 상기 스캐너에 의해 노출될 상기 반도체 기판이 상기 리워크 공정을 거쳤다면, 상기 제어기는 또한, 상기 스캐너의 노출 파라미터를 조정하기 위해 상기 평균 정정값을 적용하도록 구성되는 것인, 제어 장치.
  10. 제9항에 있어서, 상기 노출 파라미터는 웨이퍼 회전, 웨이퍼 비직교성(non-orthogonality) 및 웨이퍼 스케일링 계수로 이루어진 그룹 중 하나인 것인, 제어 장치.
KR20130020487A 2012-12-17 2013-02-26 스캐너 오버레이 정정 시스템 및 방법 KR101487590B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/716,340 US8889434B2 (en) 2012-12-17 2012-12-17 Scanner overlay correction system and method
US13/716,340 2012-12-17

Publications (2)

Publication Number Publication Date
KR20140078512A KR20140078512A (ko) 2014-06-25
KR101487590B1 true KR101487590B1 (ko) 2015-01-29

Family

ID=50931386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130020487A KR101487590B1 (ko) 2012-12-17 2013-02-26 스캐너 오버레이 정정 시스템 및 방법

Country Status (3)

Country Link
US (2) US8889434B2 (ko)
KR (1) KR101487590B1 (ko)
TW (1) TWI521313B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8889434B2 (en) * 2012-12-17 2014-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Scanner overlay correction system and method
US9059037B2 (en) * 2013-05-31 2015-06-16 Globalfoundries Inc. Methods for overlay improvement through feed forward correction
TWI560747B (en) * 2014-04-02 2016-12-01 Macromix Internat Co Ltd Method of manufacturing semiconductor and exposure system
KR20170120153A (ko) * 2015-03-13 2017-10-30 에이에스엠엘 네델란즈 비.브이. 리소그래피 방법 및 리소그래피 장치
US9588446B2 (en) 2015-05-29 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Calibration apparatus and an adjustment method for a lithography apparatus
EP3777899A1 (en) 2016-12-30 2021-02-17 Endoclear LLC Sterilization device
JP6814174B2 (ja) * 2018-04-03 2021-01-13 キヤノン株式会社 露光装置、物品の製造方法、マーク形成装置及びマーク形成方法
CN113488414B (zh) * 2021-07-06 2023-10-13 长鑫存储技术有限公司 晶圆生产监控方法、系统与电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010065021A (ko) * 1999-12-20 2001-07-11 박종섭 반도체장치의 오버레이 파라미터 보정방법
JP2004524688A (ja) 2001-02-23 2004-08-12 インフィネオン テクノロジーズ アクチェンゲゼルシャフト 少なくとも１つまたは２つの半導体ウエハを露出するための方法
JP2005518107A (ja) 2002-02-15 2005-06-16 ケーエルエー−テンカー テクノロジィース コーポレイション オーバレイ計測および制御方法
KR20050111268A (ko) * 2004-05-21 2005-11-24 주식회사 하이닉스반도체 오버레이 보정방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7031794B2 (en) 2003-09-26 2006-04-18 Taiwan Semiconductor Manufacturing Co. Ltd. Smart overlay control
JP2007067018A (ja) * 2005-08-29 2007-03-15 Sharp Corp 露光装置の露光動作評価方法および半導体デバイスの製造方法
US7842442B2 (en) 2006-08-31 2010-11-30 Advanced Micro Devices, Inc. Method and system for reducing overlay errors within exposure fields by APC control strategies
US8175831B2 (en) * 2007-04-23 2012-05-08 Kla-Tencor Corp. Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers
US8655469B2 (en) 2010-06-14 2014-02-18 Kla-Tencor Corporation Advanced process control optimization
US8889434B2 (en) * 2012-12-17 2014-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Scanner overlay correction system and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010065021A (ko) * 1999-12-20 2001-07-11 박종섭 반도체장치의 오버레이 파라미터 보정방법
JP2004524688A (ja) 2001-02-23 2004-08-12 インフィネオン テクノロジーズ アクチェンゲゼルシャフト 少なくとも１つまたは２つの半導体ウエハを露出するための方法
JP2005518107A (ja) 2002-02-15 2005-06-16 ケーエルエー−テンカー テクノロジィース コーポレイション オーバレイ計測および制御方法
KR20050111268A (ko) * 2004-05-21 2005-11-24 주식회사 하이닉스반도체 오버레이 보정방법

Also Published As

Publication number Publication date
US20150027636A1 (en) 2015-01-29
US8889434B2 (en) 2014-11-18
TW201426201A (zh) 2014-07-01
TWI521313B (zh) 2016-02-11
US9082661B2 (en) 2015-07-14
US20140170782A1 (en) 2014-06-19
KR20140078512A (ko) 2014-06-25

Similar Documents

Publication Publication Date Title
KR101487590B1 (ko) 스캐너 오버레이 정정 시스템 및 방법
US9442392B2 (en) Scanner overlay correction system and method
US6893800B2 (en) Substrate topography compensation at mask design: 3D OPC topography anchored
US10338466B2 (en) System and method for planarizing a substrate
KR20190137132A (ko) 리소그래피 프로세스의 최적화를 위한 방법 및 장치
KR20190026958A (ko) 제조 공정에서 기판 상의 패턴들의 포지셔닝을 제어하기 위한 방법 및 컴퓨터 프로그램 제품
US20230288817A1 (en) Sub-field control of a lithographic process and associated apparatus
US8039181B2 (en) Method and system for reducing overlay errors in semiconductor volume production using a mixed tool scenario
EP0702272B1 (en) Exposure apparatus and exposure method
CN108027572A (zh) 用于控制光刻设备的方法、光刻设备以及器件制造方法
KR100589553B1 (ko) 레티클 측정치를 이용한 포토리소그래피 임계 치수 제어
CN109983405B (zh) 确定量测系统的优化操作参数设定
JP5084432B2 (ja) 露光方法、露光装置およびデバイス製造方法
US6340547B1 (en) Method of forming circuit patterns on semiconductor wafers using two optical steppers having nonaligned imaging systems
US10061215B2 (en) Patterning method and patterning apparatus for fabricating a resist pattern
US20100064274A1 (en) Proximity correction method and system
KR100861169B1 (ko) 반도체 소자의 형성 방법
US20080044739A1 (en) Correction Of Resist Critical Dimension Variations In Lithography Processes
EP3734366A1 (en) Sub-field control of a lithographic process and associated apparatus
WO2019162203A1 (en) Method for determining a corrected dimensional parameter value relating to a feature formed by a lithographic process and associated apparatuses
US20070072128A1 (en) Method of manufacturing an integrated circuit to obtain uniform exposure in a photolithographic process
JP2000294489A (ja) パターン重ね合わせ方法及び露光装置
JP2009026962A (ja) 露光装置、情報処理装置及びデバイス製造方法
KR20080074043A (ko) 노광장치
JP2003086497A (ja) リソグラフィ方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180109

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190109

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200110

Year of fee payment: 6