KR102412940B1 - 리소그래피 프로세스의 최적화를 위한 방법 및 장치 - Google Patents

리소그래피 프로세스의 최적화를 위한 방법 및 장치 Download PDF

Info

Publication number
KR102412940B1
KR102412940B1 KR1020197032661A KR20197032661A KR102412940B1 KR 102412940 B1 KR102412940 B1 KR 102412940B1 KR 1020197032661 A KR1020197032661 A KR 1020197032661A KR 20197032661 A KR20197032661 A KR 20197032661A KR 102412940 B1 KR102412940 B1 KR 102412940B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
substrates
performance parameter
fingerprint
Prior art date
Application number
KR1020197032661A
Other languages
English (en)
Other versions
KR20190137132A (ko
Inventor
마크 하우프트만
에버하르두스 코르넬리스 모스
웨이티안 쿠
알렉산더 이프마
미힐 쿠퍼스
현우 유
민섭 한
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20190137132A publication Critical patent/KR20190137132A/ko
Application granted granted Critical
Publication of KR102412940B1 publication Critical patent/KR102412940B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70258—Projection system adjustments, e.g. adjustments during exposure or alignment during assembly of projection system
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7085—Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Public Health (AREA)
  • Epidemiology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

리소그래피 프로세스가 복수 개의 기판을 포함하는 반도체 기판들의 세트에 수행된다. 이러한 프로세스의 일부로서, 기판들의 세트는 여러 서브세트로 파티셔닝된다. 파티셔닝은 기판 상의 제 1 층과 연관된 특성들의 세트에 기반할 수 있다. 그러면, 기판들의 세트 중 적어도 하나의 기판에 대하여 성능 파라미터가 결정된다. 어떤 경우에는, 지문은 기판들의 각각의 서브세트에 대하여 결정된다. 지문은 적어도 제 1 층과 연관된다. 그러면, 후속 층의 적용과 연관된 성능 파라미터에 대한 정정이 유도되고, 이러한 유도는 결정된 지문 및 기판들의 세트의 파티셔닝에 기반한다.

Description

리소그래피 프로세스의 최적화를 위한 방법 및 장치
관련 출원에 대한 상호 참조
본 출원은 2017 년 4 월 28 일에 출원되고 그 전체 내용이 원용되어 본원에 통합되는 EP 출원 번호 제 17168801.3의 우선권을 주장한다.
본 발명은 리소그래피 장치에 의해 수행되는 리소그래피 프로세스를 제어하는 방법 및, 특히 리소그래피 프로세스를 최적화하는 방법에 관한 것이다.
리소그래피 장치는 기판 상에, 통상적으로는 기판의 타겟 영역 상에 원하는 패턴을 부여하는 장치이다. 리소그래피 장치는 예컨대 집적회로(IC)의 제조 시에 사용될 수 있다. 그 경우, 마스크 또는 레티클(reticle)이라고도 불리는 패터닝 장치가 집적회로의 개개의 층 상에 형성될 회로 패턴을 생성하기 위해 사용될 수 있다. 이러한 패턴은 기판(예를 들어, 실리콘 웨이퍼) 상의 타겟부(예를 들어, 다이의 일부, 하나 또는 몇몇 다이들을 포함) 상으로 전사될 수 있다. 특정 패턴 및 재료 조성물을 각각 포함하는 다수의 층이 도포되어 마감된 제품의 기능성 디바이스 및 상호연결을 형성한다.
리소그래피 프로세스에서, 생성된 구조체를, 예를 들어 프로세스를 제어하고 검증하기 위해서 자주 측정하는 것이 바람직하다. 임계 치수(CD)를 측정하기 위하여 흔히 사용되는 스캐닝 전자 현미경, 및 디바이스에 있는 두 개의 층들의 정렬 정확도인 오버레이를 측정하는 전문 툴과 같이, 이러한 측정을 하기 위한 다양한 툴들이 알려져 있다. 최근, 다양한 형태의 산란계들이 리소그래피 분야에서 사용되도록 개발되어 왔다.
측정은 여러 오차 효과 또는 메커니즘을 정정하기 위해서 수행된다. 측정 프로세스가 개선됨에 따라, 점점 더 중요해지고 있는 하나의 오차 메커니즘은 소위 웨이퍼-웨이퍼 변동이다. 공지된 방법들은 통상적으로, 측정 프로세스가 생산 쓰루풋에 미치는 영향을 감소시키기 위해서 배치 단위 또는 로트 단위로 사용된다. 따라서, 개별적인 기판들 사이에서 발생되는 임의의 변동은 고려되지 않고, 고려될 수 없다. 그러며 리소그래피 프로세스의 정확도가 감소되고, 그러면 품질 생산된 기판의 정확도에 안 좋은 영향이 미칠 수 있다.
더 나아가, 패턴의 기하학적 구조가 점점 더 복잡해지기 때문에, 알려진 방법은 특정 상황에서는 패터닝된 디바이스의 기능을 떨어지게 하거나, 심지어는 이것이 전부 동작하지 않게 하는 정정이 일어날 수 있다.
본 발명의 제 1 양태에 따르면, 리소그래피 프로세스를 최적화하는 방법으로서,
적어도 제 1 층과 연관된 기판들의 세트를 기판들의 복수 개의 서브세트로 파티셔닝하는 단계;
상기 기판들의 세트 중 적어도 하나의 기판에 대하여, 적어도 상기 제 1 층과 연관된 성능 파라미터의 지문을 결정하는 단계; 및
결정된 지문 및 상기 기판들의 세트의 파티셔닝에 기반하여, 상기 기판들의 세트로의 후속 층의 적용과 연관된 성능 파라미터에 대한 정정을 유도하는 단계를 포함하는, 리소그래피 프로세스 최적화 방법이 제공된다.
본 발명의 제 2 양태에 따르면, 상기 결정하는 단계는,
상기 기판의 제 2 층 및 제 n 층과 연관된 성능 파라미터의 제 1 지문을 결정하는 단계 - 상기 제 n 층은 상기 제 2 층 이전에 제공되고, 상기 제 2 층은 상기 제 1 층 이전에 제공됨 -; 및
상기 제 2 층 및 제 n 층과 연관된 성능 파라미터의 지문 및 적어도 특성들의 추가적 세트에 기반하여, 상기 제 1 층 및 제 2 층과 연관된 성능 파라미터의 제 2 지문을 결정하는 단계를 포함하는, 리소그래피 프로세스 최적화 방법이 제공된다.
본 발명의 제 3 양태에 따르면, 리소그래피 프로세스를 제어하는 제어 시스템으로서,
전술된 바와 같은, 기판들의 세트를 기판들의 복수 개의 서브세트로 파티셔닝하는 단계를 수행하기 위한 장치(arrangement);
전술된 바와 같은, 성능 파라미터의 지문을 결정하는 단계를 수행하기 위한 장치; 및
전술된 바와 같은, 상기 성능 파라미터에 대한 정정을 유도하는 단계를 수행하기 위한 장치를 포함하는, 제어 시스템이 제공된다.
본 발명의 제 4 양태에 따르면, 본 발명의 제 3 양태에 따르면, 리소그래피 프로세스를 제어하는 제어 시스템으로서,
전술된 바와 같은, 성능 파라미터의 제 1 지문의 결정 단계를 수행하기 위한 장치; 및
전술된 바와 같은, 성능 파라미터의 제 2 지문의 결정 단계를 수행하기 위한 장치를 포함하는, 제어 시스템이 제공된다.
본 발명의 제 5 양태에 따르면, 리소그래피 장치로서,
패턴을 조명하도록 구성되는 조명 광학 시스템;
상기 패턴의 이미지를 기판 상에 투영하도록 구성되는 투영 광학 시스템; 및
전술된 바와 같은 제어 시스템을 포함하는, 리소그래피 장치가 제공된다.
본 발명의 제 6 양태에 따르면, 전술된 바와 같은 제어 시스템을 포함하는 검사 장치가 제공된다.
본 발명의 제 7 양태에 따르면, 전술된 바와 같은 리소그래피 장치 또는 전술된 바와 같은 검사 장치를 포함하는 리소그래피 시스템이 제공된다.
일 양태에 따르면, 처리 시스템이 전술된 바와 같은 방법을 구현하기 위한 머신-판독가능 명령의 하나 이상의 시퀀스를 포함하는 컴퓨터 프로그램 제품이 제공된다.
본 발명의 다른 양태, 특징 및 장점 및 본 발명의 다양한 실시예의 구조 및 동작은 첨부 도면들을 참조하여 아래에서 상세하게 설명된다. 본 발명이 본 명세서에서 설명되는 특정 실시예로 한정되지 않는다는 것에 주의한다. 이러한 실시예는 본 명세서에서 예시를 위해 제공될 뿐이다. 본 명세서에 포함된 교시에 기초하는 추가적인 실시예들이 당업자에게 명백해질 것이다.
본 발명의 실시예가 오직 예시를 통하여, 대응하는 참조 심벌들이 대응하는 부분을 표시하는 첨부된 개략도를 참조하여 이제 설명될 것이다.
도 1은 반도체 디바이스용 생산 설비를 제조하는 다른 장치와 함께 리소그래피 장치를 도시한다;
도 2는 기판 상의 타겟부를 노광하기 위한 단계들을 예시한다;
도 3은 기판 상의 패터닝된 층들 사이의 오프셋에 대한 정정의 일 예를 도시한다;
도 4 및 도 5는 이론 상 대표적 웨이퍼의 선택을 예시하는, 대상 데이터의 클러스터링의 상이한 예를 도시한다;
도 6은 기판 상의 패터닝된 층들 사이의 오프셋을 예시한다;
도 7은 기판 상의 오프셋을 극복하기 위한 예시적인 방법을 도시한다;
도 8은 제 1 정정을 결정하기 위한 예시적인 방법이다;
도 9는 리소그래피 장치 또는 시스템에 대한 예시적인 제어 시퀀스를 도시한다;
도 10은 통계 분석에 기반한, 상이한 서브세트로의 제품 유닛의 제 1 예시적인 파티셔닝을 그래프로 예시한다; 그리고
도 11은 통계 분석에 기반한, 상이한 서브세트로의 제품 유닛의 제 2 예시적인 파티셔닝을 그래프로 예시한다.
본 발명의 실시예들을 상세하게 설명하기 이전에, 본 발명의 실시예들이 구현될 수 있는 예시적인 환경을 제시하는 것이 유익하다.
도 1은 대량의 리소그래피 제조 프로세스를 구현하는 산업 설비의 일부로서, 리소그래피 장치(LA)를 100에서 도시한다. 제공된 예에서, 제조 프로세스는 반도체 웨이퍼와 같은 기판 상에 반도체 제품(집적 회로)을 제조하기 위해 적응된다. 상이한 타입의 기판을 이러한 프로세스를 변형하여 처리함으로써 매우 다양한 제품이 제조될 수 있다는 것을 당업자는 이해할 것이다. 반도체 제품의 생산은 오늘날 상업적으로 매우 중요한 일 예로서만 사용된다.
리소그래피 장치(또는 간략히 "리소 툴(100)") 내에는 102에 측정 스테이션(MEA)이 도시되고, 104에 노광 스테이션(EXP)이 도시된다. 제어 유닛(LACU)은 106에 도시된다. 이러한 예에서, 각각의 기판은 패턴이 적용되게 하기 위해 측정 스테이션 및 노광 스테이션에 진입한다. 광학적 리소그래피 장치에서, 조절된 방사선 및 투영 시스템을 사용하여 패터닝 디바이스(MA)로부터 기판 상에 제품 패턴을 전사하기 위해서 예를 들어 투영 시스템이 사용된다. 이것은 패턴의 이미지를 방사선-감응 레지스트 재료의 층에 형성함으로써 이루어진다.
본 명세서에서 사용되는 "투영 시스템"이라는 용어는, 이용되고 있는 노광 방사선(exposure radiation)에 대해 적합하거나 또는 침지액(immersion liquid)의 사용 또는 진공의 사용과 같은 다른 요인들에 대해 적합한, 굴절식, 반사식, 반사 굴절식(catadioptric), 자기식, 전자기식, 및 정전식 광학 시스템, 또는 이들의 임의의 조합을 포함하는 어떠한 타입의 투영 시스템도 포함하는 것으로 넓게 해석되어야 한다. 패터닝(MA) 디바이스는 마스크 또는 레티클일 수 있고, 이것은 패터닝 디바이스에 의해 투과되거나 반사된 방사선 빔에 패턴을 부여한다. 알려진 동작 모드는 스테핑 모드 및 스캐닝 모드를 포함한다. 잘 알려진 바와 같이, 투영 시스템은 기판에 대한 지지 및 위치설정 시스템 및 패터닝 디바이스와 다양한 방식으로 협동하여 원하는 패턴을 기판에 걸친 많은 타겟 부분에 적용시킬 수 있다. 프로그램가능한 패터닝 디바이스는 고정된 패턴을 가지는 레티클 대신에 사용될 수 있다. 예를 들어, 방사선은 심자외선(DUV) 또는 극자외(EUV) 파대역에 있는 전자기 방사선을 포함할 수 있다. 본 발명은 다른 타입의 리소그래피 프로세스, 예를 들어 전자 빔에 의한, 예를 들어 임프린트 리소그래피 및 다이렉트 라이팅(direct writing) 리소그래피에도 역시 적용가능하다.
리소그래피 장치 제어 유닛(LACU)은 다양한 액츄에이터 및 센서의 모든 이동 및 측정을 제어하여, 기판(W) 및 레티클(MA)을 수용하고 패터닝 동작을 구현한다. LACU는 장치의 동작과 관련된 원하는 계산을 구현하는 신호 처리와 데이터 처리 능력을 더 포함한다. 실무상, 제어 유닛(LACU)은, 이러한 장치 내의 서브시스템 또는 컴포넌트의 실시간 데이터 획득, 처리 및 제어를 각각 처리하는 많은 서브유닛들의 시스템으로서 구현될 것이다.
패턴이 노광 스테이션(EXP)에서 기판에 적용되기 전에, 기판은 측정 스테이션(MEA)에서 처리되어 다양한 준비 단계들이 수행될 수 있게 한다. 준비 단계는 레벨 센서를 사용하여 기판의 표면 높이를 매핑하는 것과 정렬 센서를 사용하여 기판 상의 정렬 마크의 위치를 측정하는 것을 포함할 수도 있다. 공칭적으로, 정렬 마크는 규칙적인 그리드 패턴으로 배치된다. 그러나, 마크를 생성할 때 생기는 부정확성과 처리되는 동안 발생하는 기판의 변형 때문에, 마크들은 이상적인 그리드로부터 벗어나게 된다. 결과적으로, 이러한 장치가 제품 피쳐를 매우 높은 정확도로 올바른 위치에 인쇄하려면, 기판의 위치 및 배향을 측정하는 것에 추가하여, 실무상 정렬 센서는 기판 면적에 걸쳐 많은 마크의 위치를 자세하게 측정해야 한다. 이러한 장치는 두 개의 기판 테이블을 가지는 소위 이중 스테이지 타입일 수 있고, 각 테이블에는 제어 유닛(LACU)에 의해 제어되는 위치설정 시스템이 있다. 하나의 기판 테이블에 있는 하나의 기판이 노광 스테이션(EXP)에서 노광되는 동안, 다른 기판은 측정 스테이션(MEA)에 있는 다른 기판 테이블에 로딩될 수 있어서, 다양한 준비 단계들이 수행될 수 있다. 그러므로, 정렬 마크를 측정하는 것은 시간이 많이 걸리는 작업이고, 두 개의 기판 테이블을 제공하면 장치의 쓰루풋이 크게 증가하게 될 수 있다.
생산 설비 내에서, 장치(100)는, 이러한 장치(100)에 의한 패터닝을 위해서 감광성 레지스트 및 다른 코팅을 기판(W)에 적용시키기 위한 코팅 장치(108)를 역시 포함하는 "리소 셀" 또는 "리소 클러스터"의 일부를 형성한다. 장치(100)의 출력측에는, 노광된 패턴을 물리적 레지스트 패턴으로 현상하기 위해서 베이킹 장치(110) 및 현상 장치(112)가 제공된다. 이러한 장치들 모두 사이에서, 기판 핸들링 시스템은 기판을 지지하고 이들을 장치의 일부에서 다른 부분으로 전달하는 것을 담당한다. 통칭하여 트랙으로도 지칭되는 이들 장치는 감독 제어 시스템(supervisory control system; SCS)에 의해 제어되는 트랙 제어 유닛의 제어 하에 있게 되며, 감독 제어 시스템은 또한 리소그래피 장치 제어 유닛(LACU)을 통해 리소그래피 장치를 제어한다. 그러므로, 처리량 및 처리 효율을 최대화하기 위해 상이한 장치가 작동될 수 있다. 감독 제어 시스템(SCS)은 각각의 패터닝된 기판을 생성하기 위해 수행될 단계들의 정의를 상세히 제공하는 레시피 정보(R)를 수신한다.
리소셀 내에서 패턴이 적용되고 현상되면, 패터닝된 기판(120)은 122, 124, 126에 예시되는 것과 같은 다른 처리 장치로 전달된다. 통상적인 제조 설비 내에는 다양한 장치에 의해 광범위한 처리 단계들이 구현된다. 예시를 위하여, 이러한 실시예에서 장치(122)는 에칭 스테이션이고, 및 장치(124)는 에칭후 어닐링 단계를 수행한다. 추가적인 물리적 및/또는 화학적 처리 단계들이 다른 장치(126 등)에 적용된다. 재료의 증착, 표면 재료 특성의 변경(산화, 도핑, 이온 이식 등), 화학적-기계적 연마(CMP) 등과 같은 여러 타입의 동작들이 실제 디바이스를 제작하기 위해 요구될 수 있다. 실무상, 장치(126)는 하나 이상의 장치에서 수행되는 일련의 상이한 처리 단계를 나타낸다.
잘 알려진 바와 같이, 반도체 디바이스를 제작하려면, 적합한 재료 및 패턴을 가지는 디바이스 구조체를 기판 위에 층별로 쌓아올리기 위해 이러한 처리들의 반복이 수반된다. 이에 따라, 리소 클러스터에 도달하는 기판(130)은 새롭게 준비된 기판일 수도 있고, 또는 기판은 이러한 클러스터 또는 완전히 다른 장치에서 이전에 처리된 기판일 수도 있다. 이와 유사하게, 요구되는 처리에 따라서, 장치(126)를 떠나는 기판(132)은 동일한 리소 클러스터 내에서의 후속 패터닝 동작을 위해 반환될 수 있거나, 상이한 클러스터 내에서의 패터닝 동작을 위해 보내질 수 있거나, 다이싱 및 패키징을 위해 보내져야 할 마감된 제품일 수도 있다.
제품 구조체의 각각의 층은 상이한 세트의 프로세스 단계를 요구하고, 각각의 층에서 사용되는 장치(126)는 타입이 완전히 다를 수도 있다. 더 나아가, 장치(126)에 의해 적용될 처리 단계들이 공칭적으로 동일한 경우에도, 큰 설비에서는 상이한 기판들에 단계 126을 수행하도록 병렬적으로 동작하는, 동일해 보이는 여러 머신들이 존재할 수도 있다. 이러한 머신들 사이에서 셋-업 또는 고장에 있어서 작은 차이가 발생한다는 것은, 다른 기판들이 다른 방식으로 영향 받게 된다는 것을 의미할 수 있다. 심지어, 에칭(장치(122))과 같이 각각의 층에 대해 상대적으로 공통인 단계들도, 공칭적으로 동일하지만 병렬적으로 작동하여 쓰루풋을 최대화하는 여러 에칭 장치들에 의해 구현될 수 있다. 더욱이, 실무적으로는, 다른 층들은 에칭될 재료의 세부사항과 예를 들어 이방성 에칭과 같은 특별한 요구 사항에 따라서 다른 에칭 프로세스, 예를 들어 화학적 에칭, 플라즈마 에칭을 요구한다.
선행 및/또는 후속 프로세스는 전술된 것처럼 다른 리소그래피 장치에서 수행될 수 있고, 심지어 상이한 타입의 리소그래피 장치에서 수행될 수도 있다. 예를 들어, 분해능 및 오버레이와 같은 파라미터가 매우 중요한 일부 층들은 디바이스 제작 프로세스 중에 덜 중요한 다른 층들 보다 더 진보된 리소그래피 툴에서 처리될 수 있다. 그러므로 일부 층들이 침지 타입 리소그래피 툴에서 노광될 수 있는 반면에 다른 층들은 '건식' 툴에서 노광된다. 일부 층들은 DUV 파장에서 동작하는 툴 안에서 노광될 수 있는 반면에, 다른 층들은 EUV 파장 방사선을 사용하여 노광된다.
리소그래피 장치에 의해 노광되는 기판이 정확하고 일정하게 노광되도록 하기 위해서는, 노광된 기판을 검사하여 후속 층들 사이의 오버레이 에러, 라인 두께, 임계 치수(CD) 등과 같은 특성을 측정하는 것이 바람직할 수 있다. 따라서, 리소셀(LC)이 그 안에 위치되는 제조 설비는, 리소셀 내에서 처리된 기판(W)의 일부 또는 전부를 수납하는 계측 시스템(MET)을 더 포함한다. 계측 결과는 감독 제어 시스템(SCS)으로 직접적으로 또는 간접적으로 제공된다. 오차가 검출되는 경우, 특히 동일 배치(batch)의 다른 기판이 여전히 노광되기에 충분한 정도로 계측이 곧바로 신속하게 행해질 수 있으면, 후속 기판의 노광에 대한 조정이 이루어질 수 있다. 또한, 이미 노광된 기판들은 스트리핑되고 재작업(rework) 되며 - 수율을 개선하기 위하여 - 또는 폐기되어, 이를 통하여 오류가 있는 것으로 알려진 기판에 다른 처리를 수행하는 것을 회피할 수도 있다. 기판의 일부 타겟 영역에만 오류가 있는 경우, 양호한 것으로 간주되는 타겟 영역에만 추가의 노광이 수행될 수 있다.
도 1에는 제조 프로세스의 원하는 스테이지에서 제품의 파라미터를 측정하기 위해 제공되는 계측 장치(140)도 역시 도시된다. 현대의 리소그래피 생산 설비 내에 있는 계측 장치의 공통적인 예는, 예를 들어 각도-분해 산란계 또는 분광식 산란계인데, 이것은 장치(122)에서의 에칭 이전에 120에서 현상된 기판의 특성을 측정하기 위해 적용될 수 있다. 계측 장치(140)를 사용하면, 예를 들어 오버레이 또는 임계 치수(CD)와 같은 중요한 성능 파라미터가 현상된 레지스트 내의 규정된 정확도 요구 사항을 만족시키지 않는다는 것이 결정될 수 있다. 에칭 단계 이전에, 현상된 레지스트를 벗겨내고 리소 클러스터를 통해 기판(120)을 재처리할 기회가 있다. 역시 잘 알려진 바와 같이, 장치(140)로부터의 계측 결과(142)는, 시간에 따라 미세하게 조절하는 감독 제어 시스템(SCS) 및/또는 제어 유닛(LACU)(106)에 의해서, 패터닝 동작의 정확한 성능을 유지하여 제품이 사양에 벗어나게 제작되거나 재작업해야 하는 위험을 최소화시키기 위해 사용될 수 있다. 물론, 계측 장치(140) 및/또는 다른 계측 장치(미도시)는 처리된 기판(132, 134), 및 인입하는 기판(130)의 특성을 측정하기 위해 적용될 수 있다.
도 2는 도 1의 듀얼 스테이지 장치 내에서 기판(W) 상의 타겟부(예를 들어 다이)를 노광하는 단계를 예시한다. 종래의 실무에 따른 프로세스가 우선 설명될 것이다.
점선 박스 내의 좌측이 측정 스테이션(MEA)에서 수행되는 단계들인 반면에, 우측은 노광 스테이션(EXP)에서 수행되는 단계들이다. 이것을 설명하기 위해서, 기판(W)이 이미 기판 테이블 상의 노광 스테이션 내에 로딩되었다고 가정한다. 단계 200에서, 새로운 기판(W')이 도시되지 않은 메커니즘에 의해 장치로 로딩된다. 이러한 두 개의 기판은 리소그래피 장치의 쓰루풋을 증가시키기 위해서 병렬적으로 처리된다.
우선 새롭게 로드된 기판(W')을 참조하면, 이것은 장치 내에서 일차 노광을 위해 새로운 포토레지스트로 준비된, 이전에 처리되지 않은 기판일 수 있다. 그러나, 일반적으로는 설명된 리소그래피 프로세스는 일련의 노광 및 처리 단계 중 하나에 지나지 않을 것이므로, 기판(W')은 이러한 장치 및/또는 다른 리소그래피 장치를 이미 여러 차례 거쳤고, 거쳐야 할 후속 프로세스가 더 있을 수도 있다. 특히 오버레이 성능을 개선하는 문제에 대해서 살펴보면, 과제는 새로운 패턴이 패터닝 및 처리의 하나 이상의 사이클에 이미 노출되었던 기판 상의 정확하게 맞는 위치에 적용되도록 보장하는 것이다. 이러한 처리 단계의 결과, 만족스러운 오버레이 성능을 얻으려면 반드시 측정되고 정정돼야 하는 왜곡이 기판 내에 점진적으로 도입된다.
선행 및/또는 후속 패터닝 단계는 전술된 것처럼 다른 리소그래피 장치에서 수행될 수 있고, 심지어 상이한 타입의 리소그래피 장치에서 수행될 수도 있다. 예를 들어, 분해능 및 오버레이와 같은 파라미터가 매우 중요한 일부 층들은 디바이스 제작 프로세스 중에 덜 중요한 다른 층들 보다 더 진보된 리소그래피 툴에서 처리될 수 있다. 그러므로 일부 층들이 침지 타입 리소그래피 툴에서 노광될 수 있는 반면에 다른 층들은 '건식' 툴에서 노광된다. 일부 층들은 DUV 파장에서 동작하는 툴 안에서 노광될 수 있는 반면에, 다른 층들은 EUV 파장 방사선을 사용하여 노광된다.
202에서, 기판이 배치되는 기판 테이블에 상대적인 기판의 정렬을 측정하고 기록하기 위해서 기판 마크와 이미지 센서(미도시)를 사용한 정렬 측정이 사용된다. 추가하여, 여러 정렬 마크가 정렬 센서를 사용하여 기판(W') 전체에 걸쳐 측정될 것이다. 일 실시예에서, 이러한 측정이 "웨이퍼 그리드"를 구축하도록 사용되는데, 이것은 공칭 직사각형 그리드에 상대적인 임의의 왜곡을 포함하여, 기판 전체에 걸쳐 마크의 분포를 매우 정확하게 매핑한다.
단계 204에서, X-Y 위치에 대한 웨이퍼 높이(Z)의 맵이 역시 레벨 센서를 사용하여 측정된다. 통상적으로, 높이 맵은 노광된 패턴의 정확한 포커싱을 얻기 위해서만 사용된다. 더 상세히 후술되는 바와 같이, 본 발명의 장치는 높이 맵 데이터를 정렬 측정을 보조하기 위해서도 사용한다.
기판(W')이 로딩될 때, 수행될 노광 및, 웨이퍼의 특성, 및 웨이퍼 위에 이미 형성되었거나 형성될 패턴을 규정하는 레시피 데이터(206)가 수신되었다. 202 및 204에서 수행된 웨이퍼 위치, 웨이퍼 그리드 및 높이 맵의 측정치가 이러한 레시피 데이터에 추가되어, 레시피 및 측정 데이터의 완전한 세트(208)가 노광 스테이션(EXP)으로 전달될 수 있게 한다. 정렬 데이터의 측정은, 예를 들어 리소그래피 프로세스의 결과물인 제품 패턴에 대해서 고정되거나 공칭적으로 고정된 관련성으로 형성되는 정렬 타겟의 X 및 Y 위치를 포함한다. 노광 직전에 얻어진 이러한 정렬 데이터는 결합되고 보간되어 정렬 모델의 파라미터를 제공한다. 이러한 파라미터 및 정렬 모델이 현재의 리소그래피 단계에서 적용되는 패턴의 위치를 정정하기 위해서 노광 동작 중에 사용될 것이다. 종래의 정렬 모델은, '이상적인' 그리드의 병진, 회전 및 크기조정을 상이한 차원에서 함께 규정하는 네 개, 다섯 개, 또는 여섯 개의 파라미터를 포함할 수 있다. US 2013230797A1에서 더 자세히 설명되는 바와 같이, 더 많은 파라미터를 사용하는 진보된 모델도 알려져 있다.
210에서, 웨이퍼(W') 및 웨이퍼(W)가 교환되어, 측정된 기판(W')이 노광 스테이션(EXP)에 들어가면서 기판(W)이 되게 한다. 도 1의 예시적인 장치에서, 이러한 교환은 장치 내의 기판 테이블을 교환함으로써 수행되어, 기판(W, W')이 그들의 기판 테이블 상에서 정확하게 클램핑되고 위치설정되어 기판 테이블과 기판 자체 사이의 상대적인 정렬을 유지하게 한다. 이에 상응하여, 기판 테이블이 교환되면, 노광 단계를 제어할 때 기판(W)(앞서서는 W' 였음)에 대한 측정 정보(202, 204)를 이용하려면, 투영 시스템 및 기판 테이블 사이의 상대적인 위치를 결정하기만 하면 된다. 단계 212에서, 마스크 정렬 마크(M1, M2)를 사용하여 레티클 정렬이 수행된다. 단계 214, 216, 218에서, 여러 패턴들을 완전히 노광하기 위하여, 스캐닝 모션과 방사선 펄스가 기판(W) 전체에 걸친 연속적인 타겟 위치에 적용된다.
측정 스테이션에서 얻어진 것과 같은 정렬 데이터 및 높이 맵을 사용함으로써, 노광 단계를 수행할 때, 이러한 패턴들은 원하는 위치와 특히 동일한 기판 상에 앞서 배치된 피쳐에 대해서 정확하게 정렬된다. 이제 W"이라고 명명되는 노광된 기판이 단계 220에서 장치로부터 언로딩되어, 노광된 패턴에 따른 에칭 또는 다른 프로세스를 거치게 된다.
후속하여, 기판은 계측 장치로 전달될 수 있는데, 여기서 추가적인 측정이 전술된 바와 같이 수행될 수 있다. 계측 결과가 측정 스테이션에서 획득된 정렬 데이터 및 높이 맵과 함께 사용되어, 리소그래피 장치의 성능을 개선할 수 있다.
알려진 장치와 방법들의 한 가지 문제점은, 일반적으로 생산 기판의 작은 부분에 대해서만 계측을 수행할 수 있다는 것이다. 그 이유는 생산 쓰루풋을 최대화시킬 필요가 있기 때문이다. 다르게 말하면, 이론상으로는 기판의 많은 부분 상에 계측을 수행하는 것이 가능하지만, 그러면 쓰루풋이 낮아지게 될 것이고, 따라서 개별 기판에 대한 비용이 올라가게 된다. 알려진 장치들에서, 기판 변동은 통상적으로 로트 단위로 또는 척 단위로 측정된다. 이것은, 기판의 주어진 로트 또는 척에 대한 정정이, 통상적으로는 이전의 로트 또는 척으로부터 얻어진 데이터에 기반한다는 것을 의미한다.
그러나, "웨이퍼 단위"(wafer to wafer; W2W) 변동이 오버레이 오차에 크게 기여한다. 이에 상응하여, 전체 오버레이 오차를 줄이기 위해서는, 이러한 기여분을 줄이는 것이 바람직하다. 그러나, 공지된 방법을 사용하면서 W2W 변동을 줄이게 되면, 요구되는 방법 및 계산의 시간과 복잡도 때문에 대량 생산을 하는 것은 실용적이지 않게 된다.
선행 층들로부터의 계측 정보를 피드포워드하고 패터닝될 현재 층을 제어하기 위해서 이것을 활용함으로써, W2W 변동의 영향을 완화시키는 것이 가능하다는 것이 알려졌다. 이러한 원리를 이용하여 완화될 수 있는 영향의 하나의 예가 도 3의 (a) 및 (b)를 참조하여 논의될 것이다.
도 3의 (a)는 집적 회로 소자(300)(예를 들어, 메모리 소자)의 예시적인 셀 기하학적 구조를 개략적으로 보여준다. 이러한 예에서, 집적 회로 소자는 제 1 컴포넌트(302a, 302b)(예를 들어, 회로의 액티브 부분), 제 2 컴포넌트(304)(예를 들어, 워드라인 구조체), 및 제 3 컴포넌트(306a, 306b)(예를 들어, 회로의 비트라인 콘택)을 포함한다. 현재 세대의 메모리 소자(다른 타입의 디바이스도 포함)는, 비수직형인(즉, 하나 이상의 컴포넌트가 하나 이상의 다른 컴포넌트들에 대하여 둔각 또는 예각으로 위치됨) 복잡한 레이아웃을 점점 더 많이 포함한다. 이러한 예에서, 제 1 컴포넌트는 제 2 및 제 3 컴포넌트에 상대적으로 비수직 각도로 배향된다.
처리 중에, 집적 회로 소자는 컴포넌트들 각각을 알려진 방식으로(예컨대 도 2를 참조하여 전술된 바와 같이) 순차적으로 패터닝하고 노광함으로써 제조된다. 이러한 예에서, 제 2 컴포넌트(304)는 제 1 컴포넌트(302a, 302b)에 후속해서 처리되고, 제 3 컴포넌트(306a, 306b)는 제 2 컴포넌트에 후속하여 처리된다.
리소그래피 처리에 의하여 통상적으로, 이상적인 기하학적 구조로부터의 하나 이상의 오프셋 또는 편차(예를 들어, 오버레이 오차)가 도입된다. 이러한 예에서, 제 1 컴포넌트(302a) 및 제 3 컴포넌트(306a)는, 제 3 컴포넌트를 두 개의 이웃하는 제 2 컴포넌트들로부터 등거리에 실질적으로 위치설정하도록 제공되도록 의도된다. 그러나, 주어진 예에서는 오프셋(예를 들어, 오버레이 오차)(303)이 처리 중에 제 1 컴포넌트(302b) 및 제 2 컴포넌트(304) 사이에 도입된다. 도입된 오프셋을 고려하면서 제 3 컴포넌트가 정확하게 위치설정될 수 있게 하기 위하여, 오프셋이 모니터링되고 측정될 수 있다. 종래의 방법을 사용하여, 정정(308)이 제 3 컴포넌트의 위치에 적용된다. 정상 상황에서는, 오프셋에도 불구하고 정정에 의해서 집적 회로 소자가 온전하게 동작하게 보장될 수 있다.
그러나, 특정 상황에서는, 이러한 오프셋 정정은 패터닝된 디바이스에 부정적인 영향을 가질 수도 있다. 예를 들어, 비-수직 기하학적 구조를 가지는 메모리 셀의 경우, 제 3 컴포넌트(306b)가 제 2 컴포넌트(304)에 너무 가깝게(또는 실질적으로 그 위에) 위치설정된다면, 이러한 셀은 오동작하거나 기능이 감소될 수 있다. 현존하는 메커니즘을 사용하는 것으로는, 이러한 현상은 쉽게 회피되거나 보상될 수 없다.
도 3의 (b)는 도 3의 (a)에 도시되는 것과 같은 상황이지만, 현재 층을 패터닝할 때에 이전의 층이 고려될 수 있게 하는 '피드 포워드' 메커니즘이 추가된다. 이러한 예에서, 전술된 오프셋을 정정하고 기능의 임의의 잠재적인 감소 또는 집적 회로 소자의 오동작을 피하기 위해서, 기하학적 정정(310)이 도입된다. 사실상, 도 3의 (a)를 참조하여 설명된 d오프셋 대한 정정이 이러한 기하학적 정정으로 대체된다. 전술된 정정이 제 3 컴포넌트를 오프셋과 동일한 축에 따라(즉 이러한 예에서는 Y-방향) 변위시키는 반면에, 기하학적 정정은 제 3 컴포넌트를 X-방향으로 변위시킨다. 이러한 방식에서, 오프셋이 정정될 수 있지만, 잠재적으로 비-기능성 집적 회로 소자가 나타나는 일이 없이 정정될 수 있다.
본 발명의 일 실시예에 따른 예시적인 방법이 도 4 및 도 5를 참조하여 이제 설명될 것이다. 도 1의 피쳐와 유사한 도 5의 피쳐는, 명확화를 위하여, 도 1의 피쳐들과 유사한 참조 번호로 명명되지만, 접두부는 "1"이 아니라 "5"이다. 명료하게 설명하기 위해서, 도 1의 요소들과 실질적으로 다른 요소들만이 후속하는 설명에서 상세히 논의될 것이다.
제 1 단계(401)에서, 적어도 제 1 층과 연관된 기판(550)의 세트가 기판의 복수 개의 서브세트(552a, 552b, 552c)로 파티셔닝된다. 기판들의 세트는, 리소그래피 프로세스의 일부로서(화살표(554)로 표시된 바와 같음) 이미 적용된 하나 이상의 패터닝된 층을 가지는 기판들의 세트일 수 있다. 다른 예들에서, 기판들의 세트는, 예를 들어 원격 위치에서 처리된 후에(화살표(556)로 표시된 바와 같음) 리소그래피 프로세스에 도입될 수 있는 기판들의 세트일 수 있다. 일부 예들에서 파티셔닝 단계는 하나 이상의 파티셔닝 서브-단계를 포함할 수 있다.
이러한 예에서 제 1 층을 참조하지만, 이론상, 이러한 방법 단계를 복수 개의 선행 층에 대해서 수행하는 것도 가능하다는 것이 이해될 것이다. 그러면 추가적 데이터가 사용될 수 있는데, 이들로부터 프로세스-관련 기판 변동이 더 큰 정밀도로 결정될 수 있다. 예를 들어, 기판들의 주어진 세트의 모든 선행 패터닝된 층으로부터의 측정 데이터가 이러한 방법을 수행하기 위해 사용될 수 있다. 복수 개의 선행 층들이 채용되는 예들이 더 상세히 후술될 것이다.
파티셔닝 단계는 임의의 적합한 방식으로 수행될 수 있고 임의의 적합한 파티셔닝 기준들을 사용할 수 있다. 일부 예들에서, 파티셔닝 단계 중에 사용되는 파티셔닝 기준들은 적어도 제 1 층과 연관된 특성 중 적어도 하나의 세트에 기반한다. 제 1 층과 연관된 임의의 적합한 특성이 사용될 수 있다. 일 예에서, 특성들의 세트는 적어도 제 1 층과 연관된 적어도 하나의 성능 파라미터를 포함하고, 오버레이 오차; 기판 뒤틀림 또는 정렬 오차를 비한정적으로 포함한다. 일 예에서는, 제 1 층과 연관된 특성들의 복수 개의 세트가 사용된다. 특정한 예에서는, 파티셔닝 단계 중에 특성들의 두 개의 세트가 사용된다. 하나 이상의 특성은 리소그래피 프로세스의 일부로서 측정될 수 있고, 또는 별개로(예를 들어 주기적인 품질 체크의 일부로서) 측정될 수도 있다.
일부 예에서는, 복수 개의 서브세트 각각은, 적어도 제 1 층과 연관된 특성들의 세트 중 적어도 하나의 특성의 적어도 하나의 값과 연관된다. 일 예에서, 제 1 서브세트는 특성들의 세트 중 적어도 하나에 대하여 값들의 제 1 범위와 연관되고, 제 2 서브세트는 특성들의 세트 중 적어도 하나에 대하여 값들의 제 2 범위와 연관되며, 제 3 서브세트는 특성들의 세트 중 적어도 하나에 대하여 값들의 제 3 범위와 연관된다. 다른 예들에서, 복수 개의 서브세트 각각은 복수 개의 비-연속 값과 연관된다. 일부 예들에서, 복수 개의 서브세트들 각각은 값 적어도 제 1 층과 연관된 복수 개의 복수 개의 특성들의 값과 연관될 수 있다.
일반적으로, 기판들의 세트의 각각의 기판은 파티셔닝 단계 중에 적어도 하나의 특성의 값에 의존하여 특정 서브세트 내로 정렬된다. 그러면 기판들의 세트가 기판의 하나 이상의 특성에 기반하여 파티셔닝될 수 있게 된다. 이것은, 개별적인 기판이 유사한 속성을 나타낼 수 있는 다른 기판과 함께 그룹화되도록 보장하기 위한 것이다. 알려진 바와 같이, 프로세스-유발 변동은 여러 인자에 의존하는데, 그 효과는 기판마다 다를 수 있다. 달리 표현하면, 특정 기판에서의 프로세스-유발 변동은 해당 기판 직전의 다른 기판 또는 해당 기판에 후속하는 기판에 대한 프로세스-유발 변동과 같지 않을 수도 있다.
제 2 단계(402)에서, 기판들의 각각의 세트 중 적어도 하나의 기판(558, 560, 562)에 대하여, 적어도 제 1 층과 연관된 성능 파라미터의 지문이 결정된다. 이러한 결정은 임의의 적합한 방식으로 수행될 수 있다. 일부 예들에서, 결정은 검사 장치(540)에 의해서 수행된다.
일부 예들에서, 성능 파라미터의 지문은 서브기판들의 복수 개의 세트 각각에 대하여, 적어도 하나의 기판에 대해서 결정된다. 이것은 단지 예시에 지나지 않으며, 임의의 적합하거나 유리한 많은 기판들이 복수 개의 서브세트 각각으로부터 선택될 수 있다는 것이 이해될 것이다. 이러한 방법이 리소그래피 프로세스에 미치는 영향을 줄이기 위하여, 선택된 기판들의 개수를 최소화하는 것이 바람직하다. 그러나, 특정한 상황에서는, 서브기판들의 복수 개의 세트 각각에 대하여, 복수 개의 기판을 선택하는 것이 유리하거나 필수적일 수도 있다. 예를 들어, 각각의 서브세트로부터 하나가 아니라 두 개의 기판을 선택하면 측정의 정확도가 높아진다고 결정될 수 있다.
다른 예들에서, 상이한 개수의 기판이 서브기판들의 복수 개의 세트 각각에 대해서 선택될 수 있다. 일 예에서, 하나의 기판이 제 1 서브세트로부터 선택될 수 있고, 두 개의 기판이 제 2 서브세트로부터 선택될 수 있으며, 세 개의 기판이 제 3 서브세트로부터 선택될 수 있다.
임의의 적합한 성능 파라미터가 사용될 수도 있다. 일부 예들에서, 성능 파라미터는 비한정적으로: 오버레이 오차; 정렬; 임계 치수; 또는 초점 오차를 포함한다.
지문은 임의의 적합한 방식으로 결정될 수 있고, 이것은 일부 예들에서 관련된 성능 파라미터에 따라 달라질 수 있다. 결정 단계의 여러 특정한 구현형태들이 구상될 수 있다는 것이 일반적으로 이해될 것이지만, 예시적인 결정 방법이 후속하는 설명에서 좀 더 상세하게 설명될 것이다. 이러한 결정은 적합한 처리 유닛(예를 들어, 도 1에 도시되는 LACU 유닛 또는 SCS 유닛)에 의해서 수행될 수 있다.
제 3 단계(403)에서, 결정된 지문 및 기판들의 세트의 파티셔닝에 기반하여, 제 2 층을 기판들의 세트에 적용하는 것과 연관된 성능 파라미터에 대한 정정이 유도된다. 이러한 유도는 임의의 적합한 소자에 의해서 임의의 적합한 방식으로 수행될 수 있다. 일부 예들에서, 유도는 제 2 단계를 수행하는 것과 동일한 처리 유닛에 의해서 수행된다.
후속하여, 기판들은 실질적으로 도 1을 참조하여 전술된 바와 같이 처리될 수 있고, 즉 추가적인 처리 단계(522, 524, 526)가 기판에 수행될 수 있다. 추가적 처리 단계가 완료된 후에, 기판(564)은 추가 처리(예컨대, 추가 층의 패터닝)를 위하여 리소그래피 장치(500)로 반환될 수 있다.
전술된 방법의 복수 개의 특정한 구현형태들이 구상될 수 있다는 것이 이해될 것이다. 특정한 구현형태는 다양한 특정 인자, 예를 들어 특정 리소그래피 시스템 또는 장치의 속성 및 특성에, 이러한 시스템에서 사용되는 기판의 속성 및 특성, 및/또는 추가적인 외부 인자에 의존한다.
다중층 구조체에서, 전술된 바와 같이, 복수 개의 선행 층에 관련된 특정 처리 층에 대한 프로세스 파라미터(예를 들어 오버레이 오차)를 제어하는 것이 필요할 수 있다. 이러한 파라미터가 적절하게 제어되지 않으면, 컴포넌트들이 동작하지 않거나 오동작하게 될 수 있다.
예를 들어, 다중층 구조체에서, 각각의 층은 상이한 반도체 재료, 패터닝 디바이스 및/또는 패터닝 파라미터를 사용하여 패터닝되었을 수 있다. 따라서, 각각의 층에 대한 오버레이 오차는 층마다 달라질 수 있다. 오버레이 오차가 성능 파라미터의 일 예로서 사용되지만, 이것은 예시적인 것일 뿐이라는 것에 주의해야 한다. 이론적으로는, 다음의 내용들도 정렬, 임계 치수 또는 초점 오차와 같은(비한정적임) 다른 성능 파라미터에도 동일하게 적용가능하다.
복수 개의 층을 가지는 예시적인 구조체가 도 6에 도시된다. 구조체(600)는 제공될 제 1 층(604), 및 기판(602) 상에 제공된 제 2 층(606) 및 제 n 층(608)을 포함한다. 이러한 예에서, 구조체는 오직 예시와 간략화를 위하여 세 개의 층으로 이루어진다. n은 임의의 적합한 숫자일 수 있고, 즉 임의의 적합한 개수의 층이 사용될 수 있다는 것이 이해될 것이다. 도 6에는 하나의 제 n 층만이 도시되지만, 설명된 후속하는 설명에서 복수 개의 제 n 층을 포함하는 구조체의 구현 형태가 쉽게 예상될 수 있다는 것이 이해될 것이다. 제 2 층 및 제 n 층은 제 1 층 이전에 제공되었다. 제 2 층(606)은 제 n 층(608)에 상대적인 오버레이 오차(610)를 가진다. 제 1 층을 제공하는 동안, 제 2 층에 상대적인 제 1 층의 오버레이 오차(612)는 제 n 층에 상대적인 제 1 층의 오버레이 오차(614)와 다르다. 제 1 층을 제 2 층 및 제 n 층 양자 모두에 대하여 완벽하게 정렬하는 것이 가능하지 않다는 것이 이해될 것이다. 제 1 층이 제 2 층과 정렬되면, 제 1 층은 제 n 층과는 오정렬된다. 이와 유사하게, 제 1 층이 제 n 층과 정렬되면, 이것은 제 2 층과는 오정렬된다. 오정렬 때문에, 리소그래피 프로세스에 의해 생산된 패터닝된 디바이스의 품질 및/또는 기능이 저하될 수 있다. 일부 실례들에서, 그러면 디바이스가 오동작하거나 고장날 수 있다.
리소그래피 프로세스에 의해서 생산되는 디바이스의 품질 및 기능을 보장하기 위하여, 아래에 있는 하나의 층만이 아니라, 복수 개의 이전에 패터닝된 층에 대해서 오버레이 오차를 제어하는 것이 필요하다. 예를 들어, 전술된 바와 같이, 제 2 층 및 제 n 층에 대한 제 1 층의 오버레이 오차를 제어하는 것이 필요할 수 있다. 그러나, 이것을 하기 위해서는 통상적으로 추가적인 측정을 수행하는 것이 필요하다. 하지만, 추가적 측정을 하기 위해 요구되는 시간이 생산 쓰루풋을 떨어뜨리기 때문에, 이러한 추가적 측정은 불리하다.
따라서, 수행될 추가적 측정에 대한 필요성을 줄이는 것이 바람직할 것이다. 하나의 공지된 솔루션은 분해 규칙에 의해서 오버레이 오차를 추정하는 것이다. 후속하는 예에서, 레퍼런스로 설명되는 구조체는 오직 예를 들기 위해서 세 개의 층으로 구성된다고 가정된다. 따라서, 간결하고 분명하게 하기 위하여, 후속하는 설명에서 제 n 층은 제 3 층이라고 불릴 것이다. 그러나, 전술된 바와 같이, 구조체는 임의의 적합한 개수의 층을 포함할 수 있고, 이들 각각이 적합한 분해 규칙에서 고려될 수 있다는 것에 주의해야 한다. 도 6에 예시된 것과 같은 구조체 내의 제 1 층 및 제 2 층 사이에서 오버레이 오차를 결정하기 위한 예시적인 분해 규칙은 다음과 같이 공식화될 수 있다:
Figure 112019112895336-pct00001
이러한 수학식에서, OVL1-L2는 제 1 층(604) 및 제 2 층(606) 사이의 오버레이 오차(612)를 나타내고, OVL1-L3는 제 1 층 및 제 3 층(608) 사이의 오버레이 오차(614)를 나타내며, OVL2-L3는 제 2 층 및 제 3 층 사이의 오버레이 오차(610)를 나타낸다.
제 1 층 및 제 2 층 사이의 오버레이 오차는 추정된 오버레이 오차 또는 측정된 오버레이 오차 중 어느 하나 또는 양쪽 모두에 기반하여 결정될 수 있다. 예에서, 오버레이 오차(610, 614) 양자 모두는 추정된 오버레이 오차이다. 다른 예들에서, 제 1 층 및 제 2 층 사이의 오버레이 오차는 이전에 측정된 오버레이 오차에 기반하여 결정된다.
제 1 층 및 제 2 층 사이의 오버레이 오차를 추정함으로써, 요구되는 계측의 양을 줄일 수 있게 된다. 더욱이, 제 1 층 및 제 2 층 사이의 오버레이 오차를 추정함으로써, 패터닝된 디바이스의 품질이 개선될 수 있는데, 그 이유는 특정 층에 대한 오버레이 오차가 상기 층의 패터닝 도중에 정정될 수 있기 때문이다. 따라서, 추정된 오버레이 오차 값을 사용함으로써, 패터닝된 디바이스의 품질이 개선되고 생산 쓰루풋이 추가적으로 증가된다.
그러나, 개별적인 층들 사이의 처리 방법들, 검사 장치의 특성들, 및/또는 처리를 위해 사용되는 리소그래피 장치의 특성들 간의 차이 때문에, 추정된 오버레이 오차 및 대응하는 측정된 오버레이 오차 사이에는 시스템적인 차이가 존재할 수 있다. 따라서, 추정된 오버레이 오차 값을 성공적으로 사용하기 위해서는, 이러한 차이를 정확하게 계산하고 보상하는 것이 필요하다.
성능 파라미터의 지문을 결정하기 위한 예시적인 방법이 이제 도 7을 참조하여 설명될 것이다. 예시적인 방법은, 예를 들어 도 4 및 도 5를 참조하여 전술된 방법의 일부로서 구현될 수 있지만, 이것은 분리되거나 다른 방법의 일부로서도 구현될 수 있다는 것이 이해될 것이다. 오직 명료하고 간결하게 설명하기 위하여, 후술되는 방법은, 예를 들어 도 6에 도시된 바와 같이 하나의 제 n 층을 포함하는 구조체에 구현된다. 이와 같이, 제 n 층은 후속하는 설명에서 제 3 층이라고 불릴 것이다.
제 1 결정 단계(701)에서, 기판의 제 2 층 및 제 3 층과 연관된 성능 파라미터의 제 1 지문이 결정되는데, 제 3 층은 제 2 층 이전에 제공되고 제 2 층은 제 1 층 이전에 제공된다. 전술된 바와 같이, 지문은 초점; 오버레이 오차; 또는 정렬과 같은(비한정적임) 임의의 적합한 성능 파라미터에 대해서 결정될 수 있다.
제 2 결정 단계(702)에서, 제 1 층 및 제 2 층과 연관된 성능 파라미터의 제 2 지문이, 제 2 층 및 제 3 층과 연관된 성능 파라미터 및 특성들의 적어도 하나의 추가적인 세트에 기반하여 결정된다.
특성들의 임의의 적합한 추가 세트가 사용될 수 있다. 특성들의 추가 세트는 임의의 적합한 방식으로 결정되거나 유도될 수 있다. 하나의 단계로서 설명되지만, 제 2 결정 단계는 하나 이상의 서브-단계(702a, 702b)를 포함할 수 있다. 도 7에는 오직 두 개의 서브-단계만이 표시되지만, 제 2 결정 단계가 이론상 임의의 적합한 개수의 서브-단계를 포함할 수 있다는 것이 이해될 것이다. 일부 예들에서, 하나 이상의 서브-단계는 특성들의 추가적인 세트를 제공 또는 유도하는 것을 포함할 수 있다. 일 예에서, 특성들의 추가적인 세트는 제 1 서브-단계(702a)에서 결정된다. 제 2 서브-단계(702b)에서, 성능 파라미터의 제 2 지문이 결정된다. 물론, 하나 이상의 제공 또는 결정하는 서브-단계들이 여러 특정한 방식으로 구현될 수 있다는 것이 이해될 것이다.
제공 또는 유도하는 서브-단계의 여러 비한정적인 예들이 이하 좀 더 상세하게 후술될 것이다.
제 1 예에서, 특성들의 추가적 세트는 기판의 적어도 하나의 특성을 포함한다. 일 예에서, 특성들의 추가적 세트는, 상기 기판 상의 상기 제 1, 제 2 또는 제 3 층 중 적어도 하나의 제공과 연관된 적어도 하나의 프로세스 상태와 연관되는, 상기 기판의 특성을 포함한다.
제 2 예에서, 특성들의 추가적 세트는, 기판 상의 제 1 층 및 제 3 층과 연관된 성능 파라미터의 제 3 지문을 포함하고, 제 3 지문은 제 1 정정을 포함한다. 제 1 정정은 임의의 적합한 정정일 수 있다. 일 예에서, 상기 제 1 정정은, 상기 기판 상의 상기 제 1 및 제 2 및/또는 제 2 및 제 3 층을 제공하는 사이의, 측정 또는 처리 상태에서의 기대된 변동에 대한 정정을 포함한다.
다시 도 6으로 돌아가면, 성능 파라미터의 제 3 지문을 결정하기 위한 예시적인 방법이 상세히 후술될 것인데, 여기에서 예시적인 제 1 정정이 채용된다(전술된 바와 같음). 이러한 예에서, 도 6에 도시되고 전술된 바와 같이, 패터닝된 구조체는 패터닝될 제 1 층(604), 제 2 층(606) 및 단일 제 n(즉 "제 3") 층(608)을 포함한다. 전술된 바와 같이, 제 1 층과 선행 층(즉 제 2 층) 사이의 오버레이 오차는, 선행 층들 중 하나 이상에 수행된 오버레이 오차 측정을 활용하여 공지된 방식으로 추정될 수 있다. 그러나, 전술된 바와 같이, 이것은 추정된 오버레이 오차와 측정된 오버레이 오차 사이의 임의의 차이를 고려하지 않는다.
따라서, 추정 및 측정 사이의 차이가 고려되는 예시적인 표현이 제안된다. 위에서 표시된 표현과 유사하게, 오직 예를 들기 위하여, 구조체는 단일 제 n(제 3) 층만을 가지는 것으로 가정될 것이다. 표현식은 다음과 같이 제공될 수 있다:
Figure 112019112895336-pct00002
이러한 표현식에서, 전술된 분해 규칙과 유사하게, OVL1-L2는 제 1 층 및 제 2 층 사이의 오버레이 오차를 나타내고, OVL1-L3는 제 1 층 및 제 3 층 사이의 오버레이 오차를 나타내며, OVL2-L3는 제 2 층 및 제 3 층 사이의 오버레이 오차를 나타낸다. 추정된 오버레이 오차의 정확도를 개선하기 위하여, a 및 b는 오버레이 오차 각각이 가중되게 하는 가중 파라미터이다. Δ는 제 1 정정이다. 전술된 분해 규칙과 유사하게, 표현식에서 사용된 오버레이 오차에 대한 값들은 추정된 오버레이 오차, 측정된 오버레이 오차 또는 양자 모두의 혼합일 수 있다.
오버레이 오차의 최적의 제어를 유도하기 위하여, 그리고 리소그래피 프로세스를 확장하기 위하여, 값 위에 표시된 파라미터들 각각에 대한 값을 결정할 필요가 있다. 이러한 예에서, 개별적인 오버레이 오차 및 제 1 정정 사이의 상관성이 다음 수학식에 의하여 제어될 수 있다:
Figure 112019112895336-pct00003
다양한 파라미터들은 전술된 수학식에서와 같다. 전술된 수학식은 오직 예를 들기 위한 것이고, 수학식들이 다른 특정한 방식으로 구현될 수도 있다는 것이 이해될 것이다.
가중 파라미터 a,b는 임의의 적합한 방식으로 그리고 요구 사항들의 임의의 세트에 기반하여 결정되거나 유도될 수 있다. 일부 예들에서, 가중 파라미터는 특정한 층의 중요도 또는 임계성(criticality)에 기반하여 결정되거나 유도될 수 있다. 일 예로서, 만일 전술된 수학식에서 제 1 층 및 제 2 층이 중요하지 않다면, 가중 파라미터 b는 작아지도록 선택될 수 있다. 이해될 수 있는 것처럼, 일부 예들에서 가중 파라미터는 상호 관련성이 있다. 따라서, 가중 파라미터 중 하나를 수정 또는 변경함으로써, 다른 성능 파라미터가 증가되는 동안 하나의 성능 파라미터(즉 오버레이 오차)는 감소될 수 있다. 일부 예들에서, 가중 파라미터에 대한 초기 값은 요구 사항의 적합한 세트(예를 들어 이력 데이터, 통계적 데이터 또는 사용자에 의해 선택된 데이터)에 기반하여 선택된다.
제 1 정정(Δ)은 임의의 적합한 방식으로 결정될 수 있고, 임의의 적합한 값 또는 값들의 범위를 가질 수 있다. 측정된 오버레이 오차와 추정된 오버레이 오차 사이의 상관성을 유지하기 위하여, 사용될 제 1 정정을 주기적으로 결정할 필요가 있을 수 있다. 이러한 결정의 주기성은 고정될 수 있고, 또는 하나 이상의 파라미터에 의존하여 변할 수도 있다.
제 1 정정(Δ)을 결정하기 위한 예시적이고 비한정적인 방법이 이제 도 8을 참조하여 설명될 것이다.
제 1 단계(801)에서, 예측된 성능 파라미터 및 측정된 성능 파라미터 사이의 불일치가 식별되고 결정된다. 이러한 불일치는 임의의 적합한 방식으로 식별될 수 있다. 일부 예들에서, 불일치는 주기적으로 모니터링된다(예를 들어, 검사 장치를 사용함). 예를 들어, 불일치는 배치 단위로(즉 특정된 개수의 기판 배치가 처리된 후에) 또는 시간 단위로(즉 특정 시간 기간이 경과된 후에) 모니터링될 수 있다. 이러한 모니터링의 주기성은 임의의 적합한 방식으로 결정될 수 있고, 적합한 개수의 인자에 기반할 수 있다. 예를 들어, 주기성은, 제 1 정정 지문의 안정성, 통계적 또는 이력 데이터, 또는 다른 모니터링 데이터 중 하나에 기반할 수 있다. 불일치는 관련된 구조체의 임의의 적합한 층 또는 층들에 대해서 식별되고 결정될 수 있다. 일 예에서, 세 개의 층으로 이루어진 구조체(예컨대 도 6에 도시된 것과 같음)의 경우, 제 2 및 제 3 층 사이의 예측된 오버레이 오차는 불일치를 결정하기 위하여 제 2 및 제 3 층 사이의 측정된 오버레이 오차와 비교된다.
제 2 단계(802)에서, 제 1 정정이 결정된다. 제 1 정정은 임의의 적합한 방식으로 결정될 수 있다. 일부 예들에서, 제 1 정정은 추정된 오버레이 오차 및 대응하는 측정된 오버레이 오차 사이의 단순한 차이일 수 있다. 다른 예들에서, 제 1 정정은 하나 이상의 적합한 파라미터(예컨대, 비한정적으로 하나 이상의 층들 사이의 하나 이상의 결정된 또는 추정된 오버레이 오차와 같음)에 의존하는 적절한 수학식을 사용하여 결정된다. 제 1 정정에 대한 결정된 값(또는 값들)은 하나 이상의 추가적 파라미터(예컨대, 비한정적으로, 처리 파라미터 또는 기판의 하나 이상의 특성)에 의존할 수 있다. 일부 예들에서, 제 1 정정은 하나의 값일 수 있다. 다른 예들에서, 제 1 정정은 여러 변수를 가지는 특정 함수를 이용하여 기술될 수 있다.
제 3 단계(803)에서, 결정된 제 1 정정이 적합한 방식으로, 예를 들어 전술된 바와 같은 가중된 수학식에 적용된다.
도 9는 위의 방법 중 하나 이상이 구현되는, 도 1에 도시되는 것과 같은 리소그래피 장치 또는 시스템에 대한 예시적인 제어 시퀀스를 도시한다.
단계 902에서, 반도체 기판과 같은 제품 유닛들의 세트가 산업용 프로세스(예를 들어, 리소그래피 프로세스)에 의해 처리되도록 수납된다.
904에서, 대상 데이터(object data)가 제품 유닛들의 세트에 대해 또는 이들과 관련하여 측정(및/또는 미리 존재하는 측정으로부터 수신됨)되는데, 대상 데이터는 기판의 특성들의 적어도 하나의 세트, 또는 기판의 하나 이상의 패터닝된 층과 연관된다. 임의의 적합한 타입의 대상 데이터가 채용될 수 있다. 예를 들어, 도 1의 제조 설비에서는 대상 데이터는(비한정적으로): 기판을 패터닝하는 예비 단계로서 리소그래피 장치(100) 내에서 측정된 정렬 데이터; 기판을 패터닝하기 전에 기판 형상 계측 툴 내에서 측정된 기판 형상 데이터일 수도 있으며; 및/또는 층들이 처리된 이전의 단계 이후에 계측 장치(140)를 사용하여 측정된 성능 데이터일 수 있다. 일부 예들에서 대상 데이터는 둘 이상의 종류의 데이터를 포함할 수 있다.
이러한 예의 단계 906에서, 산업 프로세스를 거치는 중인 제품 유닛들의 세트는 복수 개의 서브세트로 분할된다. 이러한 단계가 도 3을 참조하여 논의된 방법의 제 1 단계(301)와 실질적으로 동일하다는 것이 이해될 것이다. 따라서, 일부 예들에서, 파티셔닝 단계는 전술된 바와 같이 기판의 제 1 층과 연관된 특성의 적어도 하나의 세트에 기반한다. 파티셔닝은 임의의 적합한 방식으로 수행될 수 있다. 일부 예들에서, 파티셔닝은 단계 304에서 측정된 대상 데이터의 하나 이상의 종류의 통계적 분석에 기반한다. 추가적으로, 일부 예에서 이러한 분할은 제품 유닛과 함께 수신된 콘텍스트 데이터에 기초하여 수행될 수 있다.
후속하여, 각각의 서브세트에 대하여, 하나 이상의 샘플 제품 유닛이 910에서 계측을 위해 선택된다. 이러한 단계는 단계(904)에서의 복수 개의 제품 유닛과 관련하여 측정된 하나 이상의 파라미터를 나타내는 대상 데이터(912)에 기초하여 수행된다. 일부 예에서는, 샘플 제품 유닛의 선택은 적어도 부분적으로 대상 데이터(912)의 통계 분석에 기초한다. 이러한 단계를 위해서 사용되는 대상 데이터(912)는 분할 단계(906)에서 사용되는 대상 데이터(존재한다면)와 동일한 종류 또는 상이한 종류일 수 있다.
914에서, 복수 개의 제품 유닛 중 선택된 샘플 제품 유닛에만 하나 이상의 계측 단계가 수행된다. 이러한 단계가 도 3을 참조하여 설명된 방법의 제 2 단계(302)와 실질적으로 동일하다는 것이 이해될 것이다.
916에서, 선택된 샘플 제품 유닛의 계측에 적어도 부분적으로 기초하여, 복수 개의 제품 유닛의 제어 처리에서 사용할 정정이 유도된다. 이러한 단계는 도 3을 참조하여 설명된 방법의 제 3 단계(303)와 실질적으로 동일하다. 정정은 또한 콘텍스트 데이터(918)를 사용하여 유도될 수 있다. 정정은 920에서, 제품 유닛의 처리를 제어하기 위하여, 예를 들어 반도체 제조 설비 내의 웨이퍼에 패턴을 적용하기 위해서 사용된다.
샘플 제품 유닛을 측정하는 방식 및 측정을 사용하여 정정을 계산하는 방식은 관련된 제조 분야에서 알려진 기법들 중 임의의 기법일 수 있다. 본 발명의 원리에 따르면, 샘플 제품 유닛의 선택이 대상 데이터의 통계 분석에 적어도 부분적으로 기초하기 때문에, 달성가능한 제어의 정확도가 계측 오버헤드의 주어진 레벨에 대해서 개선될 수 있다.
반도체 제조에 있어서의 로트-레벨 및 척-레벨 제어를 위한 전통적인 접근법에서는, 계측 기판의 제한된 세트(통상적으로 척마다 2 개)가 선택된다. 가열 효과가 제어 루프에 진입하는 것을 피하기 위해서 기판을 로트의 중앙으로부터 선택하는 것이 알려져 있다. 그러나, 로트가 그 수명에 걸쳐서 경험하는 복잡한 처리 콘텍스트 때문에, 로트 내의 기판들은, 어떤 챔버 또는 툴 내에서 그들이 예를 들어 처리되었는지, 및 그러한 챔버 내에서의 그들의 배향 등에 따라서 상이한 오버레이 지문을 가질 수 있다. 그러면 통상적으로 지문들의 분포가 생기는데, 이것은 흔히 유사한 처리 이력에 기인한 유사한 형상 및 지문을 가지는 기판들의 로트 내의 "하위모집단(subpopulations)" 또는 그룹화가 생기게 한다. 지문들의 이러한 분포는 로트로부터 샘플 기판을 "무작위로" 고르는 경우에는 명백하게 고려되지 않고, 결과적으로 이러한 샘플 기판은 해당 로트 및 그 로트 내의 지문의 분포를 대표하지 않을 수 있는데, 그러면 프로세스 정정이 선택된 웨이퍼에 기초하고 전체 로트에 적용되는 경우 오버레이 불이익(penalty)이 초래될 수 있다. 더욱이, 처리 오차 또는 다른 상황이 특정 기판에 영향을 주고, 이러한 "비정상" 기판이 우연히 계측 기판으로서 선택되는 위험성이 존재한다. 비정상 기판으로부터의 측정은 후속하여 오버레이 제어 루프를 그들의 비정상 지문으로 "오염시킨다(contaminate)". 대량 제조시에 계측 오버헤드를 제한할 필요가 있기 때문에, 샘플 기판들의 개수는 상대적으로 적을 것이고, 이러한 오염은 불균형한(disproportionate) 효과를 가질 수 있다.
앞서 도시된 바와 같이 기판들의 세트가 서브세트들로 분할될 수 있는 경우, 샘플 기판을 선택하는 것을 첫 번째로 개선하는 것은 특히 각각의 서브세트 내에 있는 샘플 기판을 선택함으로써 이루어질 수 있다. 이것은, 예를 들어 측정된 성능 데이터가 적절한 쓰레드를 제어하는 데에 적용되는 멀티-쓰레디드(threaded) 제어 방법을 활용하여 구현될 수 있다. 그러나, 멀티-쓰레디드 방법은 계측 오버헤드의 문제점을 더 첨예하게 만들고, 해당 서브세트 내에서 샘플 웨이퍼를 무작위로 선택하면 여전히 대부분을 진실되게 대표하지 않는 웨이퍼 상에 계측이 수행되는 경우가 생길 수 있다. 샘플 제품 유닛을 선택하는 것은, 예를 들어 대상 데이터의 통계 분석의 도움을 받아 수행됨으로써, 대표하지 않는(unrepresentative) 제품 유닛이 선택되는 것이 회피되거나 감소되게 될 수 있다.
도 10은 통계 분석의 결과에 기초하여 제품 유닛을 상이한 서브세트 또는 "클러스터"로 분할하는 것을 그림으로 예시한다. 여러 제품 유닛에 대한 성능 데이터는 3-차원의 그래프 상의 포인트로 표현되는데, 포인트의 축들은 통계 분석에 의해 발견된 주성분 PC1, PC2 및 PC3이다. 이러한 예에서 제품 유닛은 A, B 및 C로 명명된 세 개의 클러스터에 할당되었다. 따라서, 포인트 1002에 의해 표현되는 제품 유닛은 처음에 클러스터 A에 할당되고, 포인트 1004 및 1006에 의해 표현되는 제품 유닛은 처음에 클러스터 B에 할당되며, 포인트 1008 및 1010은 처음에 클러스터 C에 할당된다. 3-차원 그래프의 이러한 2-차원의 표현은 오직 단순화된 예시일 뿐이며, 분할은 세 개, 네 개, 10 개 또는 그 이상의 성분에 기초해서도 수행될 수 있다는 것을 명심해야 한다.
또한 도 10에는 클러스터 중 임의의 것으로 쉽게 할당되지 않는 두 개의 "이상(outlier)" 또는 "비정상(excursion)" 웨이퍼(1020, 1022)가 도시된다. 이들은 상세히 후술되는 바와 같이 통계 분석에 의해 식별될 수 있다. 각각의 클러스터 내에서, 다른 샘플들이 강조되는데(1030, 1032, 1034), 이것이 상세히 후술될 것이다.
주성분(principle component)을 레퍼런스로 사용하면, 비정상 웨이퍼(1020 및 1022)가 인식될 수 있다. 도 9의 방법의 일부 실시예들에서, 대상 데이터(912)의 통계 분석은, 비정상 웨이퍼가 식별되고 단계 910에서의 계측을 위한 잠재적인 샘플 웨이퍼로서 고려되는 것에서 제외되게 한다. 그러므로, 이러한 실시예에서는, 샘플 제품 유닛 또는 제품 유닛들을 선택하는 것은, 복수 개의 제품 유닛을 대표하지 않는 것으로 통계 분석에 의해 식별된 제품 유닛을 제거하는 것을 포함한다. 샘플 웨이퍼가 각각의 서브세트의 잔여 멤버로부터 무작위로 선택된다고 해도, 적어도 전술된 "오염(contamination)" 문제가 감소될 것이다.
비정상 웨이퍼를 제외시키기 위한 경계는 다차원 공간, 또는 소망되는 경우에는 단일 차원에서 규정될 수 있다. 이러한 경계는 완전히 자동으로 및/또는 전문적인 지원을 받아 규정될 수 있고, 통계 분석에 의해 규정된 다차원 공간 내에서 임의의 형상을 가질 수 있다. 예를 들어, 엄격한 경계는 각각의 클러스터를 둘러쌀 수 있고, 또는 하나의 경계가 전체의 세트를 망라할 수도 있다. 경계는 대량 제조가 진행됨에 따라 정제될 수 있고 개발 단계에서는 더 넓게 설정될 수 있다.
모니터링 및 성능 제어의 품질을 더욱 개선하기 위하여, 이러한 방법의 일부 실시예들에서는, 계측을 위한 샘플 제품 유닛을 선택하는 것은 상기 통계 분석에 의해서 복수 개의 제품 유닛을 최상으로 대표하는 것으로 식별되는 제품 유닛을 선택하는 것을 포함하는 것이 바람직하다. 도 10의 예에서, 그들의 특정 클러스터를 최상으로 대표하는 것으로 여겨지는 어떤 웨이퍼들(1030, 1032 및 1034)이 강조된다. 관측된 지문 중 하나 이상을 사용하면, 클러스터 A의 웨이퍼들은 웨이퍼(1030)가 해당 클러스터 내의 웨이퍼들에 가장 통상적인 지문 계수들의 조합을 가지고 있다고 식별하도록 분석될 수 있다. 도면에서, 이것은 웨이퍼(1030)가 다차원 공간 내에서, 해당 클러스터의 웨이퍼들의 분포의 중앙에 가장 가까운 것으로 예시된다. 이와 유사하게, 각각의 웨이퍼(1032, 1034)는 클러스터 B 및 C 내의 웨이퍼들의 분포에서 각각 중앙에 위치된다.
도 11은 적용될 수 있는 통계 분석의 타입의 다른 예, 특히 혼합 회귀 분석을 예시한다. 도 11의 예에서, 가로축은 리소그래피 장치(100)를 통과하여 지나가는 로트 내에서의 웨이퍼 번호를 나타낸다. 로트는 예를 들어 통상적인 반도체 제조 설비 내에서 25 개의 웨이퍼를 포함할 수 있다. 로트의 노광 중에 생기고, 다음 로트의 노광 이전에 다시 소산되는 열효과로부터 특정 오차 지문이 생긴다는 것이 알려져 있다. 이러한 효과의 일 예는 레티클(마스크) 가열일 수 있다, 피드포워드 제어 시스템은 로트의 경로를 따라 로그스케일로 증가하는 세기를 가지고 적용될 레티클 가열 정정을 규정할 수 있다. 적절한 로그 곡선 및 세기 레벨을 결정하기 위하여, 요구되는 정정을 임의의 "첫 번째 원리(first principles)" 계산으로부터 예측하려고 시도하는 것이 아니라, 이력 대상 데이터의 통계 분석이 일반적으로 수행될 것이다. 위에서 언급된 바와 같이, 이러한 예에서 대상 데이터는 처리된 제품 유닛에 수행된 성능 데이터가 아닐 수 있다. 이것은 제품 유닛, 또는 시스템의 다른 부분에 대한 처리 전후에 측정되는 대상 데이터일 수도 있다. 대상 데이터의 일 예는 각각의 웨이퍼로부터 측정된 정렬 데이터이다. 다른 예는 패터닝 디바이스(마스크 또는 레티클) 상의 마크 및 기판 테이블 또는 연관된 측정 테이블 상의 웨이퍼 옆에 위치된 센서를 사용하여 측정된 마스크 정렬 데이터이다. 마스크 정렬 데이터는 도 11에 예시된 레티클 가열 지문을 식별하는 예에서 특히 유용할 수 있다.
웨이퍼들이 혼합 회귀 분석에 의해서 두 곡선(1102, 1104)을 따라 클러스터링되는 이러한 예에서, 곡선 위에 있거나 곡선에 가까운 기판들(1130, 1132)이, 관련된 클러스터에 속하지만 도시되는 파라미터(PRH)에서 곡선으로부터 어느 정도 거리에 있는 다른 웨이퍼보다 선호되어, 계측을 위한 대표 샘플(representative sample)로서 선택될 수 있다. 곡선으로부터의 거리는 웨이퍼들을 이러한 선택 프로세스에서 순위결정하기 위한 점수로서 사용될 수 있다. 실루엣 값과 같은 KPI는 곡선-기초 공간에서의 클러스터링, 및 주성분에서의 클러스터링으로 확장될 수 있다.
도 10의 경우에서와 같이, 추가적 제약이 샘플 제품 유닛을 선택하는 데에 포함되도록 설계될 수 있다. 이러한 제약은 도 11의 1140에서 예시되는데, 이것은 샘플 웨이퍼가 해당 로트 내의 웨이퍼들의 제 1 개수 중에서 선택되는 것을 금지한다. 다르게 말하면, 로트 내의 가장 앞선(earliest) 웨이퍼들은 그들이 정확하게 곡선(1102 또는 1104) 위에 놓이는 경우에도 다수의 웨이퍼를 대표하는 것으로 간주되지 않아야 한다고 여겨진다.
본 발명의 다른 양태들은 아래의 번호가 매겨진 실시예들에서 개시된다.
1. 리소그래피 프로세스를 최적화하는 방법으로서,
적어도 제 1 층과 연관된 기판들의 세트를 기판들의 복수 개의 서브세트로 파티셔닝하는 단계;
상기 기판들의 세트 중 적어도 하나의 기판에 대하여, 적어도 상기 제 1 층과 연관된 성능 파라미터의 지문을 결정하는 단계; 및
결정된 지문 및 상기 기판들의 세트의 파티셔닝에 기반하여, 상기 기판들의 세트로의 후속 층의 적용과 연관된 성능 파라미터에 대한 정정을 유도하는 단계를 포함하는, 리소그래피 프로세스 최적화 방법.
2. 제 1 실시예에 있어서,
상기 파티셔닝하는 단계는, 적어도 상기 제 1 층과 연관된 특성들의 적어도 하나의 세트에 기반하는, 리소그래피 프로세스 최적화 방법.
3. 제 2 실시예에 있어서,
상기 복수 개의 서브세트 각각은, 적어도 상기 제 1 층과 연관된 특성들의 세트 중 적어도 하나의 특성의 적어도 하나의 값과 연관되는, 리소그래피 프로세스 최적화 방법.
4. 제 2 실시예 또는 제 3 실시예에 있어서,
상기 특성들의 적어도 하나의 세트는, 적어도 상기 제 1 층과 연관된 적어도 하나의 성능 파라미터를 포함하는, 리소그래피 프로세스 최적화 방법.
5. 제 1 실시예 내지 제 4 실시예 중 어느 한 실시예에 있어서,
상기 결정하는 단계는,
상기 기판의 제 2 층 및 제 n 층과 연관된 성능 파라미터의 제 1 지문을 결정하는 단계 - 상기 제 n 층은 상기 제 2 층 이전에 제공되고, 상기 제 2 층은 상기 제 1 층 이전에 제공됨 -; 및
상기 제 2 층 및 제 n 층과 연관된 성능 파라미터의 지문 및 적어도 특성들의 추가적 세트에 기반하여, 상기 제 1 층 및 제 2 층과 연관된 성능 파라미터의 제 2 지문을 결정하는 단계를 포함하는, 리소그래피 프로세스 최적화 방법.
6. 제 5 실시예에 있어서,
상기 특성들의 추가적 세트는, 상기 기판 상의 상기 제 1 층, 제 2 층 또는 제 n 층 중 적어도 하나의 제공과 연관된 적어도 하나의 프로세스 상태와 연관되는, 상기 기판의 특성을 포함하는, 리소그래피 프로세스 최적화 방법.
7. 제 5 실시예에 있어서,
상기 특성들의 추가적 세트는, 상기 기판 상의 상기 제 1 층 및 제 n 층과 연관된 성능 파라미터의 제 n 지문을 포함하고,
제 3 지문은 제 1 정정을 포함하는, 리소그래피 프로세스 최적화 방법.
8. 제 7 실시예에 있어서,
상기 제 1 정정은, 상기 기판 상의 상기 제 1 층 및 제 2 층과 상기 제 2 층 및 제 n 층의 제공 사이의, 측정 또는 리소그래피 프로세스 상태에 있어서의 기대된 변동에 대한 정정을 포함하는, 리소그래피 프로세스 최적화 방법.
9. 제 1 실시예 내지 제 8 실시예 중 어느 한 실시예에 있어서,
상기 결정하는 단계는, 기판들의 복수 개의 서브세트들 각각의 적어도 하나의 기판에 대한 지문을 결정하는 것을 포함하는, 리소그래피 프로세스 최적화 방법.
10. 제 9 실시예에 있어서,
상기 결정하는 단계는, 기판들의 복수 개의 서브세트들 각각의 복수 개의 기판에 대한 지문을 결정하는 것을 더 포함하는, 리소그래피 프로세스 최적화 방법.
11. 제 1 실시예 내지 제 10 실시예 중 어느 한 실시예에 있어서,
상기 결정하는 단계는, 상기 적어도 하나의 제 1 층과 연관된 복수 개의 성능 파라미터들 각각에 대한 복수 개의 지문을 결정하는 것을 포함하는, 리소그래피 프로세스 최적화 방법.
12. 제 1 실시예 내지 제 11 실시예 중 어느 한 실시예에 있어서,
상기 정정을 유도하는 단계는, 기판들의 상기 복수 개의 서브세트들 중 적어도 하나와 연관된 각각의 기판에 대한 결정된 지문들 각각에 기반하는, 리소그래피 프로세스 최적화 방법.
13. 제 1 실시예 내지 제 12 실시예 중 어느 한 실시예에 있어서,
상기 성능 파라미터에 대한 정정을 유도하는 단계는,
복수 개의 선행 층들 각각에 대한 적어도 하나의 결정된 지문에 더욱 기반하는, 리소그래피 프로세스 최적화 방법.
14. 제 1 실시예 내지 제 13 실시예 중 어느 한 실시예에 있어서,
상기 성능 파라미터는, 초점 오차, 정렬 오차, 또는 오버레이 오차 중 적어도 하나를 포함하는, 리소그래피 프로세스 최적화 방법.
15. 리소그래피 프로세스를 최적화하는 방법으로서,
상기 결정하는 단계는,
상기 기판의 제 2 층 및 제 n 층과 연관된 성능 파라미터의 제 1 지문을 결정하는 단계 - 상기 제 n 층은 상기 제 2 층 이전에 제공되고, 상기 제 2 층은 상기 제 1 층 이전에 제공됨 -; 및
상기 제 2 층 및 제 n 층과 연관된 성능 파라미터의 지문 및 적어도 특성들의 추가적 세트에 기반하여, 상기 제 1 층 및 제 2 층과 연관된 성능 파라미터의 제 2 지문을 결정하는 단계를 포함하는, 리소그래피 프로세스 최적화 방법.
16. 제 15 실시예에 있어서,
상기 특성들의 추가적 세트는, 상기 기판 상의 상기 제 1 층, 제 2 층 또는 제 n 층 중 적어도 하나의 제공과 연관된 적어도 하나의 프로세스 상태와 연관되는, 상기 기판의 특성을 포함하는, 리소그래피 프로세스 최적화 방법.
17. 제 15 실시예에 있어서,
상기 특성들의 추가적 세트는, 상기 기판 상의 상기 제 1 층 및 제 n 층과 연관된 성능 파라미터의 제 n 지문을 포함하고,
제 3 지문은 제 1 정정을 포함하는, 리소그래피 프로세스 최적화 방법.
18. 제 17 실시예에 있어서,
상기 제 1 정정은, 상기 기판 상의 상기 제 1 층 및 제 2 층과 상기 제 2 층 및 제 n 층의 제공 사이의, 측정 또는 리소그래피 프로세스 상태에 있어서의 기대된 변동에 대한 정정을 포함하는, 리소그래피 프로세스 최적화 방법.
19. 리소그래피 프로세스를 제어하는 제어 시스템으로서,
제 1 실시예 내지 제 14 실시예 중 어느 한 실시예에 따른, 기판들의 세트를 기판들의 복수 개의 서브세트로 파티셔닝하는 단계를 수행하기 위한 장치(arrangement);
제 1 실시예 내지 제 14 실시예 중 어느 한 실시예에 따른, 성능 파라미터의 지문을 결정하는 단계를 수행하기 위한 장치; 및
제 1 실시예 내지 제 14 실시예 중 어느 한 실시예에 따른, 상기 성능 파라미터에 대한 정정을 유도하는 단계를 수행하기 위한 장치를 포함하는, 제어 시스템.
20. 리소그래피 프로세스를 제어하는 제어 시스템으로서,
제 15 실시예 내지 제 18 실시예 중 어느 한 실시예에 따른, 성능 파라미터의 제 1 지문의 결정 단계를 수행하기 위한 장치; 및
제 15 실시예 내지 제 18 실시예 중 어느 한 실시예에 따른, 성능 파라미터의 제 2 지문의 결정 단계를 수행하기 위한 장치를 포함하는, 제어 시스템.
21. 리소그래피 장치로서,
패턴을 조명하도록 구성되는 조명 광학 시스템;
상기 패턴의 이미지를 기판 상에 투영하도록 구성되는 투영 광학 시스템; 및
제 19 실시예 또는 제 20 실시예에 따른 제어 시스템을 포함하는, 리소그래피 장치.
22. 제 19 실시예 또는 제 20 실시예의 제어 시스템을 포함하는 검사 장치.
22. 리소그래피 시스템으로서,
제 21 실시예에 따른 리소그래피 장치 또는 제 22 실시예에 따른 검사 장치를 포함하는, 리소그래피 시스템.
23. 제 1 실시예 내지 제 15 실시예 중 어느 한 실시예에 따른 방법을 구현하기 위한 머신-판독가능 명령의 하나 이상의 시퀀스를 포함하는, 컴퓨터 프로그램 제품.
비록 본문에서 IC의 제조에서 리소그래피 장치를 사용하는 것에 대해서 특별히 언급하였지만, 본 명세서에서 설명되는 리소그래피 장치는 다른 응용 분야, 예컨대 집적 광 시스템의 제조, 자기장 도메인 메모리용 유도 및 검출 패턴, 평판 디스플레이, 액정 디스플레이(LCD), 박막 자기 헤드, 등을 가질 수 있다는 것이 이해되어야 한다. 당업자는, 이러한 다른 응용예의 문맥에서, 본 명세서에서 사용된 "웨이퍼" 또는 "다이"와 같은 어떠한 용어의 사용도 각각 "기판" 또는 "타겟부"와 같은 좀 더 일반적인 용어와 동의어로 간주될 수 있음을 이해할 것이다. 본 명세서에서 기판은, 예를 들어 트랙(통상적으로 레지스트 층을 기판에 도포하고 노광된 레지스트를 현상하는 툴), 계측 툴 및/또는 검사 툴에서, 노광 전 또는 노광 후에 처리될 수 있다. 적용 가능한 범위에서, 본 명세서에서의 개시물은 이러한 기판 처리 툴 및 다른 기판 처리 툴에 적용될 수 있다. 또한, 예컨대 다층 집적회로를 생성하기 위하여 기판이 복수 회 처리될 수 있으므로, 본 명세서에 사용되는 기판이라는 용어는 이미 여러 번 처리된 층들을 포함한 기판을 지칭할 수 있다.
비록 위에서 광 리소그래피의 콘텍스트에서 본 발명의 실시예를 사용하는 것에 대해 특정하여 언급하였지만, 본 발명이 다른 애플리케이션, 예를 들어 임프린트(imprint) 리소그래피에서 사용될 수도 있고, 콘텍스트가 허용하는 경우 광 리소그래피로 제한되는 것이 아니라는 것이 인정될 것이다. 임프린트 리소그래피에서, 패터닝 장치의 토포그래피는 기판 상에 생성된 패턴을 정의한다. 패터닝 장치의 토포그래피는 기판에 공급된 레지스트의 층에 프레스될 수도 있고, 그 위에서 레지스트는 전자기 방사선, 열, 압력 또는 이들의 조합을 적용함으로써 경화된다. 패터닝 장치는 레지스트가 경화된 후에 레지스트 외부로 이동됨으로써 그 내부에 패턴을 잔류시킨다.
본원에서 사용된 "방사선" 및 "빔"이라는 용어는, 자외(UV) 방사선(예컨대, 약 365, 355, 248, 193, 157, 또는 126 nm의 파장을 가짐) 및 극자외(EUV) 방사선(예컨대, 5-20 nm 범위의 파장을 가짐), 및 이온 빔 또는 전자 빔과 같은 입자 빔을 포함하는, 모든 타입의 전자기 방사선을 망라한다.
본 명세서에 사용된 "렌즈"라는 용어는, 문맥이 허용한다면, 굴절, 회절, 반사, 자기, 전자자기, 및 정전기 광 컴포넌트를 포함하는 다양한 타입의 광 컴포넌트 중 임의의 것 또는 조합을 가리킬 수 있다.
비록 본 발명의 특정한 실시예가 위에서 설명되었지만, 본 발명은 설명된 것과 다르게 실시될 수 있다는 것이 이해될 것이다. 예컨대, 본 발명의 실시예는 위에서 개시된 바와 같은 방법을 기술하는 기계 판독 가능한 명령어들의 하나 이상의 시퀀스들을 포함하는 컴퓨터 프로그램, 또는 이러한 컴퓨터 프로그램이 저장되는 데이터 저장 매체(예컨대, 반도체 메모리, 자기 디스크 또는 광디스크)의 형태를 취할 수 있다.
위의 설명은 한정적인 것이 아니라 예시적인 의도로 제공된다. 따라서, 다음 진술되는 청구항의 범위로부터 벗어나지 않으면서, 설명된 바와 같은 본 발명에 변경이 이루어질 수 있다는 것이 당업자에게는 명백할 것이다.

Claims (15)

  1. 리소그래피 프로세스를 최적화하는 방법에 있어서,
    적어도 제 1 패터닝된 층을 갖는 기판들의 세트를 기판들의 복수 개의 서브세트로 파티셔닝하는 단계로서, 상기 파티셔닝은 상기 적어도 제 1 패터닝된 층과 연관된 특성들의 적어도 하나의 세트에 기초해 수행되는 것인, 파티셔닝 단계;
    상기 기판들의 세트 중 적어도 하나의 기판에 대하여, 적어도 상기 제 1 패터닝된 층과 연관된 성능 파라미터의 지문을 결정하는 단계; 및
    결정된 지문 및 상기 기판들의 세트의 파티셔닝에 기반하여, 상기 기판들의 세트로의 후속 층의 적용과 연관된 성능 파라미터에 대한 정정을 유도하는 단계를 포함하는, 리소그래피 프로세스 최적화 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 복수 개의 서브세트 각각은, 적어도 상기 제 1 패터닝된 층과 연관된 특성들의 세트 중 적어도 하나의 특성의 적어도 하나의 값과 연관되는, 리소그래피 프로세스 최적화 방법.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 특성들의 적어도 하나의 세트는, 적어도 상기 제 1 패터닝된 층과 연관된 적어도 하나의 성능 파라미터를 포함하는, 리소그래피 프로세스 최적화 방법.
  5. 제 1 항에 있어서,
    상기 결정하는 단계는,
    상기 기판의 제 2 층 및 제 n 층과 연관된 성능 파라미터의 제 1 지문을 결정하는 단계 - 상기 제 n 층은 상기 제 2 층 이전에 제공되고, 상기 제 2 층은 상기 제 1 패터닝된 층 이전에 제공됨 -; 및
    상기 제 2 층 및 제 n 층과 연관된 성능 파라미터의 지문 및 적어도 특성들의 추가적 세트에 기반하여, 상기 제 1 패터닝된 층 및 제 2 층과 연관된 성능 파라미터의 제 2 지문을 결정하는 단계를 포함하는, 리소그래피 프로세스 최적화 방법.
  6. 제 5 항에 있어서,
    상기 특성들의 추가적 세트는, 상기 기판 상의 제 1 층, 제 2 층 또는 제 n 층 중 적어도 하나의 제공과 연관된 적어도 하나의 프로세스 상태와 연관되는, 상기 기판의 특성을 포함하는, 리소그래피 프로세스 최적화 방법.
  7. 제 5 항에 있어서,
    상기 특성들의 추가적 세트는, 상기 기판 상의 상기 제 1 패터닝된 층 및 제 n 층과 연관된 성능 파라미터의 제 n 지문을 포함하고,
    제 3 지문은 제 1 정정을 포함하는, 리소그래피 프로세스 최적화 방법.
  8. 제 7 항에 있어서,
    상기 제 1 정정은, 상기 기판 상의 제 1 층 및 제 2 층과 상기 제 2 층 및 제 n 층의 제공 사이의, 측정 또는 리소그래피 프로세스 상태에 있어서의 기대된 변동에 대한 정정을 포함하는, 리소그래피 프로세스 최적화 방법.
  9. 제 1 항에 있어서,
    상기 성능 파라미터에 대한 정정을 유도하는 단계는,
    복수 개의 선행 층들 각각에 대한 적어도 하나의 결정된 지문에 더욱 기반하는, 리소그래피 프로세스 최적화 방법.
  10. 제 1 항에 있어서,
    상기 성능 파라미터는, 초점 오차, 정렬 오차, 또는 오버레이 오차 중 적어도 하나를 포함하는, 리소그래피 프로세스 최적화 방법.
  11. 리소그래피 프로세스를 제어하는 제어 시스템으로서,
    제 1 항에 따른, 기판들의 세트를 기판들의 복수 개의 서브세트로 파티셔닝하는 단계를 수행하기 위한 장치(arrangement);
    제 1 항에 따른, 성능 파라미터의 지문을 결정하는 단계를 수행하기 위한 장치; 및
    제 1 항에 따른, 상기 성능 파라미터에 대한 정정을 유도하는 단계를 수행하기 위한 장치를 포함하는, 제어 시스템.
  12. 리소그래피 장치로서,
    패턴을 조명하도록 구성되는 조명 광학 시스템;
    상기 패턴의 이미지를 기판 상에 투영하도록 구성되는 투영 광학 시스템; 및
    제 11 항에 따른 제어 시스템을 포함하는, 리소그래피 장치.
  13. 제 11 항에 따른 제어 시스템을 포함하는 검사 장치.
  14. 제 12 항에 따른 리소그래피 장치를 포함하는, 리소그래피 시스템.
  15. 제 1 항에 따른 방법을 구현하기 위한 머신-판독가능 명령의 하나 이상의 시퀀스를 포함하는 컴퓨터 프로그램을 저장하는, 컴퓨터-판독가능 기록 매체.
KR1020197032661A 2017-04-28 2018-03-28 리소그래피 프로세스의 최적화를 위한 방법 및 장치 KR102412940B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17168801.3A EP3396458A1 (en) 2017-04-28 2017-04-28 Method and apparatus for optimization of lithographic process
EP17168801.3 2017-04-28
PCT/EP2018/057926 WO2018197143A1 (en) 2017-04-28 2018-03-28 Method and apparatus for optimization of lithographic process

Publications (2)

Publication Number Publication Date
KR20190137132A KR20190137132A (ko) 2019-12-10
KR102412940B1 true KR102412940B1 (ko) 2022-06-23

Family

ID=58640777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197032661A KR102412940B1 (ko) 2017-04-28 2018-03-28 리소그래피 프로세스의 최적화를 위한 방법 및 장치

Country Status (6)

Country Link
US (2) US11099487B2 (ko)
EP (1) EP3396458A1 (ko)
KR (1) KR102412940B1 (ko)
CN (2) CN110573966B (ko)
TW (2) TWI786474B (ko)
WO (1) WO2018197143A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110546576B (zh) * 2017-04-28 2021-09-10 Asml荷兰有限公司 优化针对产品单元制造的工艺序列
EP3746946A1 (en) * 2018-01-31 2020-12-09 ASML Netherlands B.V. Method to label substrates based on process parameters
CN113366389A (zh) * 2019-01-29 2021-09-07 Asml荷兰有限公司 用于控制光刻工艺的方法及设备
EP3848757A1 (en) * 2020-01-13 2021-07-14 ASML Netherlands B.V. Method for controlling a lithographic apparatus
CN114270271A (zh) * 2019-08-22 2022-04-01 Asml荷兰有限公司 用于控制光刻装置的方法
US11079337B1 (en) * 2020-03-17 2021-08-03 International Business Machines Corporation Secure wafer inspection and identification
CN113552772B (zh) * 2020-04-23 2022-09-13 苏州苏大维格科技集团股份有限公司 变光阑数据处理方法
US11803128B2 (en) * 2020-10-15 2023-10-31 Changxin Memory Technologies, Inc. Control method and device of overlay accuracy

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050018163A1 (en) * 2003-07-23 2005-01-27 Asml Netherlands B.V. Lithographic apparatus, device manufacturing method, and computer-readable storage medium
US20080030701A1 (en) * 2006-08-03 2008-02-07 Asml Netherlands B.V. Individual wafer history storage for overlay corrections

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912983A (en) * 1997-01-24 1999-06-15 Oki Electric Industry Co., Ltd Overlay accuracy measuring method
TW511146B (en) * 2000-05-31 2002-11-21 Nikon Corp Evaluation method, position detection method, exposure method and device manufacturing method, and exposure apparatus
JP2002064046A (ja) 2000-08-21 2002-02-28 Hitachi Ltd 露光方法およびそのシステム
US6650955B1 (en) * 2001-12-18 2003-11-18 Advanced Micro Devices, Inc. Method and apparatus for determining a sampling plan based on process and equipment fingerprinting
US8808457B2 (en) * 2002-04-15 2014-08-19 Samsung Display Co., Ltd. Apparatus for depositing a multilayer coating on discrete sheets
US7062411B2 (en) * 2003-06-11 2006-06-13 Scientific Systems Research Limited Method for process control of semiconductor manufacturing equipment
US7333173B2 (en) * 2004-04-06 2008-02-19 Taiwan Semiconductor Manufacturing Company Method to simplify twin stage scanner OVL machine matching
US7443486B2 (en) * 2005-02-25 2008-10-28 Asml Netherlands B.V. Method for predicting a critical dimension of a feature imaged by a lithographic apparatus
EP1744217B1 (en) * 2005-07-12 2012-03-14 ASML Netherlands B.V. Method of selecting a grid model for correcting grid deformations in a lithographic apparatus and lithographic assembly using the same
US7645546B2 (en) * 2006-02-06 2010-01-12 Macronix International Co., Ltd. Method for determining an overlay correlation set
US8294907B2 (en) * 2006-10-13 2012-10-23 Asml Netherlands B.V. Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method
GB0800227D0 (en) * 2008-01-07 2008-02-13 Metryx Ltd Method of controlling semiconductor device fabrication
JP5166916B2 (ja) * 2008-03-04 2013-03-21 キヤノン株式会社 パターンの重ね合わせを行う装置およびデバイス製造方法
US8132128B2 (en) * 2008-10-31 2012-03-06 Synopsys, Inc. Method and system for performing lithography verification for a double-patterning process
NL2004716A (en) * 2009-06-17 2010-12-20 Asml Netherlands Bv Lithographic method and arrangement.
US8559001B2 (en) * 2010-01-11 2013-10-15 Kla-Tencor Corporation Inspection guided overlay metrology
NL2005997A (en) * 2010-02-19 2011-08-22 Asml Netherlands Bv Lithographic apparatus and device manufacturing method.
WO2011101183A1 (en) * 2010-02-19 2011-08-25 Asml Netherlands B.V. Lithographic apparatus, device manufacturing method and associated data processing apparatus and computer program product
CN102971674B (zh) * 2010-02-26 2015-07-15 密克罗尼克麦达塔公司 用于执行与多个管芯的图案对准的方法和装置
NL2007052A (en) * 2010-07-15 2012-01-17 Asml Netherlands Bv Calibration method and inspection apparatus.
US10295993B2 (en) * 2011-09-01 2019-05-21 Kla-Tencor Corporation Method and system for detecting and correcting problematic advanced process control parameters
NL2009345A (en) 2011-09-28 2013-04-02 Asml Netherlands Bv Method of applying a pattern to a substrate, device manufacturing method and lithographic apparatus for use in such methods.
US9760020B2 (en) * 2012-11-21 2017-09-12 Kla-Tencor Corporation In-situ metrology
US9442392B2 (en) * 2012-12-17 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Scanner overlay correction system and method
US9029810B2 (en) * 2013-05-29 2015-05-12 Kla-Tencor Corporation Using wafer geometry to improve scanner correction effectiveness for overlay control
US9070622B2 (en) * 2013-09-13 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for similarity-based semiconductor process control
KR102124111B1 (ko) * 2013-10-02 2020-06-18 에이에스엠엘 네델란즈 비.브이. 산업 공정과 관련된 진단 정보를 얻는 방법 및 장치
TWI560747B (en) * 2014-04-02 2016-12-01 Macromix Internat Co Ltd Method of manufacturing semiconductor and exposure system
JP6412163B2 (ja) * 2014-05-13 2018-10-24 エーエスエムエル ネザーランズ ビー．ブイ． メトロロジーに用いられる基板及びパターニングデバイス、メトロロジー方法、及びデバイス製造方法
KR102521159B1 (ko) * 2014-11-25 2023-04-13 피디에프 솔루션즈, 인코포레이티드 반도체 제조 공정을 위한 개선된 공정 제어 기술
KR101996492B1 (ko) * 2014-12-01 2019-07-04 에이에스엠엘 네델란즈 비.브이. 리소그래피 제조 프로세스에 관련된 진단 정보를 획득하기 위한 방법 및 장치, 진단 장치를 포함하는 리소그래피 처리 시스템
CN107430350B (zh) * 2015-02-04 2019-10-18 Asml荷兰有限公司 计量方法和设备、计算机程序和光刻系统
US9971478B2 (en) * 2015-04-10 2018-05-15 Asml Netherlands B.V. Method and apparatus for inspection and metrology
KR102145256B1 (ko) * 2015-04-10 2020-08-19 에이에스엠엘 네델란즈 비.브이. 검사와 계측을 위한 방법 및 장치
CN113050388A (zh) * 2015-04-10 2021-06-29 Asml荷兰有限公司 用于检测及量测的方法与装置
JP6568298B2 (ja) * 2015-07-13 2019-08-28 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィ装置およびデバイス製造方法
KR102136796B1 (ko) * 2015-10-19 2020-07-23 에이에스엠엘 네델란즈 비.브이. 비선형 거동의 영향을 저감시키는 방법 및 장치
WO2017067765A1 (en) * 2015-10-19 2017-04-27 Asml Netherlands B.V. Method and apparatus to correct for patterning process error
US9625831B1 (en) * 2015-11-25 2017-04-18 Kabushiki Kaisha Toshiba Exposure apparatus, exposure method and manufacturing method of semiconductor device
US11520239B2 (en) * 2016-02-22 2022-12-06 Asml Netherlands B.V. Separation of contributions to metrology data
JP6775593B2 (ja) * 2016-03-11 2020-10-28 エーエスエムエル ネザーランズ ビー．ブイ． 製造プロセスを制御するための補正を計算する方法、メトロロジ装置、デバイス製造方法、及びモデリング方法
US10353299B2 (en) * 2016-06-01 2019-07-16 Canon Kabushiki Kaisha Lithography method, determination method, information processing apparatus, storage medium, and method of manufacturing article
CN109478021B (zh) * 2016-07-11 2021-01-01 Asml荷兰有限公司 用于确定性能参数的指纹的方法和设备
US10712672B2 (en) * 2016-07-22 2020-07-14 Asml Netherlands B.V. Method of predicting patterning defects caused by overlay error
EP3279735A1 (en) * 2016-08-01 2018-02-07 ASML Netherlands B.V. Metrology method and apparatus, computer program and lithographic system
EP3290911A1 (en) * 2016-09-02 2018-03-07 ASML Netherlands B.V. Method and system to monitor a process apparatus
EP3312693A1 (en) 2016-10-21 2018-04-25 ASML Netherlands B.V. Methods & apparatus for controlling an industrial process
WO2018072980A1 (en) 2016-10-21 2018-04-26 Asml Netherlands B.V. Methods of determining corrections for a patterning process
KR102328439B1 (ko) * 2016-10-26 2021-11-17 에이에스엠엘 네델란즈 비.브이. 리소그래피 프로세스의 최적화 방법
EP3339959A1 (en) * 2016-12-23 2018-06-27 ASML Netherlands B.V. Method of determining a position of a feature
CN114690591A (zh) * 2016-12-23 2022-07-01 Asml荷兰有限公司 计算机程序产品和形貌确定方法
JP2020509431A (ja) * 2017-02-22 2020-03-26 エーエスエムエル ネザーランズ ビー．ブイ． コンピュータによる計測
EP3379332A1 (en) * 2017-03-24 2018-09-26 ASML Netherlands B.V. Lithographic apparatus being operable to determine pellicle degradation compensation corrections
EP3382606A1 (en) * 2017-03-27 2018-10-03 ASML Netherlands B.V. Optimizing an apparatus for multi-stage processing of product units
KR102296942B1 (ko) * 2017-05-05 2021-09-01 에이에스엠엘 네델란즈 비.브이. 디바이스 제조 프로세스의 수율의 예측 방법
EP3435162A1 (en) * 2017-07-28 2019-01-30 ASML Netherlands B.V. Metrology method and apparatus and computer program
CN110998449B (zh) * 2017-08-07 2022-03-01 Asml荷兰有限公司 计算量测
EP3444674A1 (en) * 2017-08-14 2019-02-20 ASML Netherlands B.V. Method and apparatus to determine a patterning process parameter
EP3447580A1 (en) * 2017-08-21 2019-02-27 ASML Netherlands B.V. Method of calibrating focus measurements, measurement method and metrology apparatus, lithographic system and device manufacturing method
US10520829B2 (en) * 2017-09-26 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Optical proximity correction methodology using underlying layer information
EP3518040A1 (en) * 2018-01-30 2019-07-31 ASML Netherlands B.V. A measurement apparatus and a method for determining a substrate grid
EP3746946A1 (en) * 2018-01-31 2020-12-09 ASML Netherlands B.V. Method to label substrates based on process parameters
US10642161B1 (en) * 2018-10-10 2020-05-05 International Business Machines Corporation Baseline overlay control with residual noise reduction
US20230258446A1 (en) * 2022-02-17 2023-08-17 Kla Corporation Estimating in-die overlay with tool induced shift correction

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050018163A1 (en) * 2003-07-23 2005-01-27 Asml Netherlands B.V. Lithographic apparatus, device manufacturing method, and computer-readable storage medium
US20080030701A1 (en) * 2006-08-03 2008-02-07 Asml Netherlands B.V. Individual wafer history storage for overlay corrections

Also Published As

Publication number Publication date
EP3396458A1 (en) 2018-10-31
US11099487B2 (en) 2021-08-24
US20210349402A1 (en) 2021-11-11
US20200026201A1 (en) 2020-01-23
CN110573966B (zh) 2022-08-16
TWI786474B (zh) 2022-12-11
TWI709824B (zh) 2020-11-11
CN110573966A (zh) 2019-12-13
TW201903534A (zh) 2019-01-16
KR20190137132A (ko) 2019-12-10
WO2018197143A1 (en) 2018-11-01
TW202125119A (zh) 2021-07-01
CN115309005A (zh) 2022-11-08

Similar Documents

Publication Publication Date Title
KR102412940B1 (ko) 리소그래피 프로세스의 최적화를 위한 방법 및 장치
TWI656413B (zh) 用於控制工業製程的方法與設備
KR102353216B1 (ko) 측정치 획득 방법, 프로세스 단계 수행 장치, 계측 장치, 디바이스 제조 방법
TWI649641B (zh) 判定圖案化製程之校正之方法、元件製造方法、用於微影裝置之控制系統及微影裝置
KR102269301B1 (ko) 리소그래피 방법 및 리소그래피 장치
US10078273B2 (en) Lithographic apparatus with data processing apparatus
KR102469136B1 (ko) 리소그래피 프로세스 및 장치, 그리고 검사 프로세스 및 장치
TWI630465B (zh) 計算用於控制製程的修正之方法、度量衡設備、元件製造方法、及模型化方法
TW201921178A (zh) 微影裝置、元件製造方法及相關資料處理裝置與電腦程式產品
KR102451504B1 (ko) 제품 유닛들의 제조를 위한 공정들의 시퀀스의 최적화
KR102283493B1 (ko) 피쳐의 위치를 결정하는 방법
EP3312672A1 (en) Methods of determining corrections for a patterning process, device manufacturing method, control system for a lithographic apparatus and lithographic apparatus
TWI753479B (zh) 用於組態微影設備之方法及電腦程式產品
TWI622860B (zh) 用於控制微影裝置之方法、微影裝置及元件製造方法
TW201830157A (zh) 判定度量衡系統之最佳操作參數設定
KR20220034902A (ko) 리소그래피 장치 제어 방법
KR20210107849A (ko) 리소그래피 프로세스를 제어하기 위한 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant