JP2004524688A - 少なくとも1つまたは2つの半導体ウエハを露出するための方法 - Google Patents
少なくとも1つまたは2つの半導体ウエハを露出するための方法 Download PDFInfo
- Publication number
- JP2004524688A JP2004524688A JP2002568104A JP2002568104A JP2004524688A JP 2004524688 A JP2004524688 A JP 2004524688A JP 2002568104 A JP2002568104 A JP 2002568104A JP 2002568104 A JP2002568104 A JP 2002568104A JP 2004524688 A JP2004524688 A JP 2004524688A
- Authority
- JP
- Japan
- Prior art keywords
- parameters
- alignment
- wafer
- overlay
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
- G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【選択図】図1
Description
【0001】
本発明は、あるパターンを用いて少なくとも2つの半導体ウエハを露出するための方法であって、この露出は露出ツール内で実行され、この露出ツール内のアライメントは、そのウエハのそれぞれの特性に依存する第1のセットのアライメントパラメータおよび露出ツールオフセットを説明する第2のセットのアライメントパラメータに応じて形成された方法、ならびに少なくとも1つの半導体ウエハを露出するための方法に関する。
【背景技術】
【0002】
半導体ウエハ製造では、ツールおよびプロセス制御は、製造設備の高品質かつ高効率のデバイス生産を提供することに関する主要な問題の内の1つである。典型的には、プロセス制御は、ウエハが製造ツール内で処理された後に、ウエハ群のいくつかの特性(例えば、ロット)を測定することによって実行される。1つの例は、露出の後のロットの半導体ウエハの臨界寸法を測定することである。このロットは、通常バッチで処理される。処理ツールおよび検査ツールが工場(fab)の異なる部分でグループ化されるために、バッチの処理が終了した後に、ロットでまとめられたウエハが工場を通って移動する。最終的には、ロットのウエハは、検査ツールで測定され、測定された特性は、プロセスツールの問題(フォーカスアライメント、リソグラフィッククラスタで処理されたウエハの場合ではコーティングまたは現像問題)を明らかにし得る。しばしば、これらの問題は、ツールのパラメータ(ウエハを処理するために使用される)を調整することによって固定され得る。従って、検査結果を、ツールパラメータを補正するための入力として使用する処理ツールセットアップを調整した場合、半導体ウエハの次の入来バッチまたはロットは、ツールパラメータの改善されたセットを用いて処理されることにより、増加した生産量を生じる。
【0003】
通常、検査ツールにおけるこれらの測定は、動的または静的サンプリングに基づく。典型的には、バッチ内の全てのデバイスが制御されるわけではなく、むしろ統計的な方法がその測定のためにロットのサブサンプルを抽出するために使用され、その結果は、処理されるべき新しい入来バッチデバイスのためにフィードバックされる。従って、改善されたツールパラメータを用いて製造された次の入来バッチデバイスは、常にそうではないが、ツールパラメータに対して以前のバッチと同じ態様で挙動することが想定される。
【0004】
統計的なプロセス制御(SPC)の従来の方法を用いることによって、いくつかのさらなる不利が発生する。1つの不利は、バッチまたはロットのウエハを処理し、そのウエハが処理ツールセットアップに関する問題を提示する検査ツールにおいて選択的に測定されただけであり、全てのウエハが再加工のために移動されなければならない(これらのウエハの各々がこれらの問題によって恐らく最も影響を受けるためである)ことである。従って、自由な検査ツール能力ならびにこのプロセスツールのスループットおよび生産量が不利に低減される。
【0005】
さらに、単一のデバイスに関する問題は、例えば、常にロット内の第1のウエハのみがる問題によって影響されるが、統計的サンプリングによる検査のために選択されない場合、補償され得ない。この場合、プロセスツールにおけるパラメータのドリフトの原因は、認識されなくてもよいし、ツールパラメータが測定されたパラメータのドリフトに応答して不適切に調整されてもよい。従って、高価なプロセスツール能力が浪費され、デバイスを製造するための時間が不利に増大される。
【発明の開示】
【発明が解決しようとする課題】
【0006】
従って、本発明の主要な目的は、半導体ウエハのロットまたはバッチのスループットをプロセスツール内で加速し、そのウエハ生産量を増大させ、半導体ウエハ製造のコストを節減することである。
【課題を解決するための手段】
【0007】
本目的は、あるパターンを用いて少なくとも2つの半導体ウエハを露出するための方法であって、この露出は露出ツール内で実行され、この露出ツール内のアライメントは、そのウエハのそれぞれの特性に依存する第1のセットのアライメントパラメータおよび露出ツールオフセットを説明する第2のセットのアライメントパラメータに応じて実行される方法によって解決される。この方法は、そのウエハを露出するためにその露出ツールに第1の半導体ウエハを供給するステップと、その第1のセットのアライメントパラメータに関する値を決定しつつ、その第1の半導体ウエハのアライメントを実行するステップと、その第1および第2のセットのアライメントパラメータの組み合わせを用いてその第1の半導体ウエハを露出するステップと、その第1の半導体ウエハ上のその第1のパターンのオーバーレイ精度を表すパラメータのセットに関する値を決定するステップと、そのパターンのオーバーレイ精度を補正するためのアライメントパラメータのその第2のセットの値を調整するステップと、その調整された値に応答して、アライメントを含む半導体ウエハを露出するステップとを含む。
【0008】
本発明による方法を用いると、種々の態様で決定され得る第1の半導体ウエハのオーバーレイ測定の結果は、バッチ内の以下のまたは任意の他の第2のウエハに関するツールパラメータセットアップを変更するために使用される。本発明の観点では、アライメントは、アライメントパラメータの2つのセットを用いて実行される。アライメントパラメータの第1のセットは、個々のウエハがアライメントされ、露出領域のグリッドがウエハ上にどのようにして設けられるかについての態様を説明する。このようなパラメータの例は、チップの拡大、xおよびy方向のシフト、xおよびy方向のグリッドスケール、xおよびy方向の直交性、チップの回転等である。これらのパラメータは、ウエハステッパーおよびスキャナーのために使用されることにより、スキャナーの場合では、チップ拡大はxおよびy方向に別個に調整可能である。このようなパラメータは、ウエハの任意の露出の前のアライメントの間に決定される。
【0009】
同じパラメータであるが、異なる値を有するパラメータは、露出ツールオフセットを説明するアライメントパラメータの第2のセットを構成する。これらのオフセット値の各々は、その第1のセットの値が決定された後、アライメントパラメータの第1のセットの対応するパラメータに加えられるか、またはそのパラメータから引かれるかである。これらのツールオフセットパラメータは、半導体ウエハのアライメントの間のミスアライメントを補正するために使用される。
【0010】
露出されただけであるか、または露出ツールにおいて露出されるべき第1の半導体上のパターンのオーバーレイ精度を表すアライメントパラメータのセットに関する値を決定することによって、アライメント性能の品質が検査され得る。一般的には、オーバーレイ精度を表すパラメータのセットがアライメントパラメータのセットに関係付けられ得る。従って、本発明によると、ツールオフセットアライメントパラメータの第2のセットは、そのオーバーレイデータが許容差レベルを越える値を明らかにする場合には、露出されていたかまたは露出されるべきかのいずれかのパターンのオーバーレイ精度を補正するように、その値に調整される。
【0011】
この目的は、ツールオフセットパラメータが、少なくとも1つの半導体ウエハを用いて既に調整され得る同様な方法を用いてさらに解決され得る。アライメントされ、随意に露出されたさらなるウエハを用いることによって、ツールオフセットパラメータでさえもさらに精密化され得る。補正されたツールオフセットパラメータは、その生産量が有利に増大されるために、改善されたツールセットアップを必ず直接的に生じる。さらに、本発明による方法は、必要なアライメントパラメータの第2のセットの値の調整が再現的になくなるまでに数回繰り返され得るという意味では、高度なプロセス制御と同様な方法と組み合わせられ得、その後オーバーレイ精度を表すパラメータのセットの値に関する決定ステップが省略され得る。従って、本発明の方法の適用は、露出後のウエハの検査時間の量が低減されることによりコストが節減され得る状況を生じる。さらに、有利にも増大された生産量が低減されたスループット時間を生じる。
【0012】
本発明の別の局面では、オーバーレイ精度を式を用いて反映させるパラメータを計算する場合、およびアライメントパラメータ(すなわち、ツールオフセットアライメントパラメータ)の第2のセットを調整する場合の各々が半導体ウエハの露出前に実行される。本発明によるこの方法の局面は、アライメントパラメータのセットがその値を用いて構成されるまでに、ウエハが露出されず、最終的な露出に対して十分な品質を提供するという利点を有する。従って、この生産量は、依然としてさらに増大され、そのスループット時間でさえもさらに減少され、そのコストは、有利に低減される。
【0013】
さらなる局面では、オーバーレイ精度を表すパラメータのセットに関する値を決定するステップは、露出ツールアライメントにおいて決定されたこれらのアライメントパラメータ(すなわち、アライメントパラメータの第1のセット)からの値を計算することによって実行されるように考えられる。この計算は、検査ツールを用いて測定されたオーバーレイパラメータが、数式を用いて導かれるか、または計算されてもよいという事実に基づき得る。この数式は、第1のセットのアライメントパラメータの組み合わせを含み、このパラメータの各々は、露出ツールに依存する係数が提供される。この決定は、対応するオーバーレイパラメータの測定のサンプルを高精度に復元することが見出される。この係数は、完全なツールオフセットのために一度決定されなければならず、次いで対応する露出ツールの次の完全なセットアップが実行されるまで再使用され得る。典型的には、これは、週または月単位の継続時間である。
【0014】
従って、オーバーレイパラメータは、対応するアライメントパラメータの決定が終了される場合、露出ツールのアライメントの直後に公知になる。これは、優先的にアライメント測定によって発生する。オーバーレイパラメータのセットに関する値が計算から公知であるため、検査ツールを用いる測定が省略されることによって、さらに低減されたウエハスループット時間を生じ得る。次いでアライメントパラメータの第2のセット(すなわちツールオフセットアライメントパラメータ)は、計算されたオーバーレイパラメータのセットに従って調整される。
【0015】
さらなる局面では、オーバーレイ精度を表すパラメータのセットの値を計算するための数式は、使用された露出ツールに依存する各アライメントパラメータの前に係数を有する線形関数であると考えられる。線形関数を用いて、オーバーレイ測定結果を復元するための高度な精度が見出され、簡単で直線的な計算ステップを生じる。この場合、わずかばかりの係数が含まれる。
【0016】
さらなる局面では、許容差レベルに対応する閾値を越えるオーバーレイ精度を表すパラメータのセットに関する値の結果として生じるバッチ列の停止が考慮される。バッチまたはロット処理が停止された後、システム保守が警告信号に応答して実施され得る。この警告信号はこの場合に発行される。上記露出ツールをリセットした後で、半導体ウエハの処理が継続され得る。
【0017】
さらなる局面では、ウエハパターンのオーバーレイ精度を表すパラメータのセットの値の第2の決定が考慮される。パターンのオーバーレイ精度を表すパラメータのセットのパラメータの内の1つが予め決定された許容差レベルを越えて増大する場合に、警告信号が発行される。次いで、パラメータの詳細な研究およびその許容差レベルを越える理由が、オーバーレイパラメータの値を測定することによって実行され得、それにより、アライメントパラメータの第1のセットからの式を用いて優先的に計算されてきた。
【0018】
さらなる局面では、少なくとも2つの半導体ウエハの各々が、オーバーレイツールにおいて検査されることなく露出された後に、次の製造ステップにおいて処理されることが考慮される。
【0019】
さらなる局面では、ツールオフセットアライメントパラメータのセットの値はまた、線形式を用いてオーバーレイ精度を表すパラメータのセットからも計算されることが考慮される。この特徴はオーバーレイパラメータ決定からアライメント手順のための高速フィードバックを提供する。
【0020】
さらなる局面では、オーバーレイ精度を表すパラメータのセットに関する値を計算するための式を調整するために、検査ツール40におけるオーバーレイ精度を表すパラメータのセットのための値の測定と比較して、制御ユニット100によって実行されたオーバーレイ精度を表すパラメータのセットのための値の計算結果によってニューロンネットワークが構築される。
【0021】
本発明は、添付の図面と共に付与された本発明の実施形態の以下の説明を参照することによってより良好に理解される。
【発明を実施するための最良の形態】
【0022】
本発明の方法の実施形態による処理ステップ20、30、40、90によるウエハフローの制御は、図1に示される。太矢印は物理的なウエハフローを表す一方で、細矢印は、アライメントパラメータに対応する情報、信号またはデータのいずれか、あるいは情報、信号、およびデータを表す。半導体ウエハバッチ列10が露出のために供給される。露出ステップ30において露出される前に、バッチの第1の半導体ウエハ1は、露出ツール35内部のウエハステージ上のアライメントステップ20を経験する。
【0023】
ウエハが露出された後、アライメントステップ20の間に測定されたウエハアライメントパラメータデータが制御ユニット100内で調査される。従って、ウエハアライメントパラメータデータを用いることによって、制御ユニットは、関連する検査オーバーレイデータ(すなわち、第1の半導体ウエハ1上に構造化されたパターンのオーバーレイ精度を表すオーバーレイパラメータのセットに関する値)を計算する。
【0024】
例えば、オーバーレイパラメータとして表現されたチップ拡大は、線形式を用いて計算される。
【0025】
【数1】
ここで、chip_mag(overlay)は、オーバーレイ精度を表すパラメータとしてチップ拡大を表し、chip_mag(align)は、アライメントステップの間に決定されたようなウエハアライメントパラメータとしてチップ拡大を表し、scale_xおよびscale_yは、xおよびy方向のグリッドスケーリングをそれぞれ表す。係数1.24、0.50、および0.50は、露出ツールに依存し、典型的なツールセットアップの継続時間の間に固定される。
【0026】
次いで、計算されたオーバーレイパラメータ値は、製品に提供されたオーバーレイ精度の仕様に従う許容差のレベルに依存するパラメータと比較される。計算されたオーバーレイデータの1つの側面は、十分な結果を提供する(すなわち、許容差の範囲内で)場合、ウエハは、次のプロセスステップ90に転送される。一方で、オーバーレイデータがその許容差レベルを越えて増加する値を計算した場合、ウエハはオーバーレイパラメータの第2の決定(すなわち測定)を実行するための検査ツール40に送られる。この測定が不十分なオーバーレイ品質を明らかにする場合、ウエハが再加工50に送られる一方で、このオーバーレイ測定が、逆に十分なオーバーレイを明らかにする場合に、ステップ90に送られ得る。後者の場合、ウエハアライメントパラメータのセットの値からオーバーレイパラメータのセットに関する値を決定するために、制御ユニット100において使用された計算式の再決定が不適切であり得る。にもかかわらず、新しいアライメントオフセットは、以下のように、検査ツール40の測定結果に従って制御ユニット100によって決定され得る。
【0027】
警告信号105が上述のように半導体ウエハ1のさらなる処理を制御するための制御ユニット100によって発行される一方で、ツールオフセットパラメータのセットに関するさらに調整された値は、アライメント手順のために制御ユニット100によって決定される。これらの値は、アライメントステップ20の間に決定されたウエハアライメントパラメータのセットの値に追加される。次いで、第2の半導体ウエハ2は、図1の露出ユニット30内の点線によって示されたように、調整されたツールオフセットパラメータ値を用いて露出ツール35においてアライメントかつ露出される。第1の半導体ウエハ1に対するこの値は、制御ユニット100によって誘導された可能なミスアライメントを補正する。このアライメントデータは、また露出の前に制御ユニット100によって受け取られ得るが、アライメントステップ20へのフィードバックによって以下の第2の半導体ウエハ2のアライメントが提供されるのみである。第1の半導体1の露出は、ツールオフセットアライメントパラメータのセット(アライメントパラメータの第1のセット)に関する本来付与された値を用いて実行される。
【0028】
本発明の別の実施形態は図2に示される。これは、図1に示された実施形態とは制御ユニット100から閉ループフィードバックを形成している点で異なる。露出ステップ30において露出されているウエハの前のアライメント20の後に、制御ユニット100は、ウエハアライメントパラメータ決定、オーバーレイパラメータ計算、およびツールオフセットパラメータ調整を実行する。半導体ウエハ1がアライメントされる間に、アライメントパラメータに関する値は、制御ユニット100によって受け取られる。以前の実施形態の制御ユニット100の場合、次いでオーバーレイ精度を表すオーバーレイパラメータのセットに関する値を計算する。半導体ウエハ1がまだ露出されておらず、依然としてアライメントステップ20を実行しているため、ツールオフセットアライメントパラメータは、オーバーレイ精度の場合において調整され得ることにより、ツールオフセットは、同じ第1の半導体ウエハ1に対して改良され得る。
【0029】
露出された後、オーバーレイ制御は、制御ユニット100により計算されたオーバーレイ結果の統計的検証を実行するための統計的プロセス制御(SPC)101によって随意に発行され得る。
【0030】
本発明による方法と従来技術との比較は、図3〜図5に示される。例として、チップ拡大に関するツールオフセットパラメータは、計算のための入力としてxおよびy方向でウエハアライメントパラメータを用いて導かれる。3ヶ月の期間の間のいくつかのウエハの測定期間の間の両方の方向におけるグリッドスケールは図3に示される。例えば、y方向のグリッドスケールが、約1.3および3ppmの2つの異なる値の各々の周辺で散乱していることが容易に理解され得る。
【0031】
アライメントパラメータとして表現された代替のグリッドスケールがオーバーレイ精度を表現するパラメータとして表現されたチップ拡大に関する影響を有することが理解されている。従って、チップ拡大(アライメントパラメータとして表現された時間)は、グリッドスケールデータのジャンプを補正するためにオフセットが提供され得る。図4では、従来の最適なオーバーレイ精度を提供するために使用されてきた対応するツールオフセットが菱形として示される。このツールオフセットは、ツールオフセットアライメントパラメータチップ拡大に関する5つの異なる値に固定された。この値は、図3と同じ3ヶ月の期間かつ同じツールおよびウエハを用いるとして、最初に1.3ppm、次いで2ppm、その後に続く1ppm、3ppm、そして最後に1.9ppmである。
【0032】
図5では、対応する菱形は、チップ拡大に関するオーバーレイ精度に関する最終結果を明らかにする。この従来技術の場合は、チップ拡大において+2ppm〜−2ppmの大きい散乱によって特長付けられる。この異なって設定されたツールオフセットパラメータチップ拡大(図4の菱形)は、図5において円によって表されたデータの線形シフト(オフセット)を提供し、この円は、アライメントの間に付与されたオフセットなしで測定されたような測定されたチップ拡大オーバーレイパラメータを表す。従って、異なって設定されたオフセットパラメータは、オーバーレイのための許容差ウインドウに有利に測定されたオーバーレイデータをシフトさせたことにより、例えば、オフセットパラメータは、−1ppm〜+1ppmのチップ拡大のための範囲によって表され得る。しかし、このハンドセットチップ拡大オフセットは、図5から明らかである、菱形および円形の大きい散乱を妨げることができない。それによりこの従来技術の場合、再加工の量は不利に大きい。
【0033】
本発明の実施形態を用いて(例えば、図2に従って)、ツールオフセットパラメータチップ拡大が各ウエハに対して個々に計算され得る。以下の式のように直線式が使用される。
【0034】
【数2】
この式により、chip_mag(offset)は、ツールパラメータチップ拡大を表し、scale_xおよびscale_yは、xおよびy方向のウエハアライメントパラメータグリッドスケーリングをそれぞれ表す。係数4.21、0.44、および0.55は、ツールセットアップの変化の観点で以前に決定された(例えば、保守の後)。
【0035】
この式を用いて計算された理想的なオフセットは、図4の矩形のセットとして表示される。データは従来導かれたツールオフセットチップ拡大付近で散乱する。しかし、この散乱は、チップ拡大オーバーレイデータ散乱の補正によって発生するため、オーバーレイ結果の品質は図5の矩形によって見られるように著しく増加された。オーバーレイチップ拡大のための全ての値は、−1ppm〜+1ppmの許容差レベルの範囲内にある。従って、その生産量が有利に増加され、そのスループット時間が効率的に低減される。さらに、自由な検査ツール能力が得られる。なぜなら、ほとんどの場合のオーバーレイ制御は、本発明による方法を用いてスキップされ得るためである。
【図面の簡単な説明】
【0036】
【図1】図1は、本発明の実施形態による、リソグラフィーおよびアライメントフィードバックにおけるウエハプロセスフローを概略的に示す。
【図2】図2は、本発明による、露出前のオフセット調整を含む実施形態を除いて、図1と同じ図を示す。
【図3】図3は、3ヶ月の期間内のDRAMウエハの露出のためのアライメントの間のウエハアライメントパラメータとして測定されたxおよびy方向におけるグリッドスケールデータ対露出日付の図を示す。
【図4】図4は、図3に示されたのと同じDRAMウエハの露出のために、本発明の実施形態による同じパラメータに対して計算されたオフセット値(矩形)で過剰にプロットされた(overplotted)日付対従来技術によるツールオフセットチップ拡大(菱形)に関する使用された値の図を示す。
【図5】図5は、図3に示されたのと同じDRAMウエハのために、従来技術に従って適用されたツールオフセットを有する(菱形)、およびオフセットを有さない(円形)、ならびに本発明の実施形態によって計算されたオフセット(矩形)と共に、KLAオーバーレイ検査ツールを用いて測定されたようなパターンのオーバーレイ精度を表すオーバーレイパラメータチップ拡大のプロットを示す。
【符号の説明】
【0037】
1 第1の半導体ウエハ
2 第2の半導体ウエハ
10 ウエハのバッチまたはロット
20 アライメント
30 露出ステップ
35 露出ツール
40 オーバーレイ検査
50 再加工
90 次のプロセスステップ
100 制御ユニット
101 統計的プロセス制御
105 警告信号
Claims (8)
- あるパターンを用いて少なくとも2つの半導体ウエハ(1、2)を露出させるための方法であって、該露出は露出ツール(35)内で実行され、アライメント(20)は、該ウエハ(1、2)のそれぞれの特性に依存する第1のセットのアライメントパラメータおよび露出ツールオフセットを説明する第2のセットのアライメントパラメータに応じて実行され、
i)該ウエハを露出するために該露出ツール(35)に第1の半導体ウエハ(1)を供給するステップと、
ii)該第1のセットのアライメントパラメータに関する値を決定しつつ、該第1の半導体ウエハ(1)のアライメント(20)を実行するステップと、
iii)該第1および第2のセットのアライメントパラメータの組み合わせを用いて該第1の半導体ウエハを露出するステップと、
iv)使用している該第1のセットのアライメントパラメータから該第1の半導体ウエハ(1)上の該第1のパターンのオーバーレイ精度を表すパラメータのセットに関する値を計算するステップであって、該オーバーレイ精度を表す該パラメータのそれぞれに対する式は、該第1のセットの該アライメントパラメータの各々の関数である、ステップと、
v)該パターンのオーバーレイの不精度を補正するために該第2のセットのアライメントパラメータの値を調整するステップと、
vi)該調整された値に応答して、アライメント(20)を含む該第2の半導体ウエハ(2)を露出させるステップと
を含む、あるパターンを用いて少なくとも2つの半導体ウエハを露出するための方法。 - あるパターンを用いて少なくとも1つの半導体ウエハ(1)を露出させるための方法であって、該露出は露出ツール(35)内で実行され、アライメントは、該ウエハのそれぞれの特性に依存する第1のセットのアライメントパラメータおよび露出ツールオフセットを説明する第2のセットのアライメントパラメータに応じて実行され、
i)該ウエハを露出するために該露出ツール(35)に少なくとも1つの半導体ウエハ(1)を供給するステップと、
ii)該第1のセットのアライメントパラメータに関する値を決定しつつ、該少なくとも1つの半導体ウエハのアライメント(20)を実行するステップと、
iii)使用している該第1のセットのアライメントパラメータから該少なくとも1つの半導体ウエハ(1)上の該パターンのオーバーレイ精度を表すパラメータのセットに関する値を計算するステップであって、該オーバーレイ精度を表す該パラメータのそれぞれに対する式は、該第1のセットの該アライメントパラメータの各々の関数である、ステップと、
iv)該パターンのオーバーレイの不精度を補正するために該第2のセットのアライメントパラメータの値を調整するステップと、
v)該ウエハアライメントに関する該第1および第2のセットのアライメントパラメータの組み合わせを用いて、該調整に応答して、アライメント(20)を含む該少なくとも2つの半導体ウエハ(2)を露出させるステップと
を含む、あるパターンを用いて少なくとも2つの半導体ウエハを露出するための方法。 - 前記式は、前記第1のセットの前記アライメントパラメータの各々において線形関数であり、
該第1のセットの該アライメントパラメータの各々は、係数が供給され、使用された露出ツール(35)に依存することを特徴とする、請求項1または2に記載の方法。 - 前記パターンの前記オーバーレイ精度を表すパラメータの前記セットのパラメータの内の1つが予め決定された許容差レベルを越えて増大する場合に、警告信号(105)を発行し、
該警告信号(105)に応答して、システム保守を実行するための前記露出ツール(35)との処理を停止し、
該露出ツール(35)をリセットした後に処理を継続することによって特徴付けられる、請求項1、2または3のいずれかに記載の方法。 - 前記パターンの前記オーバーレイ精度を表すパラメータの前記セットのパラメータの内の1つが予め決定された許容差レベルを越えて増大する場合に、警告信号(105)を発行し、
前記半導体ウエハ上の該パターンの該オーバーレイ精度を反映するパラメータの該セットは、該半導体ウエハ(1)が該パターンを用いて露出された後に、オーバーレイ検査ツール(40)を用いてパラメータを測定することによって第2の時間の間に導き出されることによって特徴付けられる、請求項1、2または3のいずれかに記載の方法。 - 前記半導体ウエハの各々は、オーバーレイ検査ツール(40)において検査されることなく露出(30)後に次の製造ステップにおいて処理される点において特徴付けられる、請求項1〜5のいずれかに記載の方法。
- 前記第2のセットのアライメントパラメータの値に関する調整ステップは、ある式を用いて前記オーバーレイ精度を表す該パラメータのセットの値から該第2のセットのアライメントパラメータの値を計算することによって実行される点において特徴付けられる、請求項1〜6のいずれかに記載の方法。
- ニューロンネットワークが、前記オーバーレイ精度を表すパラメータのセットに関する値を計算するための式を調整するために、前記検査ツール(40)におけるオーバーレイ精度を表すパラメータのセットに関する値の測定と比較して、制御ユニット(100)によって実行されたオーバーレイ精度を表すパラメータのセットのための値の計算結果によって構築される点において特徴付けられる、請求項3〜7のいずれかに記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01104358A EP1235109A1 (en) | 2001-02-23 | 2001-02-23 | Method for exposing at least one or at least two semiconductor wafers |
PCT/EP2002/002029 WO2002069047A1 (en) | 2001-02-23 | 2002-02-25 | Method for exposing at least one or at least two semiconductor wafers |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004524688A true JP2004524688A (ja) | 2004-08-12 |
JP4117195B2 JP4117195B2 (ja) | 2008-07-16 |
Family
ID=8176572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002568104A Expired - Fee Related JP4117195B2 (ja) | 2001-02-23 | 2002-02-25 | 少なくとも1つまたは2つの半導体ウエハを露出するための方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6979522B2 (ja) |
EP (2) | EP1235109A1 (ja) |
JP (1) | JP4117195B2 (ja) |
KR (1) | KR100549054B1 (ja) |
TW (1) | TW557490B (ja) |
WO (1) | WO2002069047A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013520020A (ja) * | 2010-02-19 | 2013-05-30 | エーエスエムエル ネザーランズ ビー.ブイ. | リソグラフィ装置及びデバイス製造方法 |
KR101487590B1 (ko) | 2012-12-17 | 2015-01-29 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 스캐너 오버레이 정정 시스템 및 방법 |
US9442392B2 (en) | 2012-12-17 | 2016-09-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Scanner overlay correction system and method |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7403259B2 (en) * | 2003-10-17 | 2008-07-22 | Asml Netherlands B.V. | Lithographic processing cell, lithographic apparatus, track and device manufacturing method |
US8164736B2 (en) * | 2007-05-29 | 2012-04-24 | Nikon Corporation | Exposure method, exposure apparatus, and method for producing device |
JP5259380B2 (ja) * | 2008-12-24 | 2013-08-07 | 株式会社東芝 | 半導体装置の製造方法 |
NL2013249A (en) | 2013-08-20 | 2015-02-23 | Asml Netherlands Bv | Lithography system and a machine learning controller for such a lithography system. |
CN105223785B (zh) * | 2015-10-30 | 2017-12-19 | 武汉新芯集成电路制造有限公司 | 提高晶片产品套准精度的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0044450B1 (en) | 1980-07-10 | 1985-11-13 | International Computers Limited | Digital adder circuit |
US5124927A (en) * | 1990-03-02 | 1992-06-23 | International Business Machines Corp. | Latent-image control of lithography tools |
JPH06168867A (ja) * | 1992-11-30 | 1994-06-14 | Nikon Corp | 露光方法及び露光装置 |
JPH09115817A (ja) * | 1995-10-13 | 1997-05-02 | Nikon Corp | 露光方法及び装置 |
US5877861A (en) * | 1997-11-14 | 1999-03-02 | International Business Machines Corporation | Method for overlay control system |
-
2001
- 2001-02-23 EP EP01104358A patent/EP1235109A1/en not_active Withdrawn
-
2002
- 2002-02-22 TW TW091103166A patent/TW557490B/zh active
- 2002-02-25 KR KR1020037011002A patent/KR100549054B1/ko not_active IP Right Cessation
- 2002-02-25 EP EP02722139A patent/EP1362261A1/en not_active Withdrawn
- 2002-02-25 WO PCT/EP2002/002029 patent/WO2002069047A1/en active IP Right Grant
- 2002-02-25 JP JP2002568104A patent/JP4117195B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-06 US US10/635,583 patent/US6979522B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013520020A (ja) * | 2010-02-19 | 2013-05-30 | エーエスエムエル ネザーランズ ビー.ブイ. | リソグラフィ装置及びデバイス製造方法 |
US8687167B2 (en) | 2010-02-19 | 2014-04-01 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
KR101410846B1 (ko) | 2010-02-19 | 2014-06-23 | 에이에스엠엘 네델란즈 비.브이. | 리소그래피 장치 및 디바이스 제조 방법 |
KR101487590B1 (ko) | 2012-12-17 | 2015-01-29 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 스캐너 오버레이 정정 시스템 및 방법 |
US9442392B2 (en) | 2012-12-17 | 2016-09-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Scanner overlay correction system and method |
Also Published As
Publication number | Publication date |
---|---|
KR20040007452A (ko) | 2004-01-24 |
TW557490B (en) | 2003-10-11 |
EP1235109A1 (en) | 2002-08-28 |
EP1362261A1 (en) | 2003-11-19 |
US20040029025A1 (en) | 2004-02-12 |
KR100549054B1 (ko) | 2006-02-02 |
US6979522B2 (en) | 2005-12-27 |
JP4117195B2 (ja) | 2008-07-16 |
WO2002069047A1 (en) | 2002-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100804284B1 (ko) | 산란 측정을 이용하여 피드백 및 피드-포워드 제어를 수행하기 위한 방법 및 그 장치와, 그리고 상기 방법을 수행하기 위한 명령어들이 코드화된 컴퓨터 판독가능 프로그램 저장 매체 | |
US6486492B1 (en) | Integrated critical dimension control for semiconductor device manufacturing | |
KR100764924B1 (ko) | 피드백 식각 제어를 이용하여 임계치수를 제어하는 방법, 장치 및 컴퓨터 판독가능 프로그램의 저장 매체 | |
KR100431329B1 (ko) | 반도체 웨이퍼 오버레이 보정방법 | |
CN100377304C (zh) | 改善晶圆图案化结构临界尺寸均匀性方法及用于光刻系统 | |
JP2004512691A (ja) | ツールシステムにおける組込みプロセス制御フレームワークのための方法および装置 | |
JP2003519921A (ja) | プロセス制御システム | |
JP4117195B2 (ja) | 少なくとも1つまたは2つの半導体ウエハを露出するための方法 | |
US6741732B2 (en) | Exposure method and device manufacturing method using this exposure method | |
US6309944B1 (en) | Overlay matching method which eliminates alignment induced errors and optimizes lens matching | |
US7544447B2 (en) | Method of forming a mask pattern for a semiconductor device | |
US20020016646A1 (en) | Method of aligning dies of wafer(s) with exposure equipment in the fabricating of semiconductor devices | |
KR20030007886A (ko) | 얼라인먼트 개선 시스템과 그 방법 및, 반도체 장치와 그제조 방법 | |
DE102006008709A1 (de) | Optimierung der Lichtweggleichförmigkeit in Inspektionssystemen | |
EP0342881B1 (en) | Linewidth loss measurement | |
DE10308271B4 (de) | Verfahren und System zum Verbessern der Belichtungsgleichförmigkeit in einem schrittweisen Belichtungsprozess | |
KR20200004420A (ko) | 디바이스 제조 방법 | |
DE102006008706A1 (de) | System zum Analysieren von Bildern von Blaze-Phasengitter-Proben | |
DE102006008705A1 (de) | Optimierung von Brennpunktebenen-Anpassungsfunktionen für ein Bildfeld auf einem Substrat | |
JP2009076863A (ja) | 半導体装置の製造方法 | |
DE102004063522A1 (de) | Verfahren zur Korrektur von strukturgrößenabhängigen Platzierungsfehlern bei der photolithographischen Projektion mittels eines Belichtungsapparats und dessen Verwendung | |
KR20020089595A (ko) | 반도체장치의 제조공정에서 이미지 보정 방법 | |
KR20020024928A (ko) | 감광막을 이용한 패턴 형성 방법 | |
JPH1116805A (ja) | 半導体装置の製造工程のフィードバック方法 | |
JP2003059787A (ja) | シミュレーション方法および回路パターンの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060913 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061213 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |