JPH07254012A - 露光データ作成方法及びその装置 - Google Patents

Abstract

(57)【要約】 【目的】修正後の露光データ作成時間を短縮する。 【構成】予め設計され、階層構造をなすレイアウトデー
タ１１に対してその階層構造を保持したままサイジン
グ、スケーリング、ミラー等の第１の基本処理１４を行
い、その基本処理後のデータを基本処理済レイアウトデ
ータ１２として一旦記憶する。そして、記憶した基本処
理済レイアウトデータ１２に対して図形展開、論理処
理、領域分割、フォーマット変換等の変換処理１５を行
い露光データ１３を作成する。一方、レイアウトデータ
１１に修正がある場合には、その修正部分に対してのみ
第２の基本処理１６にて基本処理を行う。そして、入れ
換え処理１７にてその基本処理を行った修正部分と、格
納してある先の基本処理済レイアウトデータ１２の修正
が必要な部分とを入れ換る。そして、その入れ換えた基
本処理済レイアウトデータ１２に対して変換処理１５を
行い露光データ１３を作成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は露光データ作成方法及び
その装置に係り、詳しくはマスク、レチクル、ウェハに
描画する露光データの修正方法に関するものである。

【０００２】近年、半導体装置（ＬＳＩ）は大規模・高
集積化が進められる一方で、その開発期間の短縮が要求
されている。そのため、論理回路データに基づいて作成
されたレイアウトデータを半導体装置を作成するために
必要となるマスク等を描画するための露光データに変換
する処理時間も時間がかかるようになってきている。

【０００３】一方、開発中の半導体装置においては、設
計ミス等によりパターン修正が頻繁に行われ、その修正
毎に露光データに変換する処理が必要である。従って、
この露光データに変換する処理においてもその処理時間
の短縮が望まれている。

【０００４】

【従来の技術】一般に、半導体装置は使用される用途に
応じて仕様、即ち搭載機能が決定され、その仕様に基づ
いてＣＡＤ（Computer Aided Design ）装置等を用いて
論理設計、回路設計が行われる。そして、回路設計され
た論理回路に基づいて素子を配置した半導体装置の図形
データであるレイアウトデータが生成される。

【０００５】レイアウトデータから露光データに変換す
る処理（以下、データ作成処理という）は、先ずレイア
ウトデータ展開処理が行われる。レイアウトデータはそ
のデータが階層構造に格納されている。

【０００６】半導体装置は複数種類のゲート、抵抗等に
より設計される。そして、半導体装置に多く使用される
複数のゲート、抵抗等による回路ブロックはマクロとし
て定義される。そして、そのマクロを示すフィグを使用
して設計、配置することにより効率のよい設計を行って
いる。また、フィグを使用することにより論理回路及び
レイアウトデータの大きさを小さくしている。

【０００７】しかし、露光データは半導体装置に使用さ
れる全ての図形データ、即ちマクロに定義されたゲー
ト、抵抗等の素子レベルの図形データが必要となる。そ
のため、レイアウトデータの階層構造を素子レベルに展
開する展開処理が行われる。そして、展開された全ての
素子に対してデータ作成処理が行われ、露光データが作
成される。

【０００８】この生成されたレイアウトデータを実際に
マスク、レチクル、ウェハに描画する描画装置（例えば
ＥＢ露光装置：Electron Beam Exposure System ）に入
力可能な露光データに変換される。露光データには半導
体装置の作成に必要な複数のマスクに対応するレイヤ毎
にマスク等が描画される。そして、描画されたマスク、
レチクル、ウェハにより半導体装置のチップが作成され
る。

【０００９】

【発明が解決しようとする課題】ところで、作成した半
導体装置のチップの動作テストを行った場合、設計ミス
（例えば遅延時間不足）等により半導体装置の一つのフ
ィグに修正（例えばＭＯＳトランジスタのゲート幅を広
くする）が必要となる場合がある。このとき、ＣＡＤ装
置を用いてレイアウト設計により該当するＭＯＳトラン
ジスタのゲート幅のみを修正（広くする）したレイアウ
トデータが作成される。

【００１０】しかしながら、修正したレイアウトデータ
を露光データに変換する場合、展開処理された全ての素
子に対してデータ作成処理が行われる。従って、修正し
た素子のみではなく、修正していない素子に対してもデ
ータ作成処理が行われるので、その変換に要する時間は
初回の変換時間と同じだけかかってしまう。そして、こ
の変換時間は半導体装置の集積度に応じて長くなる。従
って、集積度の高い半導体装置ほどその修正に要する時
間が長くなるので、半導体装置の開発が遅れるという問
題があった。

【００１１】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、修正後の露光データ作
成時間を短縮することのできる露光データ作成方法及び
その装置を提供することにある。

【００１２】

【課題を解決するための手段】本発明は上記目的を達成
するため、予め設計され、階層構造をなすレイアウトデ
ータに対してその階層構造を保持したままサイジング、
スケーリング、ミラー等の基本処理を行い、その基本処
理後のデータを基本処理済レイアウトデータとして記憶
する。そして、記憶した基本処理済レイアウトデータに
対して図形展開、論理処理、領域分割、フォーマット変
換等の変換処理を行い露光データを作成する。

【００１３】レイアウトデータが修正された場合には、
その修正部分に対してのみ基本処理を行い、その基本処
理を行った修正部分と、格納してある先の基本処理済レ
イアウトデータデータの修正が必要な部分とを入れ換
る。そして、その入れ換えた基本処理済レイアウトデー
タに対して変換処理を行い露光データを作成する。

【００１４】

【作用】従って、本発明によれば、レイアウトデータは
その階層構造を保持したままでサイジング、スケーリン
グ、ミラー等の基本処理が行われ、その基本処理後のデ
ータが基本処理済レイアウトデータとして記憶される。
そして、基本処理済レイアウトデータに対して図形展
開、論理処理、領域分割、フォーマット変換等の変換処
理が行われ露光データが作成される。

【００１５】レイアウトデータが修正された場合、その
修正部分に対してのみ基本処理が行われ、その基本処理
された修正部分を先の基本済レイアウトデータの修正が
必要となる部分と入れ換えられる。そして、入れ換えら
れた基本処理済レイアウトデータに対して変換処理が行
われ露光データが作成される。

【００１６】その結果、レイアウトデータの修正がなさ
れていない部分に対して基本処理は行われない。

【００１７】

【実施例】以下、本発明を具体化した一実施例を図１〜
図６に従って説明する。図２は本発明を適用した露光デ
ータ作成装置のシステム構成を示す模式図である。露光
データ作成装置１はＣＡＤ装置からなり、中央処理装置
（以下、ＣＰＵという）２、メモリ３、キーボード（マ
ウス等を含む）４、プリンタ５及びＣＲＴ等の表示器６
はシステムバス７により互いに接続されている。ＣＰＵ
２はメモリ３に記憶された所定のプログラムデータに基
づいて動作するようになっている。

【００１８】メモリ３にはＣＰＵ２が実行する前記プロ
グラムとその実行に必要な各種データが予め記憶される
とともに、当該プログラムデータに基づくＣＰＵ２の処
理結果等が一時格納されるようになっている。キーボー
ド４はメモリ３に格納され前記プログラムの実行に必要
なデータを入力したり、プリンタ５や表示器６に処理結
果等の出力命令を入力するために用いられる。

【００１９】また、メモリ３には図１に示すようなレイ
アウトデータ１１、基本処理済レイアウトデータ（以
下、中間データという）１２及び露光データ１３が設定
されている。レイアウトデータ１１は例えば磁気ディス
ク等の外部記憶媒体からメモリ３に読み込まれて格納さ
れている。レイアウトデータ１１は階層構造にそのデー
タが格納されている。

【００２０】半導体装置のパターンを設計する場合、半
導体装置の全体を一度にパターン化するのではなく、半
導体装置を構成する多数のゲート回路から基本型の回路
を抽出し、それらをパターン設計した後、基本型の回路
の配置設計を行うというように、半導体装置を複数の階
層に分けて設計し、設計の効率化を図っている。この半
導体装置の階層の一例を図３に示す。

【００２１】図３に示すように、最上位の階層にはフィ
グ２０が設けられている。フィグ２０には次の階層のフ
ィグ２１〜２３が定義されている。フィグ２３には最下
位の階層のフィグ２４〜２６が定義されている。尚、各
フィグ２０〜２６は上述した多数のゲート回路から抽出
された基本型の回路を示している。

【００２２】中間データ１２には露光データ作成装置１
により基本処理が施されたデータが格納され、その中間
データ１２はレイアウトデータ１１と同一の階層構造に
より構成されている。露光データ１３には露光データ作
成装置１により作成されたデータ、即ちマスク等を作成
するための描画データが格納される。そして、中間デー
タ１２及び露光データ１３はメモリ３に格納された後、
外部記憶媒体に書き込まれるようになっている。

【００２３】ＣＰＵ２はメモリ３に記憶されたプログラ
ムデータに基づき、図１に示す処理フローを実行するよ
うになっている。即ち、ＣＰＵ２はプログラムデータに
基づいて第１の基本処理１４、変換処理１５と、第２の
基本処理１６及び入れ換え処理１７の各処理工程を実行
するようになっている。

【００２４】露光データ作成装置１のＣＰＵ２はキーボ
ード４の操作によりレイアウト検証処理が起動される
と、図１に示す処理フローに従って動作する。即ち、第
１の基本処理１４において、レイアウトデータ１１に格
納されたフィグ２０のレイアウトデータを読み込む。そ
して、読み込んだレイアウトデータに対して基本処理を
行う。基本処理は、サイジング処理、ミラー処理、スケ
ーリング処理である。そして、第１の基本処理１４は各
フィグ２１〜２６に対してもそれぞれ行われるようにな
っている。

【００２５】尚、サイジング処理とは、マスク、レチク
ルを用いてウェハ上のレジストに露光する際に、パター
ンが所望の幅より太くなったり、細くなったり、また、
ウェハをエッチングする場合にもパターンの太り、細り
がある。この場合において、パターンの太り、細りを予
測して所望のパターン幅を得るために、パターンの幅を
予め細く、又は太くする処理を意味し、シフト処理とも
いう。

【００２６】また、ミラー処理とは、ゲート回路の図形
データに対して線対称のデータをレイアウトデータとし
ている場合において、その図形データを線対称（ミラ
ー）した図形データを生成する処理を意味する。また、
マスク、レチクルを作成する場合、そのマスク、レチク
ルの基板に対してレジストを上にして描画し、ウェハに
縮小露光する場合はレジストを基板より下にして行う場
合がある。このとき、マスク、レジストを描画するデー
タは反転したデータである必要がある。この反転したデ
ータを作成する処理を意味する場合もある。

【００２７】また、スケーリング処理とは、マスク、レ
チクルを作成する場合、その大きさを実際に作成する半
導体装置のチップより大きく（例えば１０倍）に生成す
る。この大きく生成したマスク、レチクルを縮小投影す
ることにより所望の大きさのチップを作成している。マ
スク、レチクルに付着したゴミ等は縮小投影することに
より、問題とならない大きさとなり、半導体装置のチッ
プを安定して作成することができる。そのため、各ゲー
ト回路を１０倍にした露光データを作成するための処理
を意味する。

【００２８】そして、ＣＰＵ２は、図４に示すように、
フィグ２０〜２６内のデータ、即ちゲート回路等に対し
て基本処理のサイジング処理、ミラー処理、スケーリン
グ処理を行い、基本処理済のフィグ２０Ａ〜２６Ａを生
成する。このとき、基本処理済のフィグ２０Ａ〜２６Ａ
もレイアウトデータ１１のフィグ２０〜２６と同じ階層
構造となっている。そして、この基本処理済のフィグ２
０Ａ〜２６Ａを中間データ１２としてメモリ３に格納す
る。

【００２９】次に、ＣＰＵ２は変換処理１５において、
フィグ２０Ａ〜２６Ａに対して変換処理を行う。即ち、
階層構造に分けたフィグ２０Ａ〜２６Ａに基づいて図形
展開を行い半導体装置全体のパターンデータを生成す
る。このパターンデータはマスク等の描画に必要となる
複数のレイヤ毎のデータとなっている。そして、各レイ
ヤ毎に論理処理、領域分割を行う。

【００３０】尚、図形展開（単に展開ともいう）とは、
階層構造をなす中間データ１２のフィグ２０Ａ〜２６Ａ
を半導体装置全体のパターンデータとするための処理を
意味している。

【００３１】また、論理処理とは、１つのマスク等のレ
イヤにおいて図形の重なりがある場合、その重なった部
分に対して露光を行うとその重なった部分の回りに影響
を及ぼしたり、重なった部分だけ露光時間が長くなる。
そのため、一方の図形をその重なった部分を取り除いた
図形とする処理を意味する。重なり除去処理ともいう。

【００３２】また、領域分割とは、ＥＢ露光装置等にお
いて、描画するための電子ビーム（ＥＢ：Electron Bea
m ）を磁力により偏向して描画する場合、その偏向には
限度があり、また余り偏向させると図形が歪む場合があ
る。そのため、ＥＢ露光装置の偏向できる領域に半導体
装置の図形データを分割し、その分割した図形データ毎
に描画を行うための処理を意味する。

【００３３】更に、フォーマット変換とは、ＥＢ露光装
置に露光データを読み込ませるために必要となる処理で
あって、図形の座標データのみではなく、ＥＢ露光装置
を動かすためのデータ、例えば光源のオン・オフ（シャ
ッターのオン・オフ）等のデータを付加するための処理
を意味する。座標データはそのＥＢ装置に対してベクト
ルデータをラスタデータに変換している。

【００３４】そして、マスク等の描画を行うＥＢ装置等
の描画装置において読み込み可能なデータにフォーマッ
トを変換する。このフォーマット変換後のデータを露光
データ１３に格納して初回の露光データ作成処理が終了
する。

【００３５】この作成された露光データ１３をＥＢ装置
等の描画装置に読み込ませ、マスク、レチクルを描画、
又はウェハに直接描画することにより半導体装置のチッ
プが作成される。

【００３６】今、半導体装置のチップを実際に動作させ
てテストを行った結果、設計ミスによりレイアウトデー
タ１１の一部、例えば図４に示す最下位層のフィグ２６
Ａに修正が必要になったとする。このとき、設計者はフ
ィグ２６Ａに対応するレイアウトデータ１１のフィグ２
６を修正すべく論理設計又は回路設計を修正する。そし
て、設計者はフィグ２６に代えて図５に示すフィグ２６
Ｂを生成する。尚、図示しないがフィグ２６Ｂは図３に
示すレイアウトデータ１１のフィグ２６が存在する最下
位の階層に形成される。そして、その上段の階層にある
フィグ２３にはフィグ２４，２５及び修正後のフィグ２
６Ｂが定義されている。また、レイアウトデータ１１に
はフィグ２６を修正してフィグ２６Ｂを生成したことを
示す修正情報が格納されている。

【００３７】そして、ＣＰＵ２は第２の基本処理１６に
おいて、第１の基本処理１４と同様に基本処理を行な
う。このとき、ＣＰＵ２はレイアウトデータ１１に格納
された修正情報に基づいて修正のあったフィグ２６Ｂに
対してのみ基本処理を行うようになっている。即ち、レ
イアウトデータ１１の修正情報は、フィグ２６を修正
し、フィグ２６Ｂを生成したことを示している。従っ
て、ＣＰＵ２は、図５に示すように、フィグ２６Ｂをレ
イアウトデータ１１から読み出す。そして、ＣＰＵ２は
第１の基本処理１４と同様に第２の基本処理１６におい
てサイジング処理、ミラー処理、スケーリング処理等の
基本処理を行い、基本処理済のフィグ２６Ｃを生成す
る。

【００３８】一方、フィグ２０〜２５は修正していない
ので、その基本処理後のデータは中間データ１２に格納
されている。従って、フィグ２０〜２５に対して第２の
基本処理１６において基本処理を再度行う必要はない。

【００３９】次に、ＣＰＵ２は入れ換え処理１７を行
う。即ち、ＣＰＵ２は、図６に示すように、第２の基本
処理１６にて生成されたフィグ２６Ｃと中間データ１２
のフィグ２６Ａとを入れ換える。このとき、フィグ２３
Ａに定義された最下位の階層のフィグ２４Ａ，２５Ａ，
２６Ａをフィグ２４Ａ，２５Ａ，２６Ｃと定義する。こ
れにより、中間データ１２の階層構造はレイアウトデー
タ１１の階層構造と同じとなる。また、中間データ１２
は修正したフィグ２６Ｂの基本処理を行ったフィグ２６
Ｃを含んでいる。

【００４０】そして、変換処理１５において、ＣＰＵ２
はこの入れ換え処理１７の終了した中間データ１２に対
して図形展開、論理処理、領域分割、フォーマット変換
等を行い、露光データ１３を作成し、フィグ２６の修正
に対する露光データ作成処理を終了する。

【００４１】このように、本実施例では、第１の基本処
理１４においてレイアウトデータ１１に対してその階層
構造のまま基本処理を行い、その基本処理後のデータを
中間データ１２に格納する。そして、その中間データ１
２に対して変換処理１５にて変換処理を行い、露光デー
タ１３を作成するようにした。

【００４２】一方、レイアウトデータ１１の階層構造を
なすフィグに対して修正を行った場合、その修正したフ
ィグ２６Ｂに対してのみ第２の基本処理部１６にて基本
処理を行い、その基本処理後のフィグ２６Ｃを生成す
る。そして、入れ換え処理１７において、生成したフィ
グ２６Ｃと中間データ１２の修正を必要とするフィグ２
６とを入れ換える。そして、入れ換え処理の終了した中
間データ１２に対して変換処理１５において変換処理を
行い、露光データ１３を作成するようにした。

【００４３】その結果、修正が必要のないフィグ２０〜
２５に対して基本処理を行わないので、フィグ２０〜２
５に対して基本処理を行う時間だけ修正に対する露光デ
ータ作成処理の処理時間を短縮することができる。

【００４４】尚、本発明は前記実施例の他、以下の態様
で実施するようにしてもよい。 （１）上記実施例では、１つのフィグ２６に対して修正
を行ったが、複数のフィグに対して修正を行うようにし
てもよい。この場合においても、実施例と同様の効果が
得られる。

【００４５】（２）上記実施例では、レイアウトデータ
１１を３層の階層構造としたが、２層又は４層以上複数
の階層構造に形成してもよい。この場合においても、実
施例と同様の効果が得られる。

【００４６】（３）上記実施例のレイアウト検証装置１
を半導体装置の論理設計のための装置や、配線設計用の
ＣＡＤ装置と同一のＣＰＵ２で行う。これにより、論理
設計、レイアウトから露光データ作成まで一貫して行う
ことができ、半導体装置の開発時間をより短縮すること
ができる。

【００４７】

【発明の効果】以上詳述したように、本発明によれば、
一部修正後の露光データ作成時間を短縮するできる優れ
た効果がある。

【図面の簡単な説明】

【図１】一実施例の露光データ作成処理を示すフローチ
ャートである。

【図２】露光データ作成装置のシステム構成を示す概略
図である。

【図３】レイアウトデータの階層構造を説明する図であ
る。

【図４】作成された露光データを説明する図である。

【図５】一部のレイアウトデータの修正を説明する図で
ある。

【図６】修正後の露光データを説明する図である。

【符号の説明】

１１ レイアウトデータ １２ 基本処理済レイアウトデータ １３ 露光データ １４ 第１の基本処理手段 １５ 変換処理手段 １６ 第２の基本処理手段 １７ 入れ換え処理手段

Claims (2)

【特許請求の範囲】
1. 【請求項１】 予め設計され、階層構造をなすレイアウ
   トデータから露光データを作成する露光データ作成方法
   であって、 前記レイアウトデータの階層構造を保持したままサイジ
   ング、スケーリング、ミラー等の基本処理を行い、その
   基本処理後のデータを基本処理済レイアウトデータとし
   て記憶し、基本処理済レイアウトデータに対して図形展
   開、論理処理、領域分割、フォーマット変換等の変換処
   理を行い露光データを作成し、 前記レイアウトデータが修正された場合には、その修正
   部分に対してのみ基本処理を行い、その基本処理を行っ
   た修正部分と、格納してある先の基本処理済レイアウト
   データデータの修正が必要な部分とを入れ換え、その入
   れ換えた基本処理済レイアウトデータに対して変換処理
   を行い露光データを作成するようにしたことを特徴とす
   る露光データ作成方法。
2. 【請求項２】 予め設計され、階層構造をなすレイアウ
   トデータ（１１）から露光データ（１３）を作成する露
   光データ作成装置において、 前記レイアウトデータ（１１）の階層構造を保持したま
   まサイジング、スケーリング、ミラー等の基本処理を行
   し、そのデータを基本処理済レイアウトデータ（１２）
   として一旦記憶する第１の基本処理手段（１４）と、 前記第１の基本処理手段（１４）により記憶された基本
   処理済レイアウトデータ（１２）に対して図形展開、論
   理処理、領域分割、フォーマット変換等の変換処理を行
   い露光データを作成する変換処理手段（１５）と、 前記レイアウトデータ（１１）に修正がある場合には、
   その修正部分に対してのみ基本処理を行う第２の基本処
   理手段（１６）と、 前記第２の基本処理手段（１６）にて基本処理を行った
   修正部分と、格納してある先の基本処理済レイアウトデ
   ータの修正が必要な部分とを入れ換える入れ換え処理手
   段（１７）とを備えたことを特徴とする露光データ作成
   装置。