KR100605581B1 - 콘택 저항의 온도 특성을 이용한 디지털 온도 감지기 및그를 사용한 셀프 리프레시 구동장치 - Google Patents

콘택 저항의 온도 특성을 이용한 디지털 온도 감지기 및그를 사용한 셀프 리프레시 구동장치 Download PDF

Info

Publication number
KR100605581B1
KR100605581B1 KR1020040113575A KR20040113575A KR100605581B1 KR 100605581 B1 KR100605581 B1 KR 100605581B1 KR 1020040113575 A KR1020040113575 A KR 1020040113575A KR 20040113575 A KR20040113575 A KR 20040113575A KR 100605581 B1 KR100605581 B1 KR 100605581B1
Authority
KR
South Korea
Prior art keywords
constant voltage
drain
source
pmos transistor
gate
Prior art date
Application number
KR1020040113575A
Other languages
English (en)
Other versions
KR20060075028A (ko
Inventor
한희현
최준기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040113575A priority Critical patent/KR100605581B1/ko
Priority to US11/146,043 priority patent/US7312509B2/en
Publication of KR20060075028A publication Critical patent/KR20060075028A/ko
Application granted granted Critical
Publication of KR100605581B1 publication Critical patent/KR100605581B1/ko
Priority to US11/979,871 priority patent/US7592862B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
    • G01K7/226—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor using microstructures, e.g. silicon spreading resistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

콘택 저항의 온도 특성을 이용한 디지털 온도 감지기와, 이를 이용하여 온도별로 셀프 리프레시 주기를 조절하는 셀프 리프레시 구동 장치가 개시된다. 본 발명에 따른 셀프 리프레시 구동장치는, 소스-드레인 간에 흐르는 포화 전류값이 온도 변화에 따라 변화하는 것을 상쇄시키도록 소스의 콘택 저항이 조절된 복수의 모스트랜지스터들로 구성되어 온도에 둔감한 제1정전압을 생성하는 제1정전압발생부; 온도에 민감한 제2정전압을 생성하는 제2정전압발생부; 상기 제1정전압과 제2정전압을 입력받아 상호 전압 레벨을 비교하는 레벨비교부; 및 상기 레벨비교기의 출력신호에 응답하여 서로 다른 주기의 복수의 클럭 신호를 생성하는 오실레이터를 포함한다.
셀프리프레시, 주기, 온도, 모스트랜지스터, 소스콘택저항

Description

콘택 저항의 온도 특성을 이용한 디지털 온도 감지기 및 그를 사용한 셀프 리프레시 구동장치{DIGITAL TEMPERATURE SENSING DEVICE USING TEMPERATURE CHARACTER OF CONTACT RESISTANCE}
도 1은 종래기술의 트랜지스터의 레이아웃(a) 및 본 발명에 따른 모스트랜지스터의 레이아웃(b)을 비교한 도면.
도 2a 및 도 2b는 모스트랜지스터의 채널저항, 소스콘택저항 및 소스불순물영역에 대해서, 온도에 의한 저항 특성을 시뮬레이션한 결과 그래프.
도 3a 및 도 3b는 모스트랜지스터의 온도에 대한 소스-드레인 전류(Id)와 게이트-소스간 전압(Vgs)의 시뮬레이션 결과 그래프.
도 4a 및 도 4b는 소스 콘택 개수 및 온도에 따른 모스트랜지스터의 포화 전류값의 변화를 보여주는 시뮬레이션 결과 데이터 표.
도 5a 및 도 5b는 도 4a 및 도 4b의 데이터에 대한 그래프.
도 6은 모스트랜지스터의 소스 콘택 저항의 온도 특성을 이용하여 구현된 온도에 둔감한 정전압발생회로도.
도 7은 본 발명에 따른 디지탈 온도 감지기를 나타낸 블록 구성도.
도 8은 본 발명의 제1실시예에 따른 셀프 리프레시 구동장치를 나타낸 회로 도.
도 9은 도 8의 정전압 VR0 및 VR1에 대한 온도 특성 그래프.
도 10는 본 발명의 제2실시예에 따른 셀프 리프레시 구동장치를 나타낸 회로도.
도 11은 도 8의 정전압 VR10, VR11, VR12 및 VR13에 대한 온도 특성 그래프.
본 발명은 반도체 집적회로 설계에 관한 것으로, 더욱 상세하게는 디지털 온도 감지기 및 그를 사용한 셀프 리프레시 구동장치에 관한 것이다.
잘 알려진 바와 같이, 모스트랜지스터는 온도에 대한 이동도(Mobility) 특성으로 인해 소스-드레인 간에 흐르는 선형 포화 전류값의 변화가 일어나고, 이러한 따라서 모스트랜지스터들에 의해 설계되는 정전압원 회로, 딜레이 회로 등의 집적회로(IC) 역시 상기한 온도 특성에 대한 변화로 인하여 집적회로(IC) 특성 변화를 가져오게 된다.
따라서, 집적회로 공급자는 온도변화에 대하여 예컨대 -10℃, 90℃와 같은 열악한 조건에서 테스트(Test)하여 모든 스펙(spec.)에 만족하는 집적회로를 스크린(Screen)하여 수요자에게 공급하게 된다. 이로 인하여 테스트시 발생되는 불량품은 폐기하게 되며 이는 생산원가에 손실을 가져오게 된다.
한편, 디램(DRAM)은 셀 누설전류에 의한 데이터 손실을 방지하기 위하여 일정 주기로 셀프 리프레시를 수행하고 있으며, 그 리프레시 주기는 온도에 상관 없이 일률적으로 수행하고 있다. 예컨대, 통상적인 셀프 리프레시(self refresh)는 64ms 안에 모든 셀을 리프레시하는 스킴(scheme)이고, 그 주기는 7.8us로 일괄적으로 하게 된다.
그러나, 디램 칩의 입장에서 보면은 높은 온도에서는 셀의 접합 누설전류(junction leakage)로 말미암아 리프리시 주기를 -10℃ 이하 또는 25℃ 이하 보다 짧게 가는 것이 좋다. 즉, 온도가 높아지면 셀 누설전류가 많아지고, 온도가 낮으면 셀 누설전류가 적기 때문에, 높은 온도에서는 리프레시 주기 짧게 가져가야 한다. 현재, 0.10㎛ 테크놀러지와 전원전압 1.8V 형의 DRAM인 경우에 -10℃에서는 7.48us,, 25℃에서는 7.8us,, 90℃에서는 8.92us,, 125℃에서는 9.48us로 리프레시 주기를 설정하는 것이 바람직하다.
결국, 온도에 따라 리프레시 주기가 조절되어 차별적으로 리프레시 주기를 설정함으로써, 파워 소모나 칩의 안정적인 리프레시 특성을 갖도록 할 필요가 있다.
본 발명은 모스트랜지스터의 콘택 저항의 온도 특성을 이용한 디지털 온도 감지기와, 이를 이용하여 온도별로 셀프 리프레시 주기를 조절하는 셀프 리프레시 구동 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 디지털 온도감지기는, 소스-드레인 간에 흐르는 포화 전류값이 온도 변화에 따라 변화하는 것을 상쇄시키도록 소스의 콘택 저항이 조절된 복수의 모스트랜지스터들로 구성되어 온도에 둔감한 제1정전압을 생성하는 제1정전압발생부; 온도에 민감한 제2정전압을 생성하는 제2정전압발생부; 및 상기 제1정전압과 제2정전압을 입력받아 상호 전압 레벨을 비교하는 레벨비교기를 포함한다.
상기 목적을 달성하기 위한 본 발명의 셀프 리프레시 구동장치는, 소스-드레인 간에 흐르는 포화 전류값이 온도 변화에 따라 변화하는 것을 상쇄시키도록 소스의 콘택 저항이 조절된 복수의 모스트랜지스터들로 구성되어 온도에 둔감한 제1정전압을 생성하는 제1정전압발생부; 온도에 민감한 제2정전압을 생성하는 제2정전압발생부; 상기 제1정전압과 제2정전압을 입력받아 상호 전압 레벨을 비교하는 레벨비교부; 및 상기 레벨비교기의 출력신호에 응답하여 서로 다른 주기의 복수의 클럭 신호를 생성하는 오실레이터를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명을 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 종래기술에 따른 모스트랜지스터의 레이아웃(a) 및 본 발명에 따른 모스트랜지스터의 레이아웃(b)을 비교한 도면이다.
도 1의 (a) 및 (b)를 참조하면, 모스트랜지스터는 게이트(101) 라인과, 게이트(101) 라인의 양 측에 형성되는 소스(102) 및 드레인(103) 영역으로 구성된다. 소스(102) 및 드레인(103)에는 각각 전원의 인가 또는 소자의 내부 연결을 위한 콘택(104, 105)이 형성된다. 게이트(101)에도 역시 콘택(106)이 형성된다.
트랜지스터의 사이즈는 게이트 폭(Width)과 길이(Length)의 비율에 의해 결정된다.
도 1의 (a)와 (b)를 참조하면, 본 발명에서는 소스(102) 영역 내에 형성되는 콘택(104)의 개수가 종래기술에 따른 모스트랜지스터에서 보다 적다는 점을 주목하여야 하고, 게이트 길이(Length) 역시 적다는 점에 주목하여야 한다.
상술한 바와 같이 소스콘택의 개수를 줄이게 되면 상대적으로 소스 콘택 저항은 커지게 되고, 소스 콘택 저항이 증가하면 상대적으로 온도 영향을 많이 받아, 결국 온도에 따른 모스트랜지스터의 특성을 보상할 수 있다.
즉, 온도에 따라 모스 트랜지스터의 포화 전류값은 변화하게 되며, 이때 소스 콘택 저항도 온도에 민감하게 변화되어 포화전류값의 변화를 상쇄시키는 작용을 하게 된다. 그리고 소스 콘택 저항이 증가하면 전류값이 감소하게 되는데, 이는 게이트 길이를 상대적으로 작게 하므로써 보상한다.
도 2a는 게이트 폭/길이 비율이 "W/L=10/1"인 NMOS트랜지스터의 채널저항, 소스콘택저항 및 소스불순물영역에 대해서, 온도에 의한 저항 특성을 시뮬레이션한 결과이다. 도 2a에서, NMOS트랜지스터의 소스콘택저항은 "BLC_N+ Rc_1EA"로 표기되어 있는 바, 통상 DRAM에서 소스불순물영역에는 비트라인이 콘택되고, 이 결과값 은 소스콘택 1개당 저항값의 변화를 나타낸 것이기에 "BLC_N+ Rc_1EA"로 표기되어 있다. 채널저항은 "1/gmmax_n(W/L=10/1)"로 표기되어 있고, 소스불순물영역의 저항은 "N+ Rsh"로 표기되어 있다.
도 2b는 게이트 폭/길이 비율이 "W/L=200/1"인 PMOS트랜지스터의 채널저항, 소스콘택저항 및 소스불순물영역에 대해서, 온도에 의한 저항 특성을 시뮬레이션한 결과이다. 도 2b에서, PMOS트랜지스터의 소스콘택저항은 "BLC_P+ Rc_1EA"로 표기되고, 채널저항은 "1/gmmax_p(W/L=20/1)"로 표기되어 있고, 소스불순물영역의 저항은 "P+ Rsh"로 표기되어 있다.
도 2a 및 도 2b를 통해 알 수 있듯이, NMOS 및 PMOS의 각 소스콘택은 온도가 상승할수록 저항값이 감소하고 있음을 알 수 있다.
도 3a는 NMOS트랜지스터의 온도에 대한 소스-드레인 전류(Id)과 게이트-소스간 전압(Vgs)의 시뮬레이션 결과를 나타낸 것이고, 도 3b는 PMOS트랜지스터의 온도에 대한 소스-드레인 전류(Id)과 게이트-소스간 전압(Vgs)의 시뮬레이션 결과를 나타낸 것이다.
도 3a 및 도 3b을 통해 알 수 있듯이, 온도가 상승할 수록 동작 전압(NMOS Vgs=1.6~1.8), PMOS Vgs=0~0.2)에서 전류값이 감소하고 있음을 알 수 있다.
결국, 도 2 및 도 3을 통해 알 수 있듯이, 온도변화에 따른 포화 전류 값의 변화와, 온도변화에 따른 소스콘택 저항값의 변화를 측정할 수 있으므로, 이들을 고려하여 소스콘택의 개수를 조절하면 소스-드레인 간에 흐르는 포화 전류값이 온도 변화에 따라 변화하는 것을 상쇄시키도록 할 수 있다.
도 4a는 소스 콘택 개수(source contact#) 및 온도(Temp., ℃)에 따른 NMOS 트랜지스터의 포화 전류값의 변화를 보여주는 시뮬레이션 결과이다. NMOS트랜지스터의 게이트 폭(W)과 길이(L)의 비는 "W/L=10/1"을 사용한 것이다.
도 4a의 시뮬레이션 결과를 보면 알 수 있듯이, 소스 콘택의 개수가 30개일 때 최대 온도와 최소온도 차이(Max-Min)에 따른 포화 전류의 값의 변화량이 27㎂인데 반하여 소스 콘택의 개수가 1개일때 최대온도와 최소온도 차이(Max-Min)에 따른 포화 전류의 값의 변화량이 2.5㎂이다.
도 4b는 소스 콘택 개수(source contact#) 및 온도(Temp., ℃)에 따른 PMOS 트랜지스터의 포화 전류값의 변화를 보여주는 시뮬레이션 결과이다. PMOS트랜지스터의 게이트 폭(W)과 길이(L)의 비는 "W/L=10/1"을 사용한 것이다.
도 4b의 시뮬레이션 결과를 보면 알 수 있듯이, 소스 콘택의 개수가 30개일 때 최대 온도와 최소온도 차이(Max-Min)에 따른 포화 전류의 값의 변화량이 1.0㎂인데 반하여 소스 콘택의 개수가 1개일때 최대온도와 최소온도 차이(Max-Min)에 따른 포화 전류의 값의 변화량이 0.3㎂이다.
도 5a 및 도 5b는 도 4a 및 도 4b에 대한 데이터를 그래프로 나타낸 것이다. NMOS 및 PMOS 모두 소스 콘택의 개수가 줄어들수록 온도 변화에 따른 포화 전류값(idsat)의 변화량이 작아짐을 알 수 있다.
본 발명은 상술한 바와 같이 모스트랜지스터의 소스콘택저항의 온도 특성을 이용하여 온도에 둔감한 정전압발생회로를 구현하고, 이를 통상의 정전압발생회로( 온도에 민감한 회로)와 함께 사용하므로써, 칩이 사용되는 현장의 온도를 감지할 수 있는 디지털 온도감지기를 제공한다.
도 6은 모스트랜지스터의 소스콘택저항의 온도 특성을 이용하여 구현된 온도에 둔감한 정전압발생회로를 나타낸다. 도 6을 참조하면, 위들라(Widlar) 정정압 발생 회로도로서, 위들라 전류 미러 회로 (Widlar current mirror circuit)를 구성하는 복수의 모스트랜지스터(M601, M602, M603, M604)를 구비하며, 각 모스트랜지스터들은 각각, 자신의 소스-드레인 간에 흐르는 포화 전류값이 온도 변화에 따라 변화하는 것을 상쇄시키도록 소스의 콘택 저항이 조절된 것이다. 즉 각 모스트랜지스터들(M601, M602, M603, M604)은 각각 앞서 설명한 바와 같은{도 1의 (b)} 본 발명에 따른 모스트랜지스터의 레이아웃 및 소스콘택저항 특성을 갖는다.
구체적으로, 위들라 전류 미러 회로 (Widlar current mirror circuit)를 구성하는 복수의 모스트랜지스터들은, 전원전압단(VCC)에 자신의 소스가 접속되고 자신의 게이트와 드레인이 공통 접속된 제1피모스트랜지스터(M604), 전원전압단에 자신의 소스가 접속되고 자신의 게이트가 상기 제1피모스트랜지스터(M604)의 게이트와 접속된 제2피모스트랜지스터(M603), 상기 제2피모스트랜지스터(M603)의 드레인에 자신의 게이트 및 드레인이 연결되며 자신의 소스가 접지단에 연결된 제1엔모스트랜지스터(M601), 및 상기 제1피모스트랜지스터(M604)의 드레인에 자신의 드레인이 연결되고 자신의 소스가 접지단에 연결되고 상기 제1엔모스트랜지스터(M601)의 게이트에 자신의 게이트가 접속된 제2엔모스트랜지스터(M602)로 구성되며, 상기 제1엔모스트랜지스터(M601)의 드레인 및 상기 제2피모스트랜지스터(M603)의 드레인 사이의 접속 경로상에 정전압 출력노드(VRO)가 형성된다.
이와 같이, 도 6의 정전압 발생회로는 모스트랜지스터의 소스 콘택 개수를 조절(즉 적게 형성)하는 것에 의해 별도의 온도 보상용 저항을 사용하지 않고도 온도변화에 안정적인 정전압을 생성할 수 있다.
한편, 도 6과 동일한 회로적 구성을 갖지만, 회로를 구성하는 각 모스트랜지스터의 소스콘택을 도 1의 (a)와 같이 통상적인 개수(드레인 콘택의 개수와 같으며, 도 1b의 소스콘택개수보다 많다)로 형성하게 되면, 온도에 민감한 정전압을 생성하게 된다.
도 7은 본 발명에 따른 디지털 온도감기지를 나타낸 블록 구성도이다.
도 7을 참조하면, 소스-드레인 간에 흐르는 포화 전류값이 온도 변화에 따라 변화하는 것을 상쇄시키도록 소스의 콘택 저항이 조절된 복수의 모스트랜지스터들로 구성되어 온도에 둔감한 제1정전압을 생성하는 제1정전압발생부(710)와, 온도에 민감한 제2정전압을 생성하는 제2정전압발생부(720), 및 상기 제1정전압과 제2정전압을 입력받아 상호 전압 레벨을 비교하는 레벨비교부(730)를 포함한다.
제1 및 제2 정전압발생부(710, 720)는 복수의 모스트랜지스터들이 위들라 전류 미러 회로 (Widlar current mirror circuit)를 구성하는 동일한 회로적 구성을 가지지만, 제1정전압발생부(710)는 제2정전압발생부(710)를 구성하는 모스트랜지스터들보다 상대적으로 소스 콘택의 개수가 적은 모스트랜지스터들로 구성된다. 즉, 제2정전압발생부(720)를 구성하는 트랜지스터들은 도 1(a)와 같은 통상의 모스트랜지스터 레이아웃을 갖는 반면에, 제1정전압발생부(710)은 도 1(b)와 같이 상대적으 로 소스의 콘택 개수가 적어 소스콘택 저항이 크다.
한편, 제1정전압발생부(710)를 구성하는 복수의 트랜지스터들은 소스 콘택의 저항값이 증가하므로써 원하는 소스-드레인 간의 전류값이 감소되는 것을 보상하기 위하여 상기 게이트의 폭/길이의 비율이 조절되는 바, 제1정전압발생부(710)를 구성하는 모스트랜지스터들은 제2정전압발생부(720)를 구성하는 모스트랜지스터들의 게이트의 폭/길이 비율 보다 상대적으로 크다.
상기 제1정전압발생부(710)를 구성하는 모스트랜지스터들의 소스 콘택의 개수는 온도에 따른 콘택저항의 변화량과 온도에 따른 소스-드레인간 포화 전류의 변화량을 고려하여 선택된다.
이와 같이 동일한 회로적 구성을 가지되 그 회로를 구성하는 모스트랜지스터의 소스 콘택 개수를 달리하면 온도에 둔감한 정전압발생기(710)와 온도에 민감한 정전압발생부(720)를 각각 구성할 수 있고, 이들을 각각 사용하여 그 출력값을 비교하면 온도를 측정하는 것이 가능하며, 온도 측정 결과에 따라 오실레이터를 구동하면 셀프 리프레시 주기를 달리하는 셀프 리프레시 구동장치를 설계할 수 있다. 이를 이하의 실시예를 통해 구체적으로 설명한다.
도 8은 2비트 온도감지기를 사용한 셀프 리프레시 구동장치를 나타낸 회로도로서, 서로 다른 2개 주기의 클럭신호를 생성할 수 있는 셀프 리프레시 구동장치를 도시한 것이다.
도 8을 참조하면, 온도에 둔감한 제1정전압(VRO)을 생성하는 제1정전압발생부(810)와, 온도에 민감한 제2정전압(VR1)을 생성하는 제2정전압발생부(820)와, 상기 제1정전압(VR0)과 제2정전압(VR1)을 입력받아 상호 전압 레벨을 비교하는 레벨비교부(830), 레벨비교기(830)의 출력신호에 응답하여 서로 다른 주기의 복수의 클럭 신호를 생성하는 오실레이터(840)로 구성된다.
앞서 설명한 바와 같이, 제1 및 제2 정전압발생부(810, 820)는 복수의 모스트랜지스터들이 위들라 전류 미러 회로 (Widlar current mirror circuit)를 구성하는 동일한 회로적 구성을 가지지만, 제1정전압발생부(810)는 제2정전압발생부(810)를 구성하는 모스트랜지스터들보다 상대적으로 소스 콘택의 개수가 적은 모스트랜지스터들로 구성된다. 즉, 제2정전압발생부(820)를 구성하는 트랜지스터들은 도 1(a)와 같은 통상의 모스트랜지스터 레이아웃을 갖는 반면에, 제1정전압발생부(810)은 도 1(b)와 같이 상대적으로 소스의 콘택 개수가 적어 소스콘택 저항이 크다.
한편, 제1정전압발생부(810)를 구성하는 복수의 트랜지스터들은 소스 콘택의 저항값이 증가하므로써 원하는 소스-드레인 간의 전류값이 감소되는 것을 보상하기 위하여 상기 게이트의 폭/길이의 비율이 조절되는 바, 제1정전압발생부(810)를 구성하는 모스트랜지스터들은 제2정전압발생부(820)를 구성하는 모스트랜지스터들의 게이트의 폭/길이 비율 보다 상대적으로 크다.
오실레이터(840)는 클럭신호(OSC)를 출력하는 인버터 체인(842)과, 레벨비교기(830)의 출력신호에 응답하여 인버터 체인(842)에 서로 다른 구동전위를 전달하는 서로 다른 사이즈의 제1 및 제2 피모스트랜지스터(844, 846)를 포함한다. 제1 피모스트랜지스터(844)가 제2피모스트래니스터(846) 보다 사이즈가 크다.
도 9는 도 8의 정전압 VR0 및 VR1에 대한 온도 특성 그래프로서, 45℃에서 제1정전압(VRO)과 제2정전압(VR1)이 만나도록 정전압발생회로를 구성하는 모스트랜지스터들을 설계하 수 있고, 이때 45℃ 이하에서는 제2정전압(VR1)이 제1정전압(VRO)보다 크므로, 오실레이터의 피모스트랜지스터(846)이 턴온되고, 피모스트랜지스터(844)는 턴오프된다. 따라서, 사이즈가 상대적으로 작은 피모스트랜지스터(846)가 턴온되므로 상대적으로 적은 전위가 인버터체인(842)의 구동전위로 사용되어 인버터체인은 상대적으로 느린 주기의 클럭신호를 생성하게 된다.
한편, 45℃보다 큰 경우에는 제1정전압(VR0)이 제2정전압(VR1)보다 크므로, 오실레이터의 피모스트랜지스터(844)이 턴온되고, 피모스트랜지스터(846)는 턴오프된다. 따라서, 사이즈가 상대적으로 큰 피모스트랜지스터(844)가 턴온되므로 상대적으로 큰 전위가 인버터 체인(842)의 구동전위로 사용되어 인버터체인은 상대적으로 짧은 주기의 클럭신호를 생성하게 된다.
결국, 높은 온도에서는 상대적으로 짧은 주기의 셀프 리프레시를 수행할 수 있다.
도 10은 4개 영역의 온도별도 각각 주기를 달리하는 셀프 리프레시 구동장치를 나타낸 회로도로서, 온도에 둔감한 정전압발생회로 3개와 온도에 민감한 정전압발생회로 1개를 사용하고, 온도에 둔감한 3개의 정전압을 온도에 민감한 정전압과 각각 레벨비교하여 그 출력을 디코딩하므로써, 4개영역의 온도별로 각기 활성화되는 신호를 생성한 다음, 이 신호에 의해 주기를 달리하는 클럭신호를 선택적으로 생성하는 것이다. 즉, 4개의 주기를 갖는 클럭신호를 선택적으로 생성할 수 있다.
구체적으로, 도 10을 참조하면, 온도에 둔감한 제1정전압(VRO)을 생성하는 제1정전압발생부(1010)와, 온도에 둔감한 제2정전압(VR1)을 생성하는 제2정전압발생부(1012)와, 온도에 둔감한 제3정전압(VR2)을 생성하는 제3정전압발생부(1013)와, 온도에 민감한 제4정전압(VR3)을 생성하는 제4정전압발생부(1014)와, 제1정전압(VRO)과 제4정전압(VR3)을 레벨 비교하는 제1레벨비교기(1021)와, 제2정전압(VR1)과 제3정전압(VR2)을 레벨 비교하는 제2레벨비교기(1022)와, 제3정전압(VR2)과 제4정전압(VR3)을 레벨 비교하는 제3레벨비교기(1023)를 구비한다.
그리고, 제1 내지 제3 레벨비교기(1021, 1022, 1023)의 출력들은 디코더(1030)를 통해 디코딩되어 오실레이터(1040)를 제어한다.
오실레이터(1040)는 클럭신호(OSC)를 출력하는 인버터 체인(1042)과, 디코더(1030)의 출력신호에 응답하여 인버터체인(1042)에 서로 다른 구동전위를 전달하는 서로 다른 사이즈의 제1 내지 4 피모스트랜지스터(1045, 1046, 1047, 1048)를 포함한다. 제1피모스트랜지스터(1045)의 사이즈가 가장 자고 순차적으로 커져서 제4피모스트랜지스터(1048)의 사이즈가 가장 크다.
도 11은 도 10의 정전압 VR0, VR1, VR2 및 VR3에 대한 온도 특성 그래프로서, 온도에 둔감한 정전압 VR0, VR1 및 VR2의 값의 크기가 "VR0 ＞ VR1 ＞ VR2" 의 관계를 갖는다. 따라서, 온도가 'T1(예컨대 25℃)'보다 낮을 경우 정전압 VR0, VR1 및 VR2 모두가 정전압 VR3 보다 작아서 레벨비교기 및 디코더에 의해 피모스트랜지스터(1045)만 턴온되고 나머지 피모스트랜지스터(1046, 1047, 1048)은 모두 턴오프 되므로, 인버터체인은 가장 낮은 전위에 의해 구동된다. 따라서, 가장 긴 주기를 갖는 클럭신호를 생성하게 된다. 온도가 각각 다른 마머지 구간에서도 동작 방식을 동일하다.
결국, 본 발명의 셀프 리프레시 구동장치는 4개영역의 온도별로 각기 주기가 다른 셀프 리프레시를 수행하도록 할 수 있으며, 이때 온도가 높을 수록 짧은 주기의 셀프 리프레시를 수행하도록 할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
전술한 본 발명은 모스트랜지스터의 콘택 저항의 온도 특성을 이용하여 디지털 온도 감지기를 제공하며, 이를 이용하여 온도별로 셀프 리프레시 주기를 조절하는 셀프 리프레시 구동 장치를 제공한다.

Claims (30)

  1. 소스-드레인 간에 흐르는 포화 전류값이 온도 변화에 따라 변화하는 것을 상쇄시키도록 소스의 콘택 개수가 조절된 복수의 모스트랜지스터들로 구성되어 온도에 둔감한 제1정전압을 생성하는 제1정전압발생부;
    온도에 민감한 제2정전압을 생성하는 제2정전압발생부; 및
    상기 제1정전압과 제2정전압을 입력받아 상호 전압 레벨을 비교하는 레벨비교기를 포함하는 디지털 온도 감지기.
  2. 제1항에 있어서,
    상기 제1정전압발생부는 상기 복수의 모스트랜지스터들이 위들라 전류 미러 회로 (Widlar current mirror circuit)를 구성하는 것을 특징으로 하는 디지털 온도 감지기.
  3. 제2항에 있어서,
    상기 제2정전압발생부는 상기 제1정전압발생부를 구성하는 모스트랜지스터들보다 상대적으로 소스 콘택의 개수가 많은 복수의 모스트랜지스터들로 구성된 위들라 전류미러회로인 것을 특징으로 하는 디지털 온도 감지기.
  4. 제1항에 있어서,
    상기 제1정전압발생기를 구성하는 모스트랜지스터들의 소스의 콘택 저항을 증가시키기 위하여 소스의 콘택의 개수가 조절된 것을 특징으로 하는 디지털 온도 감지기.
  5. 제4항에 있어서,
    상기 제1정전압발생기를 구성하는 모스트랜지스터들은 소스의 콘택 개수가 드레인의 콘택 개수 보다 적은 것을 특징으로 하는 디지털 온도 감지기.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1정전압발생부를 구성하는 복수의 트랜지스터들은 원하는 소스-드레인 간의 전류값이 소스 콘택의 콘택저항이 증가하므로써 감소되는 것을 보상하기 위하여 상기 게이트의 폭/길이의 비율이 조절된 것을 특징으로 하는 디지털 온도 감지기.
  7. 제6항에 있어서,
    상기 제1정전압발생기를 구성하는 모스트랜지스터들은 상기 제2정전압발생부를 구성하는 모스트랜지스터들의 게이트의 폭/길이 비율 보다 상대적으로 큰 것을 특징으로 하는 디지털 온도 감지기.
  8. 제7항에 있어서,
    상기 제1정전압발생부를 구성하는 모스트랜지스터들의 소스 콘택의 개수는 온도에 따른 콘택저항의 변화량과 온도에 따른 소스-드레인간 포화 전류의 변화량을 고려하여 선택되는 것을 특징으로 하는 디지털 온도 감지기.
  9. 제1항에 있어서,
    상기 제1정전압발생부와 상기 제2정전압발생부는 동일한 회로적 구성을 가지며,
    그 회로적 구성은,
    전원전압단에 자신의 소스가 접속되고 자신의 게이트와 드레인이 공통 접속된 제1피모스트랜지스터;
    전원전압단에 자신의 소스가 접속되고 자신의 게이트가 상기 제1피모스트랜지스터의 게이트와 접속된 제2피모스트랜지스터;
    상기 제2피모스트랜지스터의 드레인에 자신의 게이트 및 드레인이 연결되며 자신의 소스가 접지단에 연결된 제1엔모스트랜지스터; 및
    상기 제1피모스트랜지스터의 드레인에 자신의 드레인이 연결되고 자신의 소스가 접지단에 연결되고 상기 제2엔모스트랜지스터의 게이트에 자신의 게이트가 접속된 제2엔모스트랜지스터로 구성되고,
    상기 제1엔모스트랜지스터의 드레인 및 상기 제2피모스트랜지스터의 드레인 사이의 접속 경로상에 출력노드가 형성된 것을 특징으로 하는 디지털 온도 감지기.
  10. 제1항에 있어서,
    상기 레벨비교기는,
    전원전압단에 자신의 소스가 접속되고 자신의 게이트와 드레인이 공통 접속된 제1피모스트랜지스터;
    전원전압단에 자신의 소스가 접속되고 자신의 게이트가 상기 제1피모스트랜지스터의 게이트와 접속된 제2피모스트랜지스터;
    상기 제2피모스트랜지스터의 드레인에 자신의 드레인이 연결되며 자신의 소스가 접지단에 연결된 제1엔모스트랜지스터; 및
    상기 제1피모스트랜지스터의 드레인에 자신의 드레인이 연결되고 자신의 소스가 접지단에 연결된 제2엔모스트랜지스터로 구성되고,
    상기 제2피모스트랜지스터의 드레인 및 상기 제1엔모스트랜지스터의 드레인 사이의 접속 경로상에 출력노드가 형성된 것을 특징으로 하는 디지털 온도 감지기.
  11. 소스-드레인 간에 흐르는 포화 전류값이 온도 변화에 따라 변화하는 것을 상쇄시키도록 소스의 콘택 개수가 조절된 복수의 모스트랜지스터들로 구성되어 온도에 둔감한 제1정전압을 생성하는 제1정전압발생부;
    온도에 민감한 제2정전압을 생성하는 제2정전압발생부;
    상기 제1정전압과 제2정전압을 입력받아 상호 전압 레벨을 비교하는 레벨비교부; 및
    상기 레벨비교기의 출력신호에 응답하여 서로 다른 주기의 복수의 클럭 신호를 생성하는 오실레이터
    를 포함하는 셀프 리프레쉬 구동장치.
  12. 제11항에 있어서,
    상기 제1정전압발생부는 상기 복수의 모스트랜지스터들이 위들라 전류 미러 회로 (Widlar current mirror circuit)를 구성하는 것을 특징으로 하는 셀프 리프레쉬 구동장치.
  13. 제12항에 있어서,
    상기 제2정전압발생부는 상기 제1정전압발생부를 구성하는 모스트랜지스터들 보다 상대적으로 소스 콘택의 개수가 많은 복수의 모스트랜지스터들로 구성된 위들라 전류미러회로인 것을 특징으로 하는 셀프 리프레쉬 구동장치.
  14. 제11항에 있어서,
    상기 제1정전압발생기를 구성하는 모스트랜지스터들은 소스의 콘택 개수가 드레인의 콘택 개수 보다 적은 것을 특징으로 하는 셀프 리프레쉬 구동장치.
  15. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1정전압발생부를 구성하는 복수의 트랜지스터들은 원하는 소스-드레인 간의 전류값이 소스 콘택의 콘택저항이 증가하므로써 감소되는 것을 보상하기 위하여 상기 게이트의 폭/길이의 비율이 조절된 것을 특징으로 하는 셀프 리프레쉬 구동장치.
  16. 제15항에 있어서,
    상기 제1정전압발생기를 구성하는 모스트랜지스터들은 상기 제2정전압발생부를 구성하는 모스트랜지스터들의 게이트의 폭/길이 비율 보다 상대적으로 큰 것을 특징으로 하는 셀프 리프레쉬 구동장치.
  17. 제16항에 있어서,
    상기 제1정전압발생부를 구성하는 모스트랜지스터들의 소스 콘택의 개수는 온도에 따른 콘택저항의 변화량과 온도에 따른 소스-드레인간 포화 전류의 변화량을 고려하여 선택되는 것을 특징으로 하는 셀프 리프레쉬 구동장치.
  18. 제11항에 있어서,
    상기 제1정전압발생부와 상기 제2정전압발생부는 동일한 회로적 구성을 가지며,
    그 회로적 구성은,
    전원전압단에 자신의 소스가 접속되고 자신의 게이트와 드레인이 공통 접속된 제1피모스트랜지스터;
    전원전압단에 자신의 소스가 접속되고 자신의 게이트가 상기 제1피모스트랜지스터의 게이트와 접속된 제2피모스트랜지스터;
    상기 제2피모스트랜지스터의 드레인에 자신의 게이트 및 드레인이 연결되며 자신의 소스가 접지단에 연결된 제1엔모스트랜지스터; 및
    상기 제1피모스트랜지스터의 드레인에 자신의 드레인이 연결되고 자신의 소스가 접지단에 연결되고 상기 제2엔모스트랜지스터의 게이트에 자신의 게이트가 접속된 제2엔모스트랜지스터로 구성되고,
    상기 제1엔모스트랜지스터의 드레인 및 상기 제2피모스트랜지스터의 드레인 사이의 접속 경로상에 출력노드가 형성된 것을 특징으로 하는 셀프 리프레쉬 구동장치.
  19. 제11항에 있어서,
    상기 레벨비교부는,
    전원전압단에 자신의 소스가 접속되고 자신의 게이트와 드레인이 공통 접속된 제1피모스트랜지스터;
    전원전압단에 자신의 소스가 접속되고 자신의 게이트가 상기 제1피모스트랜지스터의 게이트와 접속된 제2피모스트랜지스터;
    상기 제2피모스트랜지스터의 드레인에 자신의 드레인이 연결되며 자신의 소스가 접지단에 연결된 제1엔모스트랜지스터; 및
    상기 제1피모스트랜지스터의 드레인에 자신의 드레인이 연결되고 자신의 소스가 접지단에 연결된 제2엔모스트랜지스터로 구성되고,
    상기 제2피모스트랜지스터의 드레인 및 상기 제1엔모스트랜지스터의 드레인 사이의 접속 경로상에 출력노드가 형성된 것을 특징으로 하는 셀프 리프레쉬 구동장치.
  20. 제11항에 있어서,
    상기 오실레이터는,
    클럭신호를 출력하는 인버터 체인;
    상기 레벨비교기의 출력신호에 응답하여 상기 인버터 체인에 서로 다른 구동전위를 전달하는 서로 다른 사이즈의 제1 및 제2 피모스트랜지스터를 포함하는 것을 특징으로 하는 셀프 리프레쉬 구동장치.
  21. 소스-드레인 간에 흐르는 포화 전류값이 온도 변화에 따라 변화하는 것을 상쇄시키도록 소스의 콘택 개수가 조절된 복수의 모스트랜지스터들로 구성되어 온도에 둔감한 제1정전압을 생성하는 복수의 제1정전압발생부 -상기 복수의 제1정전압발생부는 각각 서로 다른 값의 제1정전압을 생성한다- ;
    온도에 민감한 제2정전압을 생성하는 제2정전압발생부;
    상기 복수의 제1정전압과 상기 제2정전압을 각각 레벨비교하기 위한 복수의 레벨비교부;
    상기 레벨비교부들의 출력을 디코딩하는 디코딩부;
    상기 디코딩부의 출력신호에 응답하여 서로 다른 주기의 복수의 클럭 신호를 생성하는 오실레이터
    를 포함하는 셀프 리프레쉬 구동장치.
  22. 제21항에 있어서,
    상기 제1정전압발생부는 상기 복수의 모스트랜지스터들이 위들라 전류 미러 회로 (Widlar current mirror circuit)를 구성하는 것을 특징으로 하는 셀프 리프레쉬 구동장치.
  23. 제22항에 있어서,
    상기 제2정전압발생부는 상기 제1정전압발생부를 구성하는 모스트랜지스터들보다 상대적으로 소스 콘택의 개수가 많은 복수의 모스트랜지스터들로 구성된 위들라 전류미러회로인 것을 특징으로 하는 셀프 리프레쉬 구동장치.
  24. 제21항에 있어서,
    상기 제1정전압발생기를 구성하는 모스트랜지스터들은 소스의 콘택 개수가 드레인의 콘택 개수 보다 적은 것을 특징으로 하는 셀프 리프레쉬 구동장치.
  25. 제21항 내지 제24항 중 어느 한 항에 있어서,
    상기 제1정전압발생부를 구성하는 복수의 트랜지스터들은 원하는 소스-드레 인 간의 전류값이 소스 콘택의 콘택저항이 증가하므로써 감소되는 것을 보상하기 위하여 상기 게이트의 폭/길이의 비율이 조절된 것을 특징으로 하는 셀프 리프레쉬 구동장치.
  26. 제25항에 있어서,
    상기 제1정전압발생기를 구성하는 모스트랜지스터들은 상기 제2정전압발생부를 구성하는 모스트랜지스터들의 게이트의 폭/길이 비율 보다 상대적으로 큰 것을 특징으로 하는 셀프 리프레쉬 구동장치.
  27. 제26항에 있어서,
    상기 제1정전압발생부를 구성하는 모스트랜지스터들의 소스 콘택의 개수는 온도에 따른 콘택저항의 변화량과 온도에 따른 소스-드레인간 포화 전류의 변화량을 고려하여 선택되는 것을 특징으로 하는 셀프 리프레쉬 구동장치.
  28. 제21항에 있어서,
    상기 제1정전압발생부와 상기 제2정전압발생부는 동일한 회로적 구성을 가지며,
    그 회로적 구성은,
    전원전압단에 자신의 소스가 접속되고 자신의 게이트와 드레인이 공통 접속된 제1피모스트랜지스터;
    전원전압단에 자신의 소스가 접속되고 자신의 게이트가 상기 제1피모스트랜지스터의 게이트와 접속된 제2피모스트랜지스터;
    상기 제2피모스트랜지스터의 드레인에 자신의 게이트 및 드레인이 연결되며 자신의 소스가 접지단에 연결된 제1엔모스트랜지스터; 및
    상기 제1피모스트랜지스터의 드레인에 자신의 드레인이 연결되고 자신의 소스가 접지단에 연결되고 상기 제2엔모스트랜지스터의 게이트에 자신의 게이트가 접속된 제2엔모스트랜지스터로 구성되고,
    상기 제1엔모스트랜지스터의 드레인 및 상기 제2피모스트랜지스터의 드레인 사이의 접속 경로상에 출력노드가 형성된 것을 특징으로 하는 셀프 리프레쉬 구동장치.
  29. 제21항에 있어서,
    상기 레벨비교부는,
    전원전압단에 자신의 소스가 접속되고 자신의 게이트와 드레인이 공통 접속된 제1피모스트랜지스터;
    전원전압단에 자신의 소스가 접속되고 자신의 게이트가 상기 제1피모스트랜 지스터의 게이트와 접속된 제2피모스트랜지스터;
    상기 제2피모스트랜지스터의 드레인에 자신의 드레인이 연결되며 자신의 소스가 접지단에 연결된 제1엔모스트랜지스터; 및
    상기 제1피모스트랜지스터의 드레인에 자신의 드레인이 연결되고 자신의 소스가 접지단에 연결된 제2엔모스트랜지스터로 구성되고,
    상기 제2피모스트랜지스터의 드레인 및 상기 제1엔모스트랜지스터의 드레인 사이의 접속 경로상에 출력노드가 형성된 것을 특징으로 하는 셀프 리프레쉬 구동장치.
  30. 제21항에 있어서,
    상기 오실레이터는,
    클럭신호를 출력하는 인버터 체인;
    상기 디코더의 출력신호에 응답하여 상기 인버터 체인에 서로 다른 구동전위를 전달하는 서로 다른 사이즈의 복수의 피모스트랜지스터를 포함하는 것을 특징으로 하는 셀프 리프레쉬 구동장치.
KR1020040113575A 2004-12-28 2004-12-28 콘택 저항의 온도 특성을 이용한 디지털 온도 감지기 및그를 사용한 셀프 리프레시 구동장치 KR100605581B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040113575A KR100605581B1 (ko) 2004-12-28 2004-12-28 콘택 저항의 온도 특성을 이용한 디지털 온도 감지기 및그를 사용한 셀프 리프레시 구동장치
US11/146,043 US7312509B2 (en) 2004-12-28 2005-06-07 Digital temperature sensing device using temperature depending characteristic of contact resistance
US11/979,871 US7592862B2 (en) 2004-12-28 2007-11-09 Digital temperature sensing device using temperature depending characteristic of contact resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113575A KR100605581B1 (ko) 2004-12-28 2004-12-28 콘택 저항의 온도 특성을 이용한 디지털 온도 감지기 및그를 사용한 셀프 리프레시 구동장치

Publications (2)

Publication Number Publication Date
KR20060075028A KR20060075028A (ko) 2006-07-04
KR100605581B1 true KR100605581B1 (ko) 2006-07-31

Family

ID=36610468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113575A KR100605581B1 (ko) 2004-12-28 2004-12-28 콘택 저항의 온도 특성을 이용한 디지털 온도 감지기 및그를 사용한 셀프 리프레시 구동장치

Country Status (2)

Country Link
US (2) US7312509B2 (ko)
KR (1) KR100605581B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558046B1 (ko) * 2004-12-28 2006-03-07 주식회사 하이닉스반도체 온도에 둔감한 포화전류를 갖는 모스트랜지스터 및 그를이용한 정전압 발생기
KR100605581B1 (ko) * 2004-12-28 2006-07-31 주식회사 하이닉스반도체 콘택 저항의 온도 특성을 이용한 디지털 온도 감지기 및그를 사용한 셀프 리프레시 구동장치
US7471583B2 (en) * 2005-09-29 2008-12-30 Hynix Semiconductor Inc. Memory device with self refresh cycle control function
KR20090018343A (ko) * 2007-08-17 2009-02-20 삼성전자주식회사 타이밍 콘트롤러와, 이를 구비한 표시 장치 및 표시 장치의구동 방법
CN103149965B (zh) * 2007-09-06 2015-08-26 普诚科技股份有限公司 电流源稳定电路
US8183910B2 (en) * 2008-11-17 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit and method for a digital process monitor
JP2010283117A (ja) * 2009-06-04 2010-12-16 Renesas Electronics Corp 半導体装置及び半導体装置の動作方法
KR101167408B1 (ko) * 2010-07-09 2012-07-19 에스케이하이닉스 주식회사 오실레이터
US8369172B2 (en) * 2010-07-27 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits for providing clock periods and operating methods thereof
CN104181971B (zh) * 2013-05-24 2015-11-25 比亚迪股份有限公司 一种基准电压源
CN103645765B (zh) * 2013-12-20 2016-01-13 嘉兴中润微电子有限公司 一种用于高压功率mosfet电路中的高压大电流控制电路
KR102075990B1 (ko) * 2014-01-16 2020-02-11 삼성전자주식회사 온도 감지 회로
CN106020322B (zh) * 2016-08-04 2017-07-21 电子科技大学 一种低功耗cmos基准源电路
US10547273B2 (en) * 2017-10-27 2020-01-28 Advanced Micro Devices, Inc. Compact supply independent temperature sensor
JP6962795B2 (ja) * 2017-11-22 2021-11-05 ルネサスエレクトロニクス株式会社 半導体装置および半導体システム
CN112825002B (zh) * 2019-11-21 2022-10-25 中芯国际集成电路制造(上海)有限公司 基准电流源电路
CN111446171B (zh) * 2020-04-27 2023-08-18 上海华力微电子有限公司 Nmos晶体管器件速度的补偿方法
US11719730B2 (en) * 2020-11-09 2023-08-08 Changxin Memory Technologies, Inc. Test method and device for contact resistor
CN114460368B (zh) * 2020-11-09 2023-05-16 长鑫存储技术有限公司 接触电阻的测试方法与装置
US11703531B2 (en) * 2021-05-20 2023-07-18 Changxin Memory Technologies, Inc. Contact resistor test method and device
CN113280935B (zh) * 2021-07-21 2021-10-08 中国电子科技集团公司第九研究所 一种铁氧体移相器磁芯温度检测装置及检测方法
KR20230112326A (ko) 2022-01-20 2023-07-27 에스케이하이닉스 주식회사 온도 변화에도 기준 전류 혹은 기준 전압을 생성하는 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015460A (ko) * 1996-08-21 1998-05-25 김광호 온도 감지기를 구비한 전압 제어 오실레이터
KR20030073339A (ko) * 2002-03-11 2003-09-19 주식회사 하이닉스반도체 온도계 회로
US20030214858A1 (en) 2002-03-28 2003-11-20 Joachim Schnabel Temperature-dependent refresh cycle for dram

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582761A (en) * 1967-11-09 1971-06-01 Berti F Hall Jr Thermocouple convertor
US4138616A (en) * 1977-01-12 1979-02-06 Johnson & Johnson Variable slope temperature transducer
US4205327A (en) * 1978-03-13 1980-05-27 Rosemount Inc. Two wire current transmitter with adjustable current control linearization
US4169243A (en) * 1978-04-28 1979-09-25 Burr-Brown Research Corp. Remote sensing apparatus
US4242693A (en) * 1978-12-26 1980-12-30 Fairchild Camera & Instrument Corporation Compensation of VBE non-linearities over temperature by using high base sheet resistivity devices
US4870467A (en) * 1985-08-06 1989-09-26 Motorola, Inc. Monolithic temperature compensated voltage-reference diode and method of its manufacture
US4717836A (en) * 1986-02-04 1988-01-05 Burr-Brown Corporation CMOS input level shifting circuit with temperature-compensating n-channel field effect transistor structure
CA2066929C (en) * 1991-08-09 1996-10-01 Katsuji Kimura Temperature sensor circuit and constant-current circuit
JPH05299431A (ja) * 1992-04-16 1993-11-12 Toyota Autom Loom Works Ltd 電流検出機能付トランジスタ
US5650739A (en) * 1992-12-07 1997-07-22 Dallas Semiconductor Corporation Programmable delay lines
US6140687A (en) * 1996-11-28 2000-10-31 Matsushita Electric Industrial Co., Ltd. High frequency ring gate MOSFET
US6337644B1 (en) * 1998-06-25 2002-01-08 Seiko Epson Corporation Constant-current generation circuit, digital/analog conversion circuit, and image processor
KR100475736B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법
US6768143B1 (en) * 2003-08-26 2004-07-27 International Business Machines Corporation Structure and method of making three finger folded field effect transistors having shared junctions
KR100558046B1 (ko) * 2004-12-28 2006-03-07 주식회사 하이닉스반도체 온도에 둔감한 포화전류를 갖는 모스트랜지스터 및 그를이용한 정전압 발생기
KR100605581B1 (ko) * 2004-12-28 2006-07-31 주식회사 하이닉스반도체 콘택 저항의 온도 특성을 이용한 디지털 온도 감지기 및그를 사용한 셀프 리프레시 구동장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015460A (ko) * 1996-08-21 1998-05-25 김광호 온도 감지기를 구비한 전압 제어 오실레이터
KR20030073339A (ko) * 2002-03-11 2003-09-19 주식회사 하이닉스반도체 온도계 회로
US20030214858A1 (en) 2002-03-28 2003-11-20 Joachim Schnabel Temperature-dependent refresh cycle for dram

Also Published As

Publication number Publication date
KR20060075028A (ko) 2006-07-04
US20060138582A1 (en) 2006-06-29
US7592862B2 (en) 2009-09-22
US20080061868A1 (en) 2008-03-13
US7312509B2 (en) 2007-12-25

Similar Documents

Publication Publication Date Title
KR100605581B1 (ko) 콘택 저항의 온도 특성을 이용한 디지털 온도 감지기 및그를 사용한 셀프 리프레시 구동장치
US7994849B2 (en) Devices, systems, and methods for generating a reference voltage
JP5674401B2 (ja) 半導体装置
KR0129197B1 (ko) 메모리셀어레이의 리플레쉬 제어회로
KR100461286B1 (ko) 클럭 내장 반도체 집적 회로 장치
Kim et al. CMOS temperature sensor with ring oscillator for mobile DRAM self-refresh control
US8791684B2 (en) Reference voltage generator
US20070098042A1 (en) Temperature detecting circuit
KR20050050206A (ko) 셀프 리프래쉬용 오실레이터
US6040735A (en) Reference voltage generators including first and second transistors of same conductivity type
KR20060122193A (ko) 감지 온도를 조절할 수 있는 반도체 온도 센서
JP2006190946A (ja) 温度に鈍感な飽和電流を有するｍｏｓトランジスタ及びそれを用いた定電圧発生器
US7068547B2 (en) Internal voltage generating circuit in semiconductor memory device
KR100502972B1 (ko) 리프레쉬 동작용 클럭발생기
US6275100B1 (en) Reference voltage generators including first and second transistors of same conductivity type and at least one switch
US20060229839A1 (en) Temperature sensing and monitoring technique for integrated circuit devices
KR100518565B1 (ko) 반도체 온도 검출기, 이를 구비하여 셀프 리프레쉬 전류를감소시키는 반도체 메모리 장치, 및 그 셀프 리프레쉬 방법
US11830540B2 (en) Circuit for sensing antifuse of DRAMs
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
US4281544A (en) Temperature detecting device
US20020017688A1 (en) Semiconductor memory circuit
US11838014B1 (en) Semiconductor device having voltage generator generating well potential
KR20030091296A (ko) 반도체 메모리 장치의 내부 전원 전압 발생회로
KR100618706B1 (ko) 트랜지스터용 웰 바이어스 전압 발생기
KR100909224B1 (ko) 공정조건에 안정적인 온도 보상형 셀프 리프레쉬 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 13