CN104181971B - 一种基准电压源 - Google Patents

Abstract

针对现有的基准电压源电路结构复杂、功耗大及面积大的技术问题，本发明提供一种基准电压源，包括：第一耗尽型MOS管、第一增强型NMOS管、第二增强型NMOS管、及第三增强型NMOS管。本发明实施例提供的基准电压源仅有四个MOS管来实现，结构简单，占用的芯片的面积小，静态功耗也很小。

Description

一种基准电压源

技术领域

本发明涉及模拟电路领域，尤其涉及一种基准电压源。

背景技术

基准电压源，作为模拟电路里的核心模块之一，它输出的基准电压值在应用范围内不能受温度影响，且不受供电端提供的电源电压值变化的影响。基准电压源决定着整个电路系统的精度，其重要程度不言而喻。

现有的基准电压源通常采用的是如图1所示的带隙基准电路。该电路需要运放、多个电阻和双极型晶体管阵列来实现。其基本原理是将具有负温度系数的双极晶体管的基极-发射极电压VBE与具有正温度系数的双极晶体管VBE的差值△VBE以不同权重相加，使△VBE的温度系数刚好抵消VBE的温度系数，得到一个与温度无关的基准电压。但是，该种结构需要运算放大器和双极型晶体管来实现，电路结构复杂，芯片占用面积较大。

发明内容

针对前述现有的基准电压源电路功耗大及芯片占用面积大的技术问题，本发明提供一种基准电压源。

本发明的目的是通过以下技术方案实现的：

一种基准电压源，包括：第一耗尽型MOS管、第一增强型NMOS管、第二增强型NMOS管、及第三增强型NMOS管；

所述第一耗尽型MOS管的源极和栅极连接，

所述第一增强型NMOS管的漏极连接供电端，所述第一增强型NMOS管的源极连接基准电压输出端、所述第一增强型NMOS管的栅极连接所述第二增强型NMOS管的漏极，所述第二增强型NMOS管的源极连接至接地端，所述第二增强型NMOS管的栅极与所述第三增强型NMOS管的栅极共同连接至所述第三增强型NMOS管的漏极，所述第三增强型NMOS管的漏极连接所述第一增强型NMOS管的源极，所述第三增强型NMOS管的源极连接至所述接地端；

所述第一耗尽型MOS管为耗尽型NMOS管，所述第一耗尽型MOS管的漏极与所述供电端连接，所述第一耗尽型MOS管的源极与所述第二增强型NMOS管的漏极连接；或

所述第一耗尽型MOS管为耗尽型PMOS管，所述第一耗尽型MOS管的漏极与所述第二增强型NMOS管的漏极连接，所述第一耗尽型MOS管的源极与所述供电端连接。

本发明实施例的基准电压源仅有四个MOS管组成，结构简单，其占用的芯片的面积极小；另外，此基准电压源电路只有两条支路（即由第一耗尽型MOS管和第二增强型NMOS管串联形成的第一支路，以及由第一增强型NMOS管第三增强型NMOS管串联形成的第二支路），其功耗仅由这两支路的支路电流决定，由于这两路的电流只是MOS管的饱和导通电流，所以其静态功耗也很小。

优选地，基准电压源还包括在所述第一增强型NMOS管的源极和所述第三增强型NMOS管的漏极之间串联的至少一个第四增强型NMOS管；

每个所述第四增强型NMOS管的栅极与漏极连接，每个所述第一增强型NMOS管、所述至少一个第四增强型NMOS管、及所述第三增强型NMOS管之间依次通过上一NMOS管的源极与下一NMOS管的漏极连接的方式串联。

优选地，所述第三增强型NMOS管的宽度W_n与所述第二增强型NMOS管的宽度相同，所述第三增强型NMOS管的长度L_n与所述第二增强型NMOS管的长度相同，所述第一耗尽型MOS管的宽长比为W_d/L_d，

且 $\frac{W_d/L_d}{W_n/L_n}={\left(\frac{{\mathrm{dV}}_{\mathrm{TN}}/\mathrm{dt}}{d\left|V_{\mathrm{TD}}\right|/\mathrm{dt}}\right)}^2,$

其中，为所述第三增强型NMOS管的阀值电压相对于温度的变化率，为所述第一耗尽型MOS管的阀值电压的绝对值相对于温度的变化率，W_n/L_n为所述第二增强型NMOS管和第三增强型NMOS管的宽长比。

优选地，所述第四增强型NMOS管的长度与所述第三增强型NMOS管的长度相同，所述第四增强型NMOS管的宽度与所述第三增强型NMOS管的宽度相同。

相应地，本发明实施例还提供了一种基准电压源，包括：耗尽型MOS管和增强型NMOS管；

所述耗尽型MOS管的源极和栅极连接，所述增强型NMOS管的栅极和漏极连接；

所述耗尽型MOS管为耗尽型NMOS管，所述耗尽型MOS管的漏极与供电端连接，所述增强型NMOS管的源极与接地端连接，所述耗尽型MOS管的源极与所述增强型NMOS管的漏极连接，所述耗尽型MOS管的栅极与所述增强型NMOS管的栅极共同连接至基准电压输出端；或

所述耗尽型MOS管为耗尽型PMOS管，所述耗尽型MOS管的源极连接所述供电端，所述增强型NMOS管的源极与接地端连接，所述耗尽型MOS管的漏极与所述增强型NMOS管的漏极连接，所述耗尽型MOS管的漏极与所述增强型NMOS管的漏极共同连接至基准电压输出端。

优选地，所述增强型NMOS管的宽长比为W_n/L_n，所述耗尽型MOS管的宽长比为W_d/L_d，

且 $\frac{W_d/L_d}{W_n/L_n}={\left(\frac{{\mathrm{dV}}_{\mathrm{TN}}/\mathrm{dt}}{d\left|V_{\mathrm{TD}}\right|/\mathrm{dt}}\right)}^2,$

其中，为所述增强型NMOS管的阀值电压相对于温度的变化率，为所述耗尽型MOS管的阀值电压的绝对值相对于温度的变化率。

本发明实施例的基准电压源仅有两个MOS管组成，结构简单，其占用的芯片的面积极小；另外，此基准电压源电路只有一条支路（即由耗尽型MOS管和增强型NMOS管串联形成的支路），其功耗仅由这一支路的支路电流决定，由于该支路的电流只是MOS管的饱和导通电流，所以其静态功耗也很小。

附图说明

图1是现有的带隙基准的电路结构图；

图2是增强驱动能力的带隙基准的电路结构图；

图3a是本发明的基准电压源的第一实施例的结构示意图；

图3b是本发明的基准电压源的第二实施例的结构示意图；

图4是本发明的基准电压源的第一实施例输出的基准电压的温度特性曲线图；

图5a是本发明的基准电压源的第三实施例的结构示意图；

图5b是本发明的基准电压源的第四实施例的结构示意图；

图6是本发明的基准电压源的第三实施例输出的基准电压的温度特性曲线图；

图7a是本发明的基准电压源的第五实施例的结构示意图；

图7b是本发明的基准电压源的第六实施例的结构示意图。

具体实施方式

为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例公开了一种低功耗、具有一定驱动能力、结构简单的基准电压源的电路。该电路仅由四个MOS管组成，包括：第一耗尽型MOS管、第一增强型NMOS管、第二增强型NMOS管、及第三增强型NMOS管，其中，第一耗尽型MOS管可以为耗尽型NMOS管或耗尽型PMOS管。其中，第一耗尽型MOS管可以为第一耗尽型NMOS管或第一耗尽型PMOS管。这四个MOS管共同组成一个负反馈结构的基准电路，基准电压源的具体电路结构分别如图3a和图3b所示。

请参照图3a，是本发明的基准电压源的第一实施例的结构示意图。该基准电压源包括：第一耗尽型NMOS管（对应于图中的M0管）、第一增强型NMOS管（对应于图中的M1管）、第二增强型NMOS管（对应于图中的M2管）、及第三增强型NMOS管（对应于图中的M3管）。

第一增强型NMOS管的漏极连接供电端，第一增强型NMOS管的源极连接基准电压输出端，第一增强型NMOS管的栅极连接第二增强型NMOS管的漏极，第二增强型NMOS管的源极连接至接地端，第二增强型NMOS管的栅极与第三增强型NMOS管的栅极共同连接至第三增强型NMOS管的漏极，第三增强型NMOS管的漏极连接第一增强型NMOS管的源极，第三增强型NMOS管的源极连接至接地端。

第一耗尽型NMOS管的源极和栅极连接，第一耗尽型NMOS管的漏极与供电端连接，第一耗尽型NMOS管的源极与第二增强型NMOS管的漏极连接。

其中，供电端是为基准电压源提供电源电压的端口，接地端是为基准电压源提供的接入地线的端口。第一增强型NMOS管的源极或第三增强型NMOS管的漏极为基准电压输出端。

请参照图3b，是本发明的基准电压源的第二实施例的结构示意图。该基准电压源包括：第一耗尽型PMOS管（对应于图中的M0管）、第一增强型NMOS管（对应于图中的M1管）、第二增强型NMOS管（对应于图中的M2管）、及第三增强型NMOS管（对应于图中的M3管）。

第一增强型NMOS管的漏极连接供电端，第一增强型NMOS管的源极连接基准电压输出端，第一增强型NMOS管的栅极连接第二增强型NMOS管的漏极，第二增强型NMOS管的源极连接至接地端，第二增强型NMOS管的栅极与第三增强型NMOS管的栅极共同连接至第三增强型NMOS管的漏极，第三增强型NMOS管的漏极连接第一增强型NMOS管的源极，第三增强型NMOS管的源极连接至接地端。

第一耗尽型PMOS管的源极和栅极连接，第一耗尽型PMOS管的漏极与第二增强型NMOS管的漏极连接，第一耗尽型PMOS管的源极与供电端连接。

本发明实施例的基准电压源仅有四个MOS管组成，结构简单，其占用的芯片的面积极小；另外，此基准电压源电路只有两个支路（即由第一耗尽型MOS管和第二增强型NMOS管串联形成的第一支路，以及由第一增强型NMOS管第三增强型NMOS管串联形成的第二支路），其功耗仅由这两支路的支路电流决定，由于这两路的电流只是MOS管的饱和导通电流，所以其静态功耗也很小。

此外，现有的基准电路的驱动能力很弱，无法直接驱动负载，通常需要为该电路另设驱动电路来增强其驱动能力。如图2所示，该驱动电路可以由LDO（LowDropoutRegulator，低压差线性稳压器）电路实现。这样，也就进一步复杂了电路结构，并增大了该电路的功耗和芯片占用面积。本发明实施例的基准电压源电路由第一增强型NMOS管驱动负载，要想获取较大的驱动能力只需调大第一增强型NMOS管的宽长比即可，不需要另设驱动电路来驱动后续负载，从而进一步减小了电路的功耗和芯片占用面积。

图3a和图3b对本发明的基准电压源的结构作了详细介绍，下面将介绍该基准电压源的工作原理。

基准电压源正常工作时，M0管、M1管、M2管和M3管都应处于饱和状态，设M0管的阈值电压为V_TD，M0管的宽长比为W_d/L_d，M0管的栅源电压为V_gs0；M2管、M3管的阈值电压分别为V_TN2、V_TN3，M1管、M2管、M3管的宽长比为W_n1/L_n1、W_n2/L_n2、W_n3/L_n3；设基准电压源正常工作时，流过M0管、M2管和M3管的电流分别为：I_M0、I_M2和I_M3。

当M0管为耗尽型NMOS管时，在基准电压源电路正常工作时，根据在饱和状态下的MOS传输特性，即有：

$I_{M0}=\frac{1}{2}\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{W}_d}{L_d}{(V_{\mathrm{gs}0}-V_{\mathrm{TD}})}^2---\left(1\right)$

其中，μ_n为电子迁移率（值得注意的是，同种CMOS工艺制程下，NMOS管和PMOS管的电子迁移率都是相同的，均为μ_n），C_ox是单位面积的栅氧化层电容。

为了使M3管复制流过M0管的电流，可以使第二增强型NMOS管和第三增强型NMOS管的宽长比相同，则有：

W_n2/L_n2＝W_n3/L_n3＝W_n/L_n(2)

由于同种CMOS工艺制程中同种器件相同尺寸的管子的阈值电压V_TH是相同，即有：

V_TN2＝V_TN3＝V_TN（3）

设基准电压输出端的输出电压为V_ref，M2管和M3管的宽长相同，由于M2管、M3管的宽长相同，且V_gs相等，那么它们的饱和导通电流是一样的，再加上由于M0管和M2管串联，因此I_M3＝I_M2＝I_M0，即有：

$I_{M3}=\frac{1}{2}\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{W}_{n3}}{L_{n3}}{(V_{\mathrm{gs}3}-V_{\mathrm{TN}3})}^2=\frac{1}{2}\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{W}_{n3}}{L_{n3}}{(V_{\mathrm{ref}}-V_{\mathrm{TN}})}^2=I_{M2}=I_{M0}---\left(4\right)$

在V_gs0为0的情况下，联立公式（1）、（2）、（3）、（4）可解得：

$V_{\mathrm{ref}}=V_{\mathrm{TN}}+\sqrt{\frac{W_d/L_d}{W_n/L_n}}\×\left|V_{\mathrm{TD}}\right|---\left(5\right)$

由公式（5）可知，上式V_ref为一个与电源电压无关的量，V_TD、V_TN为阈值电压，与工艺制程相关，且V_TN为负温度系数。当M0管为NMOS管时，V_TD为负值，且具有负温度系数，因此，|V_TD|具有正温度系数；当M0管为PMOS管时，V_TD为正值，且具有正温度系数，因此，|V_TD|同样具有正温度系数。所以通过合理调整管子宽长比就可以得到一个零温度系数的基准电压。

由公式（5）对温度求导，即可得到：

$\frac{W_d/L_d}{W_n/L_n}={\left(\frac{d{V}_{\mathrm{TN}}/\mathrm{dt}}{d\left|V_{\mathrm{TD}}\right|/\mathrm{dt}}\right)}^2---\left(6\right)$

其中，为第三增强型NMOS管的阀值电压相对于温度的变化率，为第一耗尽型MOS管的阀值电压的绝对值相对于温度的变化率。和可以视作定值。

M1管为驱动管，调整M1管的尺寸则可以调整该基准电压源的电路的驱动能力，完全可满足作电阻分压的使用。

以TSMC（台湾积体电路制造股份有限公司）0.5umCMOS混合信号工艺的模型为例，基于图3a的电路结构，在满足公式（6）的推导条件后，输出的基准电压的温度特性曲线图如图4所示（横轴表示温度，纵轴表示输出的基准电压值）。从图中可以得出，在-30℃～120℃之间的输出的基准电压的温度系数为14.9ppm/℃，几乎可以忽略不计，输出的基准电压约为1.2V。根据输出的基准电压值计算或根据仿真结果可得出静态功耗仅为0.7uA。当基准电压源电路接电阻值为5K欧姆的负载时，输出电压相对无负载时只变化3mV，因此，本发明实施例提供的基准电压源的驱动能力完全可满足后接电阻分压，除非负载极大，一般而言都不需要接LDO电路来驱动后续负载。

此外，为了增大基准电压源的输出电压，如图5a和图5b所示，可以在第一增强型NMOS管的源极和第三增强型NMOS管的漏极之间串联至少一个第四增强型NMOS管。设串联的第四增强型NMOS管的数目为k（图5a和图5b中仅示出了k=1时的基准电压源的电路结构），k为自然数（如0、1、2等），但是，串联的第四增强型NMOS管的数目k不宜过多，这是因为在串联的第四增强型NMOS管的数目过多的情况下，会导致第一增强型NMOS管的源极和漏极之间的电压过小，从而使得流过第一增强型NMOS管的电流会小于流过第一耗尽型MOS管的饱和电流，最终使得第一增强型NMOS管的源极无法输出预期的基准电压。每个第四增强型NMOS管的栅极与漏极连接，每个第一增强型NMOS管、k个第四增强型NMOS管、及第三增强型NMOS管之间依次通过上一NMOS管的源极与下一NMOS管的漏极连接的方式串联。

优选地，第四增强型NMOS管的长度可以与第三增强型NMOS管的长度相同，第四增强型NMOS管的宽度可以与第三增强型NMOS管的宽度相同。

设第四增强型NMOS管的栅源电压为V_gsk，流过各个第四增强型NMOS管的电流为I_Mk。由于第四增强型NMOS管与第三增强型NMOS管相同，因此，第四增强型NMOS管的阀值电压与第三增强型NMOS管的阀值电压V_TN相同，根据在饱和状态下的MOS传输特性，即有：

$I_{\mathrm{Mk}}=\frac{1}{2}\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{W}_{n3}}{L_{n3}}{(V_{\mathrm{gsk}}-V_{\mathrm{TN}})}^2---\left(7\right)$

$I_{M3}=\frac{1}{2}\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{W}_{n3}}{L_{n3}}{(V_{\mathrm{gs}3}-V_{\mathrm{TN}})}^2---\left(8\right)$

V_gs3＝V_ref-(V_gs1+V_gs2+……+V_gsk)(9)

联立公式（7）、（8）、（9）、可解得：

$V_{\mathrm{ref}}=(k+1)V_{\mathrm{TN}}+(k+1)\sqrt{\frac{W_d/L_d}{W_n/L_n}}\left|V_{\mathrm{TD}}\right|---\left(10\right)$

当k值为1时，同样以TSMC0.5umCMOS混合信号工艺的模型为例，在原先设定的1.2V基准输出电路基础上增加一个第四增强型NMOS管（即基于图5a的电路结构）后，其仿真的温度特性曲线图如图6所示。从仿真结果可以得出输出的基准电压在-30℃～120℃之间的温度系数为15.2ppm/℃,可见其温度系数变化不大，而输出的基准电压则提高到了2.4V。

本发明实施例还提供了一种基准电压源，该类基准电压源由一增强型NMOS管和一耗尽型MOS管串联组成，结构简单，静态功率小。

请参照图7a，是本发明的基准电压源的第五实施例的结构示意图。该基准电压源包括：耗尽型NMOS管（对应于图7a中的M0管）和增强型NMOS管（对应于图7a中的M3管）。

耗尽型NMOS管的源极和栅极连接，增强型NMOS管的栅极和漏极连接。

耗尽型NMOS管的漏极与供电端连接，增强型NMOS管的源极与接地端连接，耗尽型NMOS管的源极与增强型NMOS管的漏极连接，耗尽型NMOS管的栅极与增强型NMOS管的栅极共同连接至基准电压输出端。

请参照图7b，是本发明的基准电压源的第六实施例的结构示意图。该基准电压源包括：耗尽型PMOS管（对应于图7b中的M0管）和增强型NMOS管（对应于图7b中的M3管）。

耗尽型PMOS管的源极和栅极连接，增强型NMOS管的栅极和漏极连接。

耗尽型PMOS管的源极连接供电端，增强型NMOS管的源极与接地端连接，耗尽型PMOS管的漏极与增强型NMOS管的漏极连接，耗尽型PMOS管的漏极与增强型NMOS管的漏极共同连接至基准电压输出端。

图7a和图7b对本发明的基准电压源的结构作了详细介绍，下面将介绍该基准电压源的工作原理。

基准电压源正常工作时，M0管和M3管都应处于饱和状态，设M0管的阈值电压为V_TD，M0管的宽长比为W_d/L_d，M0管的栅源电压为V_gs0；M3管的阈值电压为V_TN，M3管的宽长比为W_n/L_n；设基准电压源正常工作时，流过M0管和M3管的电流分别为：I_M0和I_M3。

当M0管为耗尽型NMOS管时，在基准电压源电路正常工作时，根据在饱和状态下的MOS传输特性，即有：

$I_{M0}=\frac{1}{2}\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{W}_d}{L_d}{(V_{\mathrm{gs}0}-V_{\mathrm{TD}})}^2---\left(11\right)$

设基准电压输出端的输出电压为V_ref，M0管和M3管位于同一支路，因此I_M3＝I_M0，即有：

$I_{M3}=\frac{1}{2}\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{W}_n}{L_n}{(V_{\mathrm{ref}}-V_{\mathrm{TN}})}^2=I_{M0}---\left(12\right)$

在V_gs0为0的情况下，联立公式（11）、（12）可解得：

$V_{\mathrm{ref}}=V_{\mathrm{TN}}+\sqrt{\frac{W_d/L_d}{W_n/L_n}}\×\left|V_{\mathrm{TD}}\right|---\left(13\right)$

由公式（13）可知，上式V_ref为一个与电源电压无关的量，V_TD、V_TN为阈值电压，与工艺制程相关，且V_TN为负温度系数。当M0管为NMOS管时，V_TD为负值，且具有负温度系数，因此，|V_TD|具有正温度系数；当M0管为PMOS管时，V_TD为正值，且具有正温度系数，因此，|V_TD|同样具有正温度系数。所以通过合理调整管子宽长比就可以得到一个零温度系数的基准电压。

由公式（13）对温度求导，即可得到：

$\frac{W_d/L_d}{W_n/L_n}={\left(\frac{{\mathrm{dV}}_{\mathrm{TN}}/\mathrm{dt}}{d\left|V_{\mathrm{TD}}\right|/\mathrm{dt}}\right)}^2---\left(14\right)$

其中，为增强型NMOS管的阀值电压相对于温度的变化率，为耗尽型MOS管的阀值电压的绝对值相对于温度的变化率。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种基准电压源，其特征在于，包括：第一耗尽型MOS管、第一增强型NMOS管、第二增强型NMOS管、及第三增强型NMOS管；

所述第一耗尽型MOS管的源极和栅极连接，

所述第一增强型NMOS管的漏极连接供电端，所述第一增强型NMOS管的源极连接基准电压输出端、所述第一增强型NMOS管的栅极连接所述第二增强型NMOS管的漏极，所述第二增强型NMOS管的源极连接至接地端，所述第二增强型NMOS管的栅极与所述第三增强型NMOS管的栅极共同连接至所述第三增强型NMOS管的漏极，所述第三增强型NMOS管的漏极连接所述第一增强型NMOS管的源极，所述第三增强型NMOS管的源极连接至所述接地端；

所述第一耗尽型MOS管为耗尽型NMOS管，所述第一耗尽型MOS管的漏极与所述供电端连接，所述第一耗尽型MOS管的源极与所述第二增强型NMOS管的漏极连接；或

所述第一耗尽型MOS管为耗尽型PMOS管，所述第一耗尽型MOS管的漏极与所述第二增强型NMOS管的漏极连接，所述第一耗尽型MOS管的源极与所述供电端连接。

2.如权利要求1所述的基准电压源，其特征在于，还包括在所述第一增强型NMOS管的源极和所述第三增强型NMOS管的漏极之间串联的至少一个第四增强型NMOS管；

每个所述第四增强型NMOS管的栅极与漏极连接，每个所述第一增强型NMOS管、所述至少一个第四增强型NMOS管、及所述第三增强型NMOS管之间依次通过上一NMOS管的源极与下一NMOS管的漏极连接的方式串联。

3.如权利要求1或2所述的基准电压源，其特征在于，所述第三增强型NMOS管的宽度W_n与所述第二增强型NMOS管的宽度相同，所述第三增强型NMOS管的长度L_n与所述第二增强型NMOS管的长度相同，所述第一耗尽型MOS管的宽长比为W_d/L_d，

且

其中，为所述第三增强型NMOS管的阀值电压相对于温度的变化率，为所述第一耗尽型MOS管的阀值电压的绝对值相对于温度的变化率，W_n/L_n为所述第二增强型NMOS管和第三增强型NMOS管的宽长比。

4.如权利要求3所述的基准电压源，其特征在于，所述第四增强型NMOS管的长度与所述第三增强型NMOS管的长度相同，所述第四增强型NMOS管的宽度与所述第三增强型NMOS管的宽度相同。