JP2005026692A - 半導体ウェーハの各領域別に不純物の濃度が異なる集積回路半導体素子およびその製造方法 - Google Patents

半導体ウェーハの各領域別に不純物の濃度が異なる集積回路半導体素子およびその製造方法 Download PDF

Info

Publication number
JP2005026692A
JP2005026692A JP2004194915A JP2004194915A JP2005026692A JP 2005026692 A JP2005026692 A JP 2005026692A JP 2004194915 A JP2004194915 A JP 2004194915A JP 2004194915 A JP2004194915 A JP 2004194915A JP 2005026692 A JP2005026692 A JP 2005026692A
Authority
JP
Japan
Prior art keywords
region
semiconductor wafer
gate pattern
length
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004194915A
Other languages
English (en)
Inventor
Yobai Sai
庸培 崔
Boo-Yung Huh
富寧 許
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005026692A publication Critical patent/JP2005026692A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions

Abstract

【課題】 半導体ウェーハの各領域別に不純物の濃度が異なる集積回路半導体素子およびその製造方法を提供する。
【解決手段】 各領域別に異なる濃度の不純物を持つ半導体ウェーハと、前記半導体ウェーハ上に形成されて前記各領域別に長さの異なるゲートパターンと、を含んでなることを特徴とする集積回路半導体素子。前記半導体ウェーハは、中央領域、中間領域およびエッジ領域の各領域別に異なる濃度の不純物を持つ。さらに前記ゲートパターンの長さは前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に異なる。これにより、本発明は半導体ウェーハ上でしきい電圧を均一に持つことができる。
【選択図】 図１

Description

本発明は、集積回路半導体素子およびその製造方法に係り、より詳細には半導体ウェーハの各領域別に不純物の濃度が異なる集積回路半導体素子およびその製造方法に関する。
一般的に、半導体ウェーハ（半導体基板）上に形成される集積回路半導体素子は微細化されつつ応用分野によって多様な機能を必要とする。例えば、外部電源を利用して速いクロックスピードを要求する集積回路半導体素子は駆動電流が大きく、モバイルデバイスに利用される集積回路半導体素子は、クロックスピードは多少落ちるとしても電力消耗は少ない。前記速いクロックスピードを持つ集積回路半導体素子と低い電力消耗を持つ集積回路半導体素子とは、しきい電圧を異にして製造する。これは、前記しきい電圧はトランジスタの駆動電流に影響を与えるためである。
ところで、従来の集積回路半導体素子は製造ばらつきによって半導体ウェーハの各領域別にしきい電圧が異なる。特に、速いスピードを持つ集積回路半導体素子はしきい電圧調節用不純物の濃度が低くて半導体ウェーハの各領域別にしきい電圧が敏感に変動する。このようにしきい電圧が半導体ウェーハの各領域別に異なれば製造歩留まりおよび集積回路半導体素子の信頼性が落ちる。
したがって、本発明が解決しようとする技術的課題は、前述した問題点を解決して半導体ウェーハの各領域別に不純物の濃度を異にすることにより半導体ウェーハの各領域別にしきい電圧が均一な集積回路半導体素子を提供するところにある。
また、本発明が解決しようとする他の技術的課題は、前記集積回路半導体素子を製造するのに適した製造方法を提供するところにある。
前記技術的課題を達成するために、本発明の一例による集積回路半導体素子は、各領域別に異なる濃度の不純物を持つ半導体ウェーハと、前記半導体ウェーハ上に形成されて前記各領域別に長さの異なるゲートパターンと、を含んでなることを特徴とする。
前記半導体ウェーハは、中央領域、中間領域およびエッジ領域の各領域別に異なる濃度の不純物を持つ。前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度が高く、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度が高い。
前記ゲートパターンの長さは、前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に異なる。前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短い。
また、本発明の他の例による集積回路半導体素子は、中央領域、中間領域およびエッジ領域の各領域別に異なる濃度の不純物を持つ半導体ウェーハと、前記半導体ウェーハ上に形成されて前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に長さの異なるゲートパターンと、を含んでなることを特徴とする。
前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度が高く、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度が高い。
前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短い。
また、本発明のさらに他の例による集積回路半導体素子は、中央領域、中間領域およびエッジ領域の各領域別に異なる濃度の不純物を持つ半導体ウェーハを含むが、前記中央領域は前記中間領域より不純物の濃度が高く、前記中間領域は前記エッジ領域より不純物の濃度が高い半導体ウェーハと、前記半導体ウェーハ上に形成されて前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に長さの異なるゲートパターンを含むが、前記中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く、前記中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短いことを特徴とする。
前記他の技術的課題を達成するために、本発明の一例による集積回路半導体素子の製造方法は、半導体ウェーハ内に各領域別に異なる濃度でしきい電圧調節用不純物を注入する段階と、前記半導体ウェーハ上にゲートパターン用導電膜を形成する段階と、前記導電膜をパターニングして各領域別に長さの異なるゲートパターンを形成する段階と、を含む。
前記しきい電圧調節用不純物は、前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に濃度を異にして注入される。前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度を高めて注入し、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度を高めて注入する。
前記ゲートパターンの長さは、前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に異にして形成される。前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く形成し、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短く形成する。
また、本発明の他の例による集積回路半導体素子の製造方法は、半導体ウェーハ内に前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に不純物の濃度を異にしてしきい電圧調節用不純物を注入する段階と、前記半導体ウェーハ上にゲートパターン用導電膜を形成する段階と、前記導電膜をパターニングして前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に長さの異なるゲートパターンを形成する段階と、を含む。
前記半導体ウェーハの中央領域は、前記中間領域より不純物の濃度を高めて注入し、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度を高めて注入する。
前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く形成し、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短く形成する。
また、本発明のさらに他の例による集積回路半導体素子の製造方法は、半導体ウェーハ内に前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に不純物の濃度を異にしてしきい電圧調節用不純物を注入するが、前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度を高めて注入し、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度を高めて注入する段階と、前記半導体ウェーハ上にゲートパターン用導電膜を形成する段階と、前記導電膜をパターニングして前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に長さの異なるゲートパターンを形成するが、前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く形成し、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短く形成する段階と、を含む。
本発明の集積回路半導体素子は、各領域別に異なる濃度の不純物を持つ半導体ウェーハと、前記半導体ウェーハ上に形成されて前記各領域別に長さの異なるゲートパターンとを含む。これにより、本発明の集積回路半導体素子は半導体ウェーハ上でしきい電圧を均一に持つことができる。
以下、添付図面を参照して本発明の実施例を詳細に説明する。しかし、次に例示する本発明の実施例は色々な他の形態に変形でき、本発明の範囲は後述する実施例に限定されるものではない。本発明の実施例は当業者に本発明をさらに完全に説明するために提供されるものである。
具体的に、本発明による集積回路半導体素子は各領域別に異なる濃度の不純物を持つ半導体ウェーハ１００を含む。例えば、図１および図２に図示したように本発明の集積回路半導体素子は、半導体ウェーハ１００の中央領域Ａ、中間領域Ｂおよびエッジ領域Ｃの各領域別に不純物の濃度を異にして形成されている。前記半導体ウェーハ１００の中央領域Ａは前記中間領域Ｂより不純物の濃度が高く、前記半導体ウェーハ１００の中間領域Ｂは前記エッジ領域Ｃより不純物の濃度が高い。
以下では、前記中央領域Ａは半導体ウェーハ１００の直径を１００と仮定した時に半導体ウェーハ１００の中心点を中心に直径が２０である２０％の領域を意味し、前記中間領域Ｂは半導体ウェーハ１００の中心点を中心に直径が８０である領域のうち中央領域Ａを除外した６０％の領域を意味し、前記エッジ領域Ｃは前記半導体ウェーハ１００の中心点を中心に直径が１００である領域のうち中央領域Ａおよび中間領域Ｂを除外した２０％の領域を意味する。
本実施例では、前記集積回路半導体素子がＮＭＯＳであり、かつゲートパターンの長さが０．２５μｍである場合、前記中央領域Ａ、中間領域Ｂおよびエッジ領域Ｃは、ホウ素Ｂをそれぞれ５．０Ｅ１２／ｃｍ２、４．９Ｅ１２／ｃｍ２および４．８Ｅ１２／ｃｍ２のドーズ量で注入して形成される。
さらに、図３および図４に図示したように本発明の集積回路半導体素子は前記半導体ウェーハ１００上に形成され、前記各領域別に長さの異なるゲートパターン１４０を含む。例えば、図３および図４で分かるように前記ゲートパターン１４０の長さは、前記半導体ウェーハ１００の中央領域Ａ、中間領域Ｂおよびエッジ領域Ｃの各領域別に異にして形成されている。
特に、前記半導体ウェーハ１００の中央領域Ａに形成されたゲートパターン１４０の長さａは前記中間領域Ｂに形成されたゲートパターン１４０の長さｂより短く、前記半導体ウェーハ１００の中間領域Ｂに形成されたゲートパターン１４０の長さｂは、前記エッジ領域Ｃに形成されたゲートパターン１４０の長さｃより短い。図面において、参照番号１２０はゲート絶縁膜を示す。
本実施例で、集積回路半導体素子の中間領域Ｂのゲートパターン１４０の長さが０．２５μｍである場合、前記中央領域Ａおよびエッジ領域Ｃのゲートパターン１４０の長さはそれぞれ０．２３μｍおよび０．２７μｍとなる。
図５および図６は、それぞれ従来技術および本発明による集積回路半導体素子の半導体ウェーハの位置別にしきい電圧を示したグラフである。図５および図６で、図１ないし図４と同じ参照番号は同じ部材を示す。
具体的に、図５は従来技術を適用して半導体ウェーハの領域別に不純物の濃度を異ならせず（即ち不純物濃度を一様とし）、ゲートパターン１４０の長さが異なる場合の半導体ウェーハの位置によるしきい電圧を示したグラフである。図５で分かるように、半導体ウェーハ１００の位置によるしきい電圧は均一でない。すなわち、図５の一例では中央領域Ａのしきい電圧は低く、中間領域Ｂおよびエッジ領域Ｃのしきい電圧は順次に高い。例えば、従来の集積回路半導体素子では、ＮＭＯＳで中間領域Ｂのしきい電圧が０．５５Ｖである時、前記中央領域Ａのしきい電圧は０．５３Ｖ、エッジ領域Ｃのしきい電圧は０．５７Ｖ程度となる。
これに対し、図６は本発明を適用して半導体ウェーハ１００の領域別に不純物の濃度を異ならせ、ゲートパターン１４０の長さも異なる場合の半導体ウェーハ１００の位置によるしきい電圧を示したグラフである。図６で分かるように、本発明による集積回路半導体素子の半導体ウェーハ１００の位置によるしきい電圧は均一である。すなわち、図６の例では中央領域Ａ、中間領域Ｂおよびエッジ領域Ｃの各領域別にしきい電圧が均一である。例えば、本発明の集積回路半導体素子では、中間領域Ｂのしきい電圧が０．５５Ｖである時、前記中央領域Ａおよびエッジ領域Ｃのしきい電圧も０．５５Ｖ程度となる。
図７は、本発明による集積回路半導体素子の製造方法を示したフローチャートである。図７で、図１ないし図６と同じ参照番号は同じ部材を示す。
まず、半導体ウェーハ１００内に各領域別に異なる濃度でしきい電圧調節用不純物を注入する（段階３００）。例えば、図１および図２に図示したように、前記半導体ウェーハ１００の中央領域Ａ、中間領域Ｂおよびエッジ領域Ｃの各領域別にしきい電圧調節用不純物を異なる濃度で注入して各領域での不純物の濃度を異にする。
言い換えれば、図２に図示したように前記半導体ウェーハ１００の中央領域Ａは前記中間領域Ｂより不純物の濃度を高めて注入し、前記半導体ウェーハ１００の中間領域Ｂは前記エッジ領域Ｃより不純物の濃度を高めて注入する。
本実施例では、ＮＭＯＳを例とし、ゲートパターン１４０の長さが０．２５μｍである場合、前記中央領域Ａ、中間領域Ｂおよびエッジ領域Ｃに注入されるしきい電圧調節用不純物はＢ（ホウ素）を利用してそれぞれ５．０Ｅ１２／ｃｍ２、４．９Ｅ１２／ｃｍ２、および４．８Ｅ１２／ｃｍ２のドーズ量で注入する。
次に、前記半導体ウェーハ１００上にゲートパターン用導電膜を形成する（段階３２０）。前記ゲートパターン用導電膜は不純物がドーピングされたポリシリコン膜を利用して形成する。
次に、写真エッチング工程を利用して前記導電膜をパターニングすることによって各領域別に長さの異なるゲートパターン１４０を形成する（段階３４０）。例えば、図１および図３に図示したように、前記ゲートパターン１４０の長さは、前記半導体ウェーハ１００の中央領域Ａ、中間領域Ｂおよびエッジ領域Ｃの各領域別に異にして形成する。
すなわち、前記半導体ウェーハ１００の中央領域Ａに形成されたゲートパターン１４０の長さａは前記中間領域Ｂに形成されたゲートパターンの長さｂより短く形成し、前記半導体ウェーハ１００の中間領域Ｂに形成されたゲートパターンの長さｂは前記エッジ領域Ｃに形成されたゲートパターン１４０の長さｃより短く形成する。
本実施例で、集積回路半導体素子の中間領域Ｂのゲートパターン１４０の長さが０．２５μｍである場合、前記中央領域Ｂおよびエッジ領域Ｃのゲートパターン１４０の長さはそれぞれ０．２３μｍおよび０．２７μｍとなる。
これと関連して一般的にゲートパターン１４０を形成する写真エッチング工程でローディング効果と呼ばれる効果により、半導体ウェーハ１００の領域によってゲートパターン１４０の長さが自然的に異なる。このようなローディング効果により半導体ウェーハ１００のエッジ領域Ｃから中央領域Ａに移動するほどゲートパターン１４０の長さが益々短くなる。したがって、ゲートパターン１４０の長さがエッジ領域Ｃでより中央領域Ａで小さくなるので、前記のようにそれに対応して不純物の濃度を調節する。
本発明は集積回路半導体素子およびその製造方法に利用される。特に、本発明は集積回路半導体素子の製造過程中に発生するしきい電圧の不均一性を解消するのに利用される。
本発明による集積回路半導体素子を説明するために示した図面である。 図１の半導体ウェーハの不純物の濃度の分布の一例を示したグラフである。 図１の半導体ウェーハのゲートパターンの長さの一例を説明するために示した図である。 図１の半導体ウェーハのゲートパターンの長さの一例を説明するために示したグラフである。 従来技術による集積回路半導体素子の半導体ウェーハの位置別にしきい電圧を示したグラフである。 本発明による集積回路半導体素子の半導体ウェーハの位置別にしきい電圧を示したグラフである。 本発明による集積回路半導体素子の製造方法を示したフローチャートである。
符号の説明
１００ 半導体ウェーハ

Claims (18)

  1. 各領域別に異なる濃度の不純物を持つ半導体ウェーハと、
    前記半導体ウェーハ上に形成されて前記各領域別に長さの異なるゲートパターンと、を含んでなることを特徴とする集積回路半導体素子。
  2. 前記半導体ウェーハは、中央領域、中間領域およびエッジ領域の各領域別に異なる濃度の不純物を持つことを特徴とする請求項１に記載の集積回路半導体素子。
  3. 前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度が高く、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度が高いことを特徴とする請求項２に記載の集積回路半導体素子。
  4. 前記ゲートパターンの長さは、前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に異なることを特徴とする請求項１に記載の集積回路半導体素子。
  5. 前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短いことを特徴とする請求項４に記載の集積回路半導体素子。
  6. 中央領域、中間領域およびエッジ領域の各領域別に異なる濃度の不純物を持つ半導体ウェーハと、
    前記半導体ウェーハ上に形成されて前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に長さの異なるゲートパターンと、を含んでなることを特徴とする集積回路半導体素子。
  7. 前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度が高く、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度が高いことを特徴とする請求項６に記載の集積回路半導体素子。
  8. 前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短いことを特徴とする請求項６に記載の集積回路半導体素子。
  9. 中央領域、中間領域およびエッジ領域の各領域別に異なる濃度の不純物を持つ半導体ウェーハを含むが、前記中央領域は前記中間領域より不純物の濃度が高く、前記中間領域は前記エッジ領域より不純物の濃度が高い半導体ウェーハと、
    前記半導体ウェーハ上に形成されて前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に長さの異なるゲートパターンを含むが、前記中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く、前記中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短いことを特徴とする集積回路半導体素子。
  10. 半導体ウェーハ内に各領域別に異なる濃度でしきい電圧調節用不純物を注入する段階と、
    前記半導体ウェーハ上にゲートパターン用導電膜を形成する段階と、
    前記導電膜をパターニングして各領域別に長さの異なるゲートパターンを形成する段階と、を含んでなることを特徴とする集積回路半導体素子の製造方法。
  11. 前記しきい電圧調節用不純物は、前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に濃度を異にして注入されることを特徴とする請求項１０に記載の集積回路半導体素子の製造方法。
  12. 前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度を高めて注入し、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度を高めて注入することを特徴とする請求項１１に記載の集積回路半導体素子の製造方法。
  13. 前記ゲートパターンの長さは、前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に異にして形成されることを特徴とする請求項１０に記載の集積回路半導体素子の製造方法。
  14. 前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く形成し、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短く形成することを特徴とする請求項１３に記載の集積回路半導体素子の製造方法。
  15. 半導体ウェーハ内に前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に不純物の濃度を異にしてしきい電圧調節用不純物を注入する段階と、
    前記半導体ウェーハ上にゲートパターン用導電膜を形成する段階と、
    前記導電膜をパターニングして前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に長さの異なるゲートパターンを形成する段階と、を含んでなることを特徴とする集積回路半導体素子の製造方法。
  16. 前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度を高めて注入し、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度を高めて注入することを特徴とする請求項１５に記載の集積回路半導体素子の製造方法。
  17. 前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く形成し、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短く形成することを特徴とする請求項１５に記載の集積回路半導体素子の製造方法。
  18. 半導体ウェーハ内に前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に不純物の濃度を異にしてしきい電圧調節用不純物を注入するが、前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度を高めて注入し、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度を高めて注入する段階と、
    前記半導体ウェーハ上にゲートパターン用導電膜を形成する段階と、
    前記導電膜をパターニングして前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に長さの異なるゲートパターンを形成するが、前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く形成し、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短く形成する段階と、を含んでなることを特徴とする集積回路半導体素子の製造方法。
JP2004194915A 2003-07-01 2004-06-30 半導体ウェーハの各領域別に不純物の濃度が異なる集積回路半導体素子およびその製造方法 Pending JP2005026692A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030044350A KR100546334B1 (ko) 2003-07-01 2003-07-01 반도체 웨이퍼의 각 영역별로 불순물 농도가 다른 집적회로 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2005026692A true JP2005026692A (ja) 2005-01-27

Family

ID=33550229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004194915A Pending JP2005026692A (ja) 2003-07-01 2004-06-30 半導体ウェーハの各領域別に不純物の濃度が異なる集積回路半導体素子およびその製造方法

Country Status (3)

Country Link
US (2) US7118948B2 (ja)
JP (1) JP2005026692A (ja)
KR (1) KR100546334B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005112088A1 (ja) * 2004-05-14 2008-03-27 松下電器産業株式会社 半導体装置の製造方法および製造装置
JP2015129285A (ja) * 2007-01-03 2015-07-16 ナノグラム・コーポレイションＮａｎｏＧｒａｍ Ｃｏｒｐｏｒａｔｉｏｎ シリコン／ゲルマニウムによるナノ粒子インク、ドーピングされた粒子、印刷法、及び半導体用途のためのプロセス

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724625B1 (ko) * 2005-06-09 2007-06-04 주식회사 하이닉스반도체 반도체 장치의 제조방법
US7602015B2 (en) * 2005-08-25 2009-10-13 International Rectifier Corporation Process to control semiconductor wafer yield

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106823A (ja) * 1981-12-18 1983-06-25 Toshiba Corp イオン注入方法
JPH04282820A (ja) * 1991-03-11 1992-10-07 Nippon Telegr & Teleph Corp <Ntt> パタン形成方法
JPH11233450A (ja) * 1998-02-16 1999-08-27 Matsushita Electron Corp 半導体装置の製造方法
JP2003173948A (ja) * 2001-07-19 2003-06-20 Hitachi Ltd 半導体デバイスの製造工程監視方法及びそのシステム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786958A (en) * 1986-11-17 1988-11-22 General Motors Corporation Lateral dual gate thyristor and method of fabricating same
US5420061A (en) * 1993-08-13 1995-05-30 Micron Semiconductor, Inc. Method for improving latchup immunity in a dual-polysilicon gate process
JPH0855815A (ja) 1994-08-09 1996-02-27 Sony Corp イオン注入方法及びそれを用いた拡散層形成方法とイオン注入装置
KR19980066418A (ko) * 1997-01-23 1998-10-15 김광호 셀 영역 및 주변영역의 퍼포먼스를 개선한 반도체 장치의 제조방법
KR19990005862A (ko) 1997-06-30 1999-01-25 김영환 반도체 소자의 제조 방법
US6653686B2 (en) * 1998-07-13 2003-11-25 International Business Machines Corporation Structure and method of controlling short-channel effect of very short channel MOSFET
JP2000124325A (ja) * 1998-10-16 2000-04-28 Nec Corp 半導体装置およびその製造方法
US6057579A (en) * 1999-05-07 2000-05-02 United Microelectronics Corp. Transistor structure of ESD protection device
JP4142228B2 (ja) * 2000-02-01 2008-09-03 株式会社ルネサステクノロジ 半導体集積回路装置
JP4231184B2 (ja) * 2000-02-23 2009-02-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 汚染ウェーハの作成方法および作成装置
US6835987B2 (en) * 2001-01-31 2004-12-28 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device in which selection gate transistors and memory cells have different structures
JP2003142597A (ja) * 2001-11-01 2003-05-16 Hitachi Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106823A (ja) * 1981-12-18 1983-06-25 Toshiba Corp イオン注入方法
JPH04282820A (ja) * 1991-03-11 1992-10-07 Nippon Telegr & Teleph Corp <Ntt> パタン形成方法
JPH11233450A (ja) * 1998-02-16 1999-08-27 Matsushita Electron Corp 半導体装置の製造方法
JP2003173948A (ja) * 2001-07-19 2003-06-20 Hitachi Ltd 半導体デバイスの製造工程監視方法及びそのシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005112088A1 (ja) * 2004-05-14 2008-03-27 松下電器産業株式会社 半導体装置の製造方法および製造装置
JP2015129285A (ja) * 2007-01-03 2015-07-16 ナノグラム・コーポレイションＮａｎｏＧｒａｍ Ｃｏｒｐｏｒａｔｉｏｎ シリコン／ゲルマニウムによるナノ粒子インク、ドーピングされた粒子、印刷法、及び半導体用途のためのプロセス
JP2015129284A (ja) * 2007-01-03 2015-07-16 ナノグラム・コーポレイションＮａｎｏＧｒａｍ Ｃｏｒｐｏｒａｔｉｏｎ シリコン／ゲルマニウムによるナノ粒子インク、ドーピングされた粒子、印刷法、及び半導体用途のためのプロセス

Also Published As

Publication number Publication date
KR100546334B1 (ko) 2006-01-26
US20050001240A1 (en) 2005-01-06
US20060284262A1 (en) 2006-12-21
KR20050005308A (ko) 2005-01-13
US7476958B2 (en) 2009-01-13
US7118948B2 (en) 2006-10-10

Similar Documents

Publication Publication Date Title
KR101054703B1 (ko) 전계 효과 트랜지스터에 비대칭 오버랩 용량을 형성하는구조 및 방법
KR101320870B1 (ko) 실리콘 나노와이어 제조 방법 및 실리콘 나노와이어를 갖는 전자 소자
CN101771050A (zh) 一种互补隧穿晶体管结构及其制备方法
US7476958B2 (en) Semiconductor wafer having different impurity concentrations in respective regions
KR100632684B1 (ko) 반도체 소자의 로코스 제조 방법
JPH1070196A (ja) 相補型半導体装置及びその製造方法
KR100485163B1 (ko) 모스 트랜지스터 및 그 제조 방법
KR101102966B1 (ko) 고전압 반도체 소자 및 그 제조 방법
US6822291B2 (en) Optimized gate implants for reducing dopant effects during gate etching
KR100788376B1 (ko) 반도체 소자 형성방법
KR100310173B1 (ko) 엘디디형 상보형 모스 트랜지스터 제조 방법
KR100935249B1 (ko) 고전압 소자 및 그의 제조 방법
KR100486084B1 (ko) 엘디디형 씨모스 트랜지스터 제조 방법
KR100215858B1 (ko) 마스크롬 코딩방법
US7045427B2 (en) Polysilicon gate doping level variation for reduced leakage current
KR100532938B1 (ko) 반도체 장치의 제조 방법
KR100504196B1 (ko) 반도체 메모리 소자의 제조 방법
KR19990004943A (ko) 저농도 도핑 드레인 구조를 갖는 트랜지스터 형성 방법
KR100216321B1 (ko) 트랜지스터 및 그 제조방법
KR20050078919A (ko) 반도체 소자의 듀얼 게이트 산화막 형성 방법
KR100602317B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR19990025042A (ko) 트랜지스터 제조방법
KR20000066696A (ko) 반도체 소자의 바이폴라 트랜지스터 형성 방법
KR20030054684A (ko) 플래쉬 메모리의 제조 방법
JP2009010341A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110913