CN100440456C - 制造具有不同厚度氧化膜的半导体器件的方法 - Google Patents

制造具有不同厚度氧化膜的半导体器件的方法 Download PDF

Info

Publication number
CN100440456C
CN100440456C CNB2004100431776A CN200410043177A CN100440456C CN 100440456 C CN100440456 C CN 100440456C CN B2004100431776 A CNB2004100431776 A CN B2004100431776A CN 200410043177 A CN200410043177 A CN 200410043177A CN 100440456 C CN100440456 C CN 100440456C
Authority
CN
China
Prior art keywords
film
oxide
technology
semiconductor device
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100431776A
Other languages
English (en)
Other versions
CN1622292A (zh
Inventor
神田隆行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1622292A publication Critical patent/CN1622292A/zh
Application granted granted Critical
Publication of CN100440456C publication Critical patent/CN100440456C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种制造具有不同厚度氧化膜的半导体器件的方法，该方法包括：在衬底(301)上形成第一栅氧化膜(302)后，通过第一氧氮化工艺形成氮化层(303)。从衬底的薄膜部区上有选择地除去第一栅氧化膜。第二栅氧化膜形成工艺在薄膜部区中形成第二栅氧化膜(305A)，在厚膜部区中形成第三栅氧化膜(305B )。通过实施第二氧氮化工艺，在薄和厚部区形成氮化层(306A和306B)。

Description

制造具有不同厚度氧化膜的半导体器件的方法
本申请要求在先日本申请JP 2003-134265的优先权，该文献引入本文以供参考。
发明背景
本发明涉及一种制造半导体器件的方法，特别是，涉及这样一种半导体器件的制造方法，该半导体器件包括具有不同厚度的栅绝缘膜的晶体管。
已知这样一种半导体器件，即在共衬底上形成栅绝缘膜厚度不同的多种晶体管，如同半导体存储器及其外围电路的组合的形成方式。
对于用于一种晶体管的薄栅绝缘膜，制造该类型半导体器件的常规方法是使用氧氮化工艺。即，主要将氮元素引入薄栅绝缘膜中。没有或几乎没有氮元素被引入到用于另一种晶体管的厚栅绝缘膜中。
通常，如前所述，当栅氧化膜的厚度为7纳米或更大时，氧氮化工艺是不必要的。这是因为厚度等于或大于7纳米的厚栅氧化膜没有诸如漏电流和硼泄漏这样的问题。而且，当栅氧化膜的厚度为5纳米或更大时，氧氮化工艺也是不合乎需要的，因为它使栅氧化膜的可靠性变差。
然而，根据最近半导体器件小型化、实现薄的设计并节省能源消耗的需求，晶体管的栅氧化膜趋向于变薄。因此，氧氮化工艺对抑制漏电流和提高晶体管的操作特性有重要意义。因此，在制造包括多种晶体管的半导体器件的情况下，所述晶体管具有不同厚度的栅绝缘膜，重要的是不仅将氮元素引入到薄栅绝缘膜中，而且也引入到厚栅绝缘膜中。
发明概述
因此，本发明的一个目的是提供一种制造半导体器件的方法，该方法不仅能将氮元素引入到在衬底上形成的薄栅绝缘膜中，而且引入到在衬底上形成的厚栅绝缘膜中。
随着描述的进行，本发明的其它目的会变得清晰。
根据本发明的一个方面，制造半导体器件的方法包括多步氧化工艺，从而在衬底上形成具有不同厚度的氧化膜。该方法包括如下步骤：实施氧化膜形成工艺从而在所述衬底上形成各所述氧化膜，和，在氧化膜形成工艺后，不可避免地实施氧氮化工艺从而在各所述氧化膜中形成氮化层。
根据本发明的另一个方面，半导体器件的衬底具有多个区域。该半导体器件包括在这些区域中形成的且具有不同厚度的氧化膜。在氧化膜与衬底之间的界面附近形成氮化层。
附图简述
图1A-1F是描述制造相关半导体器件的方法的示意剖视图，该半导体器件包括栅绝缘膜厚度不同的晶体管；
图2A-2F是描述制造另一个相关半导体器件的另一种方法的示意剖视图，该半导体器件包括栅绝缘膜厚度不同的晶体管；
图3A-3F是描述根据本发明第一实施方案制造半导体器件的方法的示意剖视图；
图4说明使用ISSG或等离子体氧化，在第二氧化膜形成工艺之前和之后氧和氮的分布图；
图5说明在第二氧氮化工艺之前和之后氧和氮的分布图；
图6A-6E是描述根据本发明第二实施方案制造半导体器件的方法的示意剖视图；和
图7A-7F是描述根据本发明第三实施方案制造半导体器件的方法的示意剖视图。
优选实施方案描述
参考图1A-1F，首先对制造相关半导体器件的方法进行描述，该半导体器件包含栅绝缘膜厚度不同的晶体管。在未审日本专利公开2000-216257中公开了这种方法。
首先，如图1A所示，提供硅衬底101，并在硅衬底101中形成LOCOS(Local Oxidation of Silicon，硅的局部氧化)氧化膜102。LOCOS氧化膜102限定了器件形成区，并使它们彼此绝缘，所述器件形成区包括高电压和低电压系统晶体管形成区A-11和A-12。
然后，如图1B所示，在氧化籽晶103的气氛中对硅衬底101实施第一热处理工艺。第一热处理工艺氧化了硅衬底101的暴露表面，从而在硅衬底101上/内形成二氧化硅膜104。
接下来，如图1C所示，在高电压系统晶体管形成区A-11处形成保护膜105之后，通过湿蚀刻工艺除去低电压系统晶体管形成区A-12的二氧化硅膜104，从而暴露硅衬底101。然后，从高电压系统晶体管形成区A-11完全去掉保护膜105。
随后，如图1D所示，通过离子注入器(未示出)将氮离子106注入A-11和A-12区中。由此，在高电压系统晶体管形成区A-11形成氮化的氧化硅膜107，而在低电压系统晶体管形成区A-12形成氮化硅膜108。
接下来，如图1E所示，在氧化籽晶109的气氛中对硅衬底101实施第二热处理工艺，从而在A-11和A-12区分别形成厚栅氧化膜110和薄栅氧化膜111。
最后，如图1F所示，将多晶硅膜112沉积在具有厚栅氧化膜110和薄栅氧化膜111的硅衬底101的上部暴露表面上。
此后，按预定的图案摹制多晶硅膜112。然后，在半导体衬底101上/内形成栅电极和源极-漏极区(source-drain regions)，以形成半导体器件。这样，包括两种(或多种)具有不同厚度栅绝缘膜的晶体管的半导体器件就完成了。
参考图2A-2F，对制造该类型另一个相关半导体器件的另一种方法进行描述。在未审日本专利公开2001-53242中公开了这种方法。
首先，如图2A所示，提供硅衬底201，并通过沟槽隔离法在衬底201中形成器件绝缘层202。器件绝缘层202限定了器件区A-21、A-22和A-23。器件区A-21、A-22和A-23分别用于芯区、SRAM区和外围I/O区。而且，对具有器件绝缘层202的硅衬底201进行必要的预处理如离子注入。
然后，如图2B所示，使用供应到硅衬底201上的氧气，通过热氧化法在器件区A-21、A-22和A-23形成氧化膜203。各氧化膜203的厚度都为例如4.5纳米。
如图2C所示，在用保护膜204仅覆盖外围I/O区A-23及附近区域后，通过蚀刻除去芯区A-21和SRAM区A-22的氧化膜203。然后，从外围I/O区及附近区域完全除去保护膜204。
接下来，实施第一氧氮化工艺，从而在器件区A-21和A-22形成氧氮化膜205。在这种情况下，在器件区A-23形成了由氧化膜和氧氮化膜组成的双层膜206。各氧氮化膜205的厚度为例如1.6纳米，而双层膜206的厚度为例如4.8纳米。
接下来，如图2E所示，在用保护膜207覆盖器件区A-21和A-23后，通过蚀刻除去器件区A-22的氧氮化膜205。然后，从器件区A-21和A-23完全除去保护膜207。
此后，对在器件区A-21具有氧氮化膜205和在器件区A-23具有双层膜206的硅衬底201实施第二氧氮化工艺。第二氧氮化工艺使用这样的源气体，其氮密度低于在第一氧氮化工艺中使用的源气体的密度。因此，如图2F所示，在芯区A-21、SRAM区A-22和外围I/O区A-23分别形成氧氮化膜208、氮密度比氧氮化膜208的氮密度低的氧氮化膜209和双层膜210。例如，膜208、209和210的厚度分别为2.0纳米、2.5纳米和5.0纳米。膜208、209和210用于晶体管的栅绝缘膜。
在上述相关方法的前者中，仅在形成第一栅氧化膜(104)之后实施氧氮化工艺(例如，氮离子注入)。并且，在相关方法的后者中，氧氮化工艺用于形成第二和第三栅绝缘膜(208和209)。总之，氧氮化工艺用于将氮引入到薄(氧化)膜部区中。因此，这些相关方法不能充分地将氮引入到厚(氧化)膜部区中。另外，每一种相关方法都不能在衬底与栅绝缘膜之间的界面附近形成氮化层。这使得通过此方法制造的半导体器件难以获得合乎需要的特性。
参考图3A-3F，将对根据本发明第一实施方案制造半导体器件的方法进行描述。
在图3A-3F的每幅图中，左手侧表示薄膜部区A-31(或低压晶体管形成区)，而右手侧表示厚膜部区A-32(或高压晶体管形成区)。尽管薄膜部区A-31必须通过器件绝缘区与厚膜部区A-32绝缘，但是器件绝缘区与本发明无关，在本说明书和附图中省略其说明。在本说明书和附图中还省略了与本发明无关的其它元件如栅、源极和漏极区。
以下，将主要对形成栅氧化膜和氧氮化该栅氧化膜进行描述。可以将已知工艺用于制造半导体器件的本方法的其它必要工艺中。
首先，如图3A所示，提供半导体衬底(例如，硅衬底)301，并通过第一氧化膜形成工艺在半导体衬底301的表面上形成第一栅氧化膜302。对于第一栅氧化膜形成工艺，可以使用各种工艺。例如，使用垂直扩散设备的湿、干或卤素氧化，使用单板处理(sheet fed)设备的RTO(快速热氧化)、ISSG(原位蒸汽发生)或WVG(水蒸汽发生)和使用等离子体处理设备的等离子体氧化，这些工艺都可用于本发明。
然后，对在其上形成第一栅氧化膜302的半导体衬底301实施第一氧氮化工艺。因此，如图3B所示，在第一栅氧化膜302中形成第一氮化层303。为了实施氧氮化工艺，可以使用，例如使用垂直扩散设备或单板处理设备的NO(一氧化氮)、N2O(一氧化二氮)或NH3(氨)处理，或使用等离子体处理设备的等离子体氮化。
这里，NO或N2O处理易于在第一栅氧化膜302与半导体衬底301之间的界面附近形成第一氮化层303。而且，NH3处理易于在第一栅氧化膜302的上表面附近和第一栅氧化膜302与半导体衬底301之间的界面附近形成第一氮化层303。此外，等离子体氮化易于在第一栅氧化膜302的上表面附近形成第一氮化层303。
接下来，将用于腐蚀掩膜的保护膜沉积在第一栅氧化膜302的上表面上。然后，如图3C所示，通过蚀刻从薄膜部区A-31有选择地去掉保护膜，从而使其一部分留在厚膜部区A-32。即，保护膜的剩余部分在厚膜部区A-32形成腐蚀掩模304。
接下来，通过使用稀释或缓冲的氢氟酸的湿蚀刻法或干蚀刻法来除去薄膜部区A-31的第一栅氧化膜302。在这种情况下，薄膜部区A-31的第一氮化层303与第一栅氧化膜302一起被部分地除去。因此，第一氮化层303被分成薄膜部区A-31的第二氮化层303A和厚膜部区A-32的第三氮化层303B。然后，如图3D所示，完全除去腐蚀掩模304从而使厚膜部区A-32的第一氧化膜302暴露。
随后，对图3D的半导体衬底301实施第二氧化膜形成工艺，该工艺可以与第一氧化膜形成工艺相似或不同。因此，如图3E所示，在薄膜部区A-31的第二氮化层303A上形成第二栅氧化膜305A。同时，在厚膜部区A-32形成第三栅氧化膜305B(包括第一氧化膜302)。
其中，当将除ISSG和等离子体氧化之外的上述氧化膜形成方法用于第二氧化膜形成工艺时，随着第三栅氧化膜305B增加其厚度，第三氮化层303B(其在衬底301与第三栅氧化膜305B之间的界面附近分布不均)迁移到第三栅氧化膜305B的内部。与此相反，当将ISSG或等离子体氧化用于第二氧化膜形成工艺时，第三氮化层303B仍留在如图4所示的衬底301与第三栅氧化膜305B之间的界面附近，而与第三栅氧化膜305B(和/或302)的厚度增加无关。这是因为，ISSG和等离子体氧化是强氧化方法，甚至在氮化膜中也造成氧化反应。通过ISSG和等离子体氧化中的每一种方法，在氧化膜与衬底之间的界面侧进行氧化反应以前，在氮化层的表面侧进行氧化反应。因此，ISSG和等离子体氧化可以实施额外的氧化反应，而不丢失在氧化膜与衬底之间的界面附近具有氮化层的样品的氮化物分布的形状。换句话说，通过上述工艺，ISSG和等离子体氧化可以基本上保持形成的氮化物分布。因此，ISSG和等离子体氧化对这样一种半导体器件的制造工艺是非常有用的，该半导体器件在氧化膜与衬底之间的界面附近的电子特性是很重要的。
接下来，对具有第二和第三栅氧化膜305A和305B的半导体衬底301实施第二氧氮化工艺，该工艺可以与第一氧氮化工艺相似或不同。由此，如图3F所示，在薄膜和厚膜部区A-31和A-32分别形成第四和第五氮化层306A和306B。各氮化层(306A、306B)中氮元素的量和分布取决于用于部分(选择性)蚀刻第一栅氧化膜302的蚀刻方法、栅氧化膜(305A、305B)的厚度、第二氧氮化工艺的处理条件等。
图5表示在作为第二氧氮化工艺的NO处理中，改变氧化物和氮化物分布的例子。正如从图5中理解的，几乎不用改变氮化层位置就可增加在氮化层中的氮量。这意味着，当第二氧化膜形成工艺使第一氧氮化工艺掺杂的氮元素受到损失时，能够通过第二氧氮化工艺补充新的氮元素。
根据此实施方案，可以在薄膜和厚膜部区A-31和A-32中分别形成具有不同厚度的氧化膜(305A和305B)，而在薄膜和厚膜部区A-31和A-32中分别形成具有充足氮元素的氮化膜(306A和306B)。
例如，如果在形成作为第一栅氧化膜的、厚度为5.0纳米的氧化膜后，在1050℃下，用单板处理设备实施使用100％NO(2L)的第一NO(一氧化氮)处理约30秒，并且在形成作为第二栅氧化膜的、厚度为3.0纳米的氧化膜后，在1050℃下，用单板处理设备实施使用100％NO(2L)的第二NO处理，则可以将3-5％的氮密度引入到在薄膜和厚膜部区A-31和A-32中的氧化膜与半导体衬底之间的界面附近。
通常，如果氧化膜的厚度等于或小于5纳米，通过引入氮而使氧化膜的可靠性降低不是相当大的问题。而且，因为如上所述的氧化膜形成方法可以形成具有高可靠性的氧化膜，所以通过引入氮来降低由那些方法形成的氧化膜的可靠性是困难的。
根据该实施方案，可以独立地控制引入薄膜部区A-31和厚膜部区A-32中的氮元素量。例如，为了主要将氮引入到厚膜部区A-32中，只须使通过第二氧氮化工艺引入的氮量下降。相反地，为了主要将氮引入到薄膜部区A-31中，只须使通过第一氧氮化工艺引入的氮量下降。另外，通过改变氧氮化工艺的处理时间、气体压力和/或处理温度来控制引入的氮量。
如上所述，因为在此实施方案的方法中可以调整在薄膜和厚膜部区中形成的氮化层中的氮元素量，所以可以防止薄膜部区A-31中的B(硼)泄漏和降低漏电流，并提高与厚膜部区A-32中的氧化膜与衬底之间的界面有关的特征。
参考图6A-6E，将对本发明的第二实施方案进行描述。在图6A-6E的每一幅图中，第一、第二和第三器件区A-61、A-62和A-63从左侧到右侧排列。
首先，像第一实施方案一样，对半导体衬底601实施第一氧化膜形成工艺和第一氧氮化工艺。因此，如图6A所示，在半导体衬底601上形成第一栅氧化膜602，而在第一栅氧化膜602中形成第一氮化层603。
然后，通过已知的方法在第三器件区A-63上形成第一抗蚀剂掩模604。通过第一抗蚀剂掩模604，将第一和第二器件区A-61和A-62的第一栅氧化膜602蚀刻成如图6B所示。此时，第一氮化层603被分成在第一和第二器件区A-61和A-62的第二氮化层603A和在第三器件区A-63的第三氮化层603B。
如图6C所示，在从第三器件区A-63去掉第一抗蚀剂掩模604后，实施第二氧化膜形成工艺和第二氧氮化工艺，从而在第一和第二器件区A-61和A-62形成第二栅氧化膜605A和第四氮化层606A，在第三器件区A-63形成第三栅栅氧化膜605B和第五氮化层606B。
接下来，在第一和第三器件区A-63形成第二抗蚀剂掩模607。通过抗蚀剂掩模607蚀刻第二器件区A-62的第二氧化膜605A。然后，如图6D所示，将第二器件区A-62的第四氮化层606A改变为第六氮化膜606C。
在从第一和第三器件区A-61和A-63去掉抗蚀剂掩模后，实施第三氧化膜形成工艺和第三氧氮化工艺。因此，如图6E所示，在第一、第二和第三器件区A-61、A-62和A-63中分别形成第一、第二和第三栅氧化膜608A、608B和608C。而且，在第一、第二和第三器件区A-61、A-62和A-63中分别形成第一、第二和第三最终氮化层609A、609B和609C。
如上所述，根据此实施方案，可以形成厚度彼此不同的三种栅氧化膜。而且，可以在栅氧化膜与衬底之间的界面中形成掺杂氮元素量彼此不同的最终氮化层。换句话说，根据此实施方案，在共衬底的第一、第二和第三器件区能够制造(栅)氧化膜厚度不同且氮化层中氮元素量不同的三种基本器件如晶体管。
另外，在第一实施方案中使用的方法可以用于第二实施方案的氧化膜形成工艺、氧氮化工艺和蚀刻工艺。
本发明用于在共衬底上制造具有不同厚度栅氧化膜的四种或更多种元件。
尽管对在衬底上制造氧化膜厚度彼此不同的三种基本器件进行了说明，但本发明也可以用于在衬底上制造栅氧化膜厚度彼此不同的四种或更多种基本器件。
参考图7A-7F，将对根据第三实施方案制造半导体器件的方法进行描述。图7A-7F与图3A-3F在器件区排列方面不同。在图7A-7F中的每一幅图中，右手侧表示薄膜部区A-71，而左手侧表示厚膜部区A-72。
首先，如图7A所示，提供半导体衬底701，并用第一氧化膜形成工艺处理从而形成第一栅氧化膜702。
然后，如图7B所示，对具有第一栅氧化膜702的半导体衬底701实施第一氧氮化工艺，从而在半导体701与第一栅氧化膜702之间的界面附近形成第一氮化层703。形成第一氮化层703的结果是，与第一实施方案的情况相比，掺杂了许多氮元素。
如图7C所示，在薄膜部区A-71中形成抗蚀刻掩模704之后，如图7D所示，有选择地除去厚膜部区A-72的第一氧化膜702。在这种情况下，第一氮化层703被分成第二和第三氮化层703A和703B。然后，从薄膜部区A-71完全除去抗蚀剂掩模704。
接下来，如图7E所示，对第二栅氧化膜705A实施第二氧化膜形成工艺。在这种情况下，将薄膜部区A-71的第一氧化膜702改变为第三氧化膜705B。第三氧化膜705B比第一氧化膜702略厚，比第二栅氧化膜705A薄。这是因为，大量氮元素的引入降低了半导体衬底701的氧化速率。
然后，如图7F所示，实施第二氧氮化工艺在厚膜和薄膜部区A-72和A-71中分别形成第四和第五氮化层706A和706B。
如上所述，根据该实施方案，可以在半导体衬底的薄和厚部区形成具有不同厚度的氧化膜。而且，通过该实施方案可以形成具有充足氮元素的氮化层。此外，可以将通过第二栅氧化膜形成工艺和随后的氧氮化工艺形成的单层膜指定为在其氧化膜中需要高可靠性的厚膜部区，而将通过两层氧化膜形成工艺形成的双层膜指定为薄膜部区，所述薄膜部区在其氧化膜中需要预防硼泄漏和降低漏电流，而不需要高可靠性。
此实施方案的方法可以用于在共衬底上制造栅氧化膜厚度不同的三种或更多种元件。
虽然至此已结合优选实施方案描述了本发明，但对本领域普通技术人员而言，能够容易地将此发明以各种其它方式付诸实施。

Claims (7)

1.一种制造半导体器件的方法，所述方法包括用于在衬底上形成具有不同厚度氧化膜的多步氧化工艺，所述方法包括以下步骤：
实施氧化膜形成工艺从而在所述衬底上形成各所述氧化膜，和
在各个氧化膜形成工艺后，实施氧氮化工艺从而在各所述氧化膜中形成氮化层。
2.如权利要求1所述的制造半导体器件的方法，其中：
氧化膜形成工艺包括使用垂直扩散设备的湿、干或卤素氧化，或使用单板处理设备的RTO、ISSG或WVG，或使用等离子体处理设备的等离子体氧化。
3.如权利要求1所述的制造半导体器件的方法，其中：
氧氮化工艺包括使用垂直扩散设备的NO、N2O或NH3处理，或使用单板处理设备的NO、N2O或NH3处理，或使用等离子体处理设备的等离子体氮化。
4.如权利要求1所述的制造半导体器件的方法，其中：
在处理时间、气体压力和处理温度方面，根据应该引入各所述氧化膜中的氮元素量决定氧氮化工艺。
5.如权利要求1所述的制造半导体器件的方法，其中：
在第二氧化膜形成工艺之后，将使用单板处理设备的ISSG或使用等离子体处理设备的等离子体氧化用于基本上保持由前面氧氮化工艺形成的氮分布。
6.如权利要求1所述的制造半导体器件的方法，所述方法还包括以下步骤：
在上一个氧氮化工艺与后继氧化膜形成工艺之间有选择地蚀刻由上一个氧化膜形成工艺形成的氧化膜的预定区的步骤。
7.一种衬底有若干区域的半导体器件，所述半导体器件包括：
在所述区域中形成的并具有不同厚度的氧化膜；和
在所述氧化膜与所述衬底之间的界面附近形成的氮化层，
其中，所述氮化层的氮元素量彼此不同。
CNB2004100431776A 2003-05-13 2004-05-13 制造具有不同厚度氧化膜的半导体器件的方法 Expired - Fee Related CN100440456C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003134265A JP4190940B2 (ja) 2003-05-13 2003-05-13 半導体装置の製造方法
JP134265/2003 2003-05-13

Publications (2)

Publication Number Publication Date
CN1622292A CN1622292A (zh) 2005-06-01
CN100440456C true CN100440456C (zh) 2008-12-03

Family

ID=33524873

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100431776A Expired - Fee Related CN100440456C (zh) 2003-05-13 2004-05-13 制造具有不同厚度氧化膜的半导体器件的方法

Country Status (5)

Country Link
US (2) US7078354B2 (zh)
JP (1) JP4190940B2 (zh)
CN (1) CN100440456C (zh)
DE (1) DE102004024603B4 (zh)
TW (1) TWI309471B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097387A (zh) * 2009-12-15 2011-06-15 三星电子株式会社 制造非易失性存储器的方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552839B1 (ko) * 2003-11-05 2006-02-22 동부아남반도체 주식회사 반도체 소자 및 이의 제조 방법
KR100529655B1 (ko) * 2003-12-31 2005-11-17 동부아남반도체 주식회사 반도체 장치의 게이트 산화막 형성 방법
KR100653543B1 (ko) * 2004-09-17 2006-12-04 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP4471815B2 (ja) * 2004-11-05 2010-06-02 日本テキサス・インスツルメンツ株式会社 半導体装置およびその製造方法
KR100611784B1 (ko) * 2004-12-29 2006-08-10 주식회사 하이닉스반도체 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법
US20060148139A1 (en) * 2005-01-06 2006-07-06 Ng Hock K Selective second gate oxide growth
US7402472B2 (en) * 2005-02-25 2008-07-22 Freescale Semiconductor, Inc. Method of making a nitrided gate dielectric
US20070066021A1 (en) * 2005-09-16 2007-03-22 Texas Instruments Inc. Formation of gate dielectrics with uniform nitrogen distribution
KR20080035761A (ko) * 2006-10-20 2008-04-24 동부일렉트로닉스 주식회사 모스 트랜지스터의 게이트 절연막 형성 방법
KR101283574B1 (ko) * 2007-08-09 2013-07-08 삼성전자주식회사 질소를 함유하는 절연막 형성 방법 및 그것을 포함하는플래시 메모리 소자의 제조 방법
US20090189227A1 (en) * 2008-01-25 2009-07-30 Toshiba America Electronic Components, Inc. Structures of sram bit cells
US8071440B2 (en) * 2008-12-01 2011-12-06 United Microelectronics Corporation Method of fabricating a dynamic random access memory
DE102009046877B4 (de) * 2009-06-30 2012-06-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Erhöhung der Selektivität während der Herstellung einer Kanalhalbleiterlegierung durch einen nassen Oxidationsprozess
US8541832B2 (en) * 2009-07-23 2013-09-24 Samsung Electronics Co., Ltd. Integrated circuit memory devices having vertical transistor arrays therein and methods of forming same
KR101624975B1 (ko) * 2009-11-17 2016-05-30 삼성전자주식회사 3차원 반도체 기억 소자
KR20120003351A (ko) 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
KR101763420B1 (ko) 2010-09-16 2017-08-01 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR101825539B1 (ko) 2010-10-05 2018-03-22 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR101743661B1 (ko) * 2011-06-01 2017-06-07 삼성전자 주식회사 서로 다른 두께의 게이트 절연막을 갖는 모스펫 소자 형성 방법
US8394688B2 (en) 2011-06-27 2013-03-12 United Microelectronics Corp. Process for forming repair layer and MOS transistor having repair layer
US8642374B2 (en) 2011-09-07 2014-02-04 Omnivision Technologies, Inc. Image sensor with reduced noise by blocking nitridation using photoresist
US8741784B2 (en) 2011-09-20 2014-06-03 United Microelectronics Corp. Process for fabricating semiconductor device and method of fabricating metal oxide semiconductor device
JP6083930B2 (ja) 2012-01-18 2017-02-22 キヤノン株式会社 光電変換装置および撮像システム、光電変換装置の製造方法
US9634083B2 (en) 2012-12-10 2017-04-25 United Microelectronics Corp. Semiconductor structure and process thereof
CN103346077A (zh) * 2013-07-09 2013-10-09 上海华力微电子有限公司 一种栅氧化层的制备方法
CN104576343B (zh) * 2013-10-29 2018-03-06 中芯国际集成电路制造(上海)有限公司 栅极氧化层的制造方法
US9412596B1 (en) 2015-01-30 2016-08-09 International Business Machines Corporation Nitridation on HDP oxide before high-k deposition to prevent oxygen ingress
CN108109900B (zh) * 2016-11-24 2021-04-09 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN108630605B (zh) * 2017-03-22 2020-12-18 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN109585274B (zh) * 2018-11-30 2020-09-15 上海华力微电子有限公司 半导体结构的制备方法
CN114520227A (zh) * 2020-11-18 2022-05-20 联华电子股份有限公司 半导体元件及其制作方法
US11957252B2 (en) 2021-09-28 2024-04-16 Hung Ya Wang Foam pad structure having protective film

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323143B1 (en) * 2000-03-24 2001-11-27 Taiwan Semiconductor Manufacturing Company Method for making silicon nitride-oxide ultra-thin gate insulating layers for submicrometer field effect transistors
US20010052618A1 (en) * 2000-06-20 2001-12-20 Nec Corporation Semiconductor device having a plurality of gate insulating films of different thicknesses, and method of manufacturing such semiconductor device
US6444592B1 (en) * 2000-06-20 2002-09-03 International Business Machines Corporation Interfacial oxidation process for high-k gate dielectric process integration

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6469343B1 (en) * 1998-04-02 2002-10-22 Nippon Steel Corporation Multi-level type nonvolatile semiconductor memory device
US6087236A (en) * 1998-11-24 2000-07-11 Intel Corporation Integrated circuit with multiple gate dielectric structures
JP2000216257A (ja) 1999-01-20 2000-08-04 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP3472727B2 (ja) 1999-08-13 2003-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US6258673B1 (en) * 1999-12-22 2001-07-10 International Business Machines Corporation Multiple thickness of gate oxide
US6297103B1 (en) * 2000-02-28 2001-10-02 Micron Technology, Inc. Structure and method for dual gate oxide thicknesses
JP2002368122A (ja) 2001-06-12 2002-12-20 Nec Corp 半導体装置及びその製造方法
US6773999B2 (en) * 2001-07-18 2004-08-10 Matsushita Electric Industrial Co., Ltd. Method for treating thick and thin gate insulating film with nitrogen plasma
JP4673513B2 (ja) * 2001-08-01 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6759302B1 (en) * 2002-07-30 2004-07-06 Taiwan Semiconductor Manufacturing Company Method of generating multiple oxides by plasma nitridation on oxide
KR100442885B1 (ko) * 2002-11-01 2004-08-02 삼성전자주식회사 반도체 소자의 다중 두께 게이트 유전층 제조 방법
KR100486278B1 (ko) * 2002-11-11 2005-04-29 삼성전자주식회사 신뢰성이 향상된 게이트 산화막 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323143B1 (en) * 2000-03-24 2001-11-27 Taiwan Semiconductor Manufacturing Company Method for making silicon nitride-oxide ultra-thin gate insulating layers for submicrometer field effect transistors
US20010052618A1 (en) * 2000-06-20 2001-12-20 Nec Corporation Semiconductor device having a plurality of gate insulating films of different thicknesses, and method of manufacturing such semiconductor device
US6444592B1 (en) * 2000-06-20 2002-09-03 International Business Machines Corporation Interfacial oxidation process for high-k gate dielectric process integration

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097387A (zh) * 2009-12-15 2011-06-15 三星电子株式会社 制造非易失性存储器的方法
CN102097387B (zh) * 2009-12-15 2015-04-08 三星电子株式会社 制造非易失性存储器的方法

Also Published As

Publication number Publication date
JP2004342656A (ja) 2004-12-02
TWI309471B (en) 2009-05-01
JP4190940B2 (ja) 2008-12-03
CN1622292A (zh) 2005-06-01
DE102004024603B4 (de) 2010-11-25
TW200501396A (en) 2005-01-01
US20060125029A1 (en) 2006-06-15
DE102004024603A1 (de) 2005-03-03
US20050003618A1 (en) 2005-01-06
US7078354B2 (en) 2006-07-18

Similar Documents

Publication Publication Date Title
CN100440456C (zh) 制造具有不同厚度氧化膜的半导体器件的方法
KR100678473B1 (ko) 다중 게이트 절연막을 갖는 반도체 소자의 제조방법
KR20010023697A (ko) 엔/피채널 트랜지스터 성능을 독립적으로 최적화하기위하여 제거 가능한 사이드월 스페이서를 적용한 씨모스제조방법
US20040029328A1 (en) Methods for forming dual gate oxides
JP2004134753A (ja) 多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法
KR100372643B1 (ko) 다마신 공정을 이용한 반도체 소자의 제조방법
JP2008010481A (ja) 半導体装置およびその製造方法
CN100416763C (zh) 于晶体管工艺中整合高k栅极电介质的方法
JPH0864592A (ja) 再酸化シリコンを使用した同時的な頭部酸化物の形成方法
US6362062B1 (en) Disposable sidewall spacer process for integrated circuits
KR20020002266A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR100223277B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100526473B1 (ko) 비 휘발성 메모리 소자 및 그 제조방법
KR100545182B1 (ko) 반도체 소자 및 그의 제조 방법
JPH08293604A (ja) 金属ゲート電極を有するトランジスタ及びその製造方法
TWI828907B (zh) 半導體製程
KR100529655B1 (ko) 반도체 장치의 게이트 산화막 형성 방법
KR0183820B1 (ko) Ono 구조의 절연막을 갖춘 반도체 장치의 제조 방법
KR100672772B1 (ko) 반도체 소자 제조 방법
KR100545183B1 (ko) 플래시 셀 내의 자기 정렬 소자 분리막 구조 및 그 형성방법
KR100412147B1 (ko) 반도체장치의 제조방법
JPH0629554A (ja) 半導体装置の製造方法
CN107527815B (zh) 外延层的制作方法
KR101006512B1 (ko) 엠이이엘 소자의 제조방법
KR100649017B1 (ko) 반도체 소자 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20130826

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130826

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081203

Termination date: 20160513

CF01 Termination of patent right due to non-payment of annual fee