JPH0864592A - 再酸化シリコンを使用した同時的な頭部酸化物の形成方法 - Google Patents
再酸化シリコンを使用した同時的な頭部酸化物の形成方法Info
- Publication number
- JPH0864592A JPH0864592A JP7212598A JP21259895A JPH0864592A JP H0864592 A JPH0864592 A JP H0864592A JP 7212598 A JP7212598 A JP 7212598A JP 21259895 A JP21259895 A JP 21259895A JP H0864592 A JPH0864592 A JP H0864592A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- patterned
- amorphous silicon
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 title claims description 13
- 239000010703 silicon Substances 0.000 title claims description 13
- 230000015572 biosynthetic process Effects 0.000 title abstract description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000007667 floating Methods 0.000 claims abstract description 14
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 36
- 150000004767 nitrides Chemical class 0.000 claims description 34
- 230000003647 oxidation Effects 0.000 claims description 32
- 125000006850 spacer group Chemical group 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 239000003989 dielectric material Substances 0.000 abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 230000008021 deposition Effects 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 244000287353 Crassocephalum crepidioides Species 0.000 description 3
- 206010016322 Feeling abnormal Diseases 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000280 densification Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MVEOHWRUBFWKJY-UHFFFAOYSA-N 7-hydroxynaphthalene-2-sulfonic acid Chemical compound C1=CC(S(O)(=O)=O)=CC2=CC(O)=CC=C21 MVEOHWRUBFWKJY-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 窒化物のパンチスルーを少なくし、第２のゲ
ート酸化物の形成前のＨＦ露出の間の頭部酸化物のエッ
チングを最小にする。 【解決手段】 酸化物１６およびシリコン窒化物１８の
スタックが、パターニングされた多結晶シリコン上に成
長／被着される。アモルファスの薄い層２０がシリコン
窒化膜上に被着される。シリコン層の厚さはシリコン窒
化物上の所望の最終的な酸化物の量にしたがって最適化
される。酸化物／窒化物／シリコンのスタックは次にパ
ターニングおよびエッチングされて、底部酸化物におい
てまたはその下で停止する。シリコン窒化物の頭部上の
保護シリコン被着と共に酸化物エッチング薬剤（ＨＦを
含む）のクリーニングが引き続き行なわれる。構造全体
が熱酸化され、被着シリコンを酸化シリコン３０に変換
する。構造体がエッチングにより基板まで除去され、第
２のゲート酸化物が同時に形成される。
ート酸化物の形成前のＨＦ露出の間の頭部酸化物のエッ
チングを最小にする。 【解決手段】 酸化物１６およびシリコン窒化物１８の
スタックが、パターニングされた多結晶シリコン上に成
長／被着される。アモルファスの薄い層２０がシリコン
窒化膜上に被着される。シリコン層の厚さはシリコン窒
化物上の所望の最終的な酸化物の量にしたがって最適化
される。酸化物／窒化物／シリコンのスタックは次にパ
ターニングおよびエッチングされて、底部酸化物におい
てまたはその下で停止する。シリコン窒化物の頭部上の
保護シリコン被着と共に酸化物エッチング薬剤（ＨＦを
含む）のクリーニングが引き続き行なわれる。構造全体
が熱酸化され、被着シリコンを酸化シリコン３０に変換
する。構造体がエッチングにより基板まで除去され、第
２のゲート酸化物が同時に形成される。
Description
【０００１】
【発明の属する技術分野】本発明は一般的には半導体装
置に関し、かつより特定的にはシリコンを再酸化（ｒｅ
ｏｘｉｄｉｚｉｎｇ）させることによりＯＮＯスタック
および第２のゲート酸化物を同時発生的に形成する方法
に関する。
置に関し、かつより特定的にはシリコンを再酸化（ｒｅ
ｏｘｉｄｉｚｉｎｇ）させることによりＯＮＯスタック
および第２のゲート酸化物を同時発生的に形成する方法
に関する。
【０００２】
【従来の技術】酸化物／窒化物／酸化物（ＯＮＯ）のス
タックは半導体装置における多結晶シリコン間誘電体と
して使用されている。ＯＮＯスタックを形成する現在の
方法は最初に多結晶シリコン上に熱酸化物を成長させる
ことを含む。次に、前記熱酸化物の上に横たわるように
窒化物が被着される。窒化物が被着された後、該窒化物
の頭部面が酸化されるか、あるいは酸化物が前記窒化物
の上に横たわるように被着される。
タックは半導体装置における多結晶シリコン間誘電体と
して使用されている。ＯＮＯスタックを形成する現在の
方法は最初に多結晶シリコン上に熱酸化物を成長させる
ことを含む。次に、前記熱酸化物の上に横たわるように
窒化物が被着される。窒化物が被着された後、該窒化物
の頭部面が酸化されるか、あるいは酸化物が前記窒化物
の上に横たわるように被着される。
【０００３】
【発明が解決しようとする課題】しかしながら、超小型
化の傾向のため装置が縮小されているため、前記窒化物
層はより薄くなりつつあり、これは引き続く酸化の後に
窒化物のパンチスルー（ｐｕｎｃｈ−ｔｈｒｏｕｇｈ）
の問題を引き起こす。さらに、頭部酸化物の厚さは窒化
物の本質的に低速の酸化速度のため窒化物酸化プロセス
が使用される場合に制限を受ける。さらに、窒化物の酸
化速度は低速でありかつ必要とされる酸化温度は高いた
め、装置の熱的な供給またはたくわえ（ｔｈｅｒｍａｌ
ｂｕｄｇｅｔ）が窒化物が受けることができる酸化の
量を制限する。もし厚い頭部酸化物が要求されれば、現
在の方法は頭部酸化物を被着するために化学蒸着（ＣＶ
Ｄ）プロセスを使用する。しかしながら、被着されたＣ
ＶＤ酸化物は必要とされるものよりも密度が低く、した
がってアニール工程が頭部酸化物の密度を高めるために
行なわれなければならない。この付加的な高密度化工程
は高い温度で行なわれなければならず、かつ再び装置の
熱的たくわえが行なうことができるアニールの量を制限
する。
化の傾向のため装置が縮小されているため、前記窒化物
層はより薄くなりつつあり、これは引き続く酸化の後に
窒化物のパンチスルー（ｐｕｎｃｈ−ｔｈｒｏｕｇｈ）
の問題を引き起こす。さらに、頭部酸化物の厚さは窒化
物の本質的に低速の酸化速度のため窒化物酸化プロセス
が使用される場合に制限を受ける。さらに、窒化物の酸
化速度は低速でありかつ必要とされる酸化温度は高いた
め、装置の熱的な供給またはたくわえ（ｔｈｅｒｍａｌ
ｂｕｄｇｅｔ）が窒化物が受けることができる酸化の
量を制限する。もし厚い頭部酸化物が要求されれば、現
在の方法は頭部酸化物を被着するために化学蒸着（ＣＶ
Ｄ）プロセスを使用する。しかしながら、被着されたＣ
ＶＤ酸化物は必要とされるものよりも密度が低く、した
がってアニール工程が頭部酸化物の密度を高めるために
行なわれなければならない。この付加的な高密度化工程
は高い温度で行なわれなければならず、かつ再び装置の
熱的たくわえが行なうことができるアニールの量を制限
する。
【０００４】頭部酸化物層は装置の電気的性能にとって
重要である。しかしながら、この頭部酸化物は第２のゲ
ート酸化物形成の間にフッ化水素酸溶液（ＨＦ）にさら
され、これは装置にとって有害であるが、それは頭部酸
化物はエッチング工程の間に部分的にまたは完全に除去
され得るからである。
重要である。しかしながら、この頭部酸化物は第２のゲ
ート酸化物形成の間にフッ化水素酸溶液（ＨＦ）にさら
され、これは装置にとって有害であるが、それは頭部酸
化物はエッチング工程の間に部分的にまたは完全に除去
され得るからである。
【０００５】したがって、窒化物のパンチスルーの問題
ならびに第２のゲート酸化物形成の前のＨＦへの露出の
間の頭部酸化物のエッチングを最小化する頭部酸化物を
形成する方法の必要性が存在する。
ならびに第２のゲート酸化物形成の前のＨＦへの露出の
間の頭部酸化物のエッチングを最小化する頭部酸化物を
形成する方法の必要性が存在する。
【０００６】
【課題を解決するための手段】本発明は、１つの実施例
においては、ＯＮＯスタックおよび第２のゲート酸化物
を同時的に形成する方法を提供する。酸化物および窒化
物の層が半導体基板の上に横たわるよう形成され、該半
導体基板はすでに、アイソレーション、ウェル形成、第
１のゲート酸化物形成、および／またはトンネル酸化物
形成のような、いくつかのプロセスを受けている。この
半導体基板の上に横たわる多結晶シリコンフローティン
グゲートは多結晶シリコン層を被着し、パターニング
し、かつエッチングすることによって形成される。次
に、第１および第２の誘電体層が前記フローティングゲ
ートおよび前記半導体基板の上に横たわるよう形成され
る。次に、アモルファスシリコンの層が前記誘電体層の
上に形成されてスタックを作製する。このスタックは次
に画定されかつエッチングされてパターニングされたス
タックを形成し、この場合下に横たわる半導体基板の一
部が露出される。熱的酸化プロセスが行なわれて前記ア
モルファスシリコン層を再酸化しＯＮＯスタックを形成
し、一方同時に下に横たわる半導体基板の露出部分の上
に第２のゲート酸化物が形成される。第２の誘電体層は
酸化ストッパとして作用し、したがって前記スタックに
おけるアモルファスシリコン層のみが熱的酸化プロセス
の間に再酸化される。いったんアモルファスシリコン層
の酸化が完了すると、第２のゲート酸化物の厚さは独立
して調整することができ、したがって２つの異なる酸化
物層の厚さが単一の熱的酸化工程によって得られる。
においては、ＯＮＯスタックおよび第２のゲート酸化物
を同時的に形成する方法を提供する。酸化物および窒化
物の層が半導体基板の上に横たわるよう形成され、該半
導体基板はすでに、アイソレーション、ウェル形成、第
１のゲート酸化物形成、および／またはトンネル酸化物
形成のような、いくつかのプロセスを受けている。この
半導体基板の上に横たわる多結晶シリコンフローティン
グゲートは多結晶シリコン層を被着し、パターニング
し、かつエッチングすることによって形成される。次
に、第１および第２の誘電体層が前記フローティングゲ
ートおよび前記半導体基板の上に横たわるよう形成され
る。次に、アモルファスシリコンの層が前記誘電体層の
上に形成されてスタックを作製する。このスタックは次
に画定されかつエッチングされてパターニングされたス
タックを形成し、この場合下に横たわる半導体基板の一
部が露出される。熱的酸化プロセスが行なわれて前記ア
モルファスシリコン層を再酸化しＯＮＯスタックを形成
し、一方同時に下に横たわる半導体基板の露出部分の上
に第２のゲート酸化物が形成される。第２の誘電体層は
酸化ストッパとして作用し、したがって前記スタックに
おけるアモルファスシリコン層のみが熱的酸化プロセス
の間に再酸化される。いったんアモルファスシリコン層
の酸化が完了すると、第２のゲート酸化物の厚さは独立
して調整することができ、したがって２つの異なる酸化
物層の厚さが単一の熱的酸化工程によって得られる。
【０００７】あるいは、前記アモルファスシリコン層は
第１および第２の誘電体層が画定されかつエッチングさ
れた後に被着することができる。このような実施例で
は、アモルファスシリコンの適合層（ｃｏｎｆｏｒｍａ
ｌ ｌａｙｅｒ）が形成され、該適合層は次に熱酸化工
程において再酸化され、それによってパターニングされ
たスタックの頭部および側壁上にならびに露出した基板
上にポリオキサイド（ｐｏｌｙｏｘｉｄｅ）を形成す
る。再酸化されたアモルファスシリコンはパターニング
されたスタックの頭部から除去されスタックの側壁上に
スペーサを残すことができる。窒化物ライナ上の多結晶
シリコン側壁スペーサは酸化されてふくらませることの
できる（ｉｎｆｌａｔａｂｌｅ）側壁スペーサを形成
し、該側壁スペーサは下に横たわる基板を損傷すること
なく除去することができる。
第１および第２の誘電体層が画定されかつエッチングさ
れた後に被着することができる。このような実施例で
は、アモルファスシリコンの適合層（ｃｏｎｆｏｒｍａ
ｌ ｌａｙｅｒ）が形成され、該適合層は次に熱酸化工
程において再酸化され、それによってパターニングされ
たスタックの頭部および側壁上にならびに露出した基板
上にポリオキサイド（ｐｏｌｙｏｘｉｄｅ）を形成す
る。再酸化されたアモルファスシリコンはパターニング
されたスタックの頭部から除去されスタックの側壁上に
スペーサを残すことができる。窒化物ライナ上の多結晶
シリコン側壁スペーサは酸化されてふくらませることの
できる（ｉｎｆｌａｔａｂｌｅ）側壁スペーサを形成
し、該側壁スペーサは下に横たわる基板を損傷すること
なく除去することができる。
【０００８】これらおよび他の特徴、および利点は、添
付の図面と共に以下の詳細な説明を参照することにより
さらに明瞭に理解できるであろう。図面は必ずしも比例
的に描かれておらず、かつ特に示されていない本発明の
他の実施例もあり得ることを指摘することが重要であ
る。
付の図面と共に以下の詳細な説明を参照することにより
さらに明瞭に理解できるであろう。図面は必ずしも比例
的に描かれておらず、かつ特に示されていない本発明の
他の実施例もあり得ることを指摘することが重要であ
る。
【０００９】
【実施例】以下、図面を参照して本発明の実施例につき
説明する。各図面は数多くの同じまたは実質的に同様の
エレメントを示している。したがって、同じまたは実質
的に同様のエレメントは説明および図面において同じ参
照数字を使用して示されている。
説明する。各図面は数多くの同じまたは実質的に同様の
エレメントを示している。したがって、同じまたは実質
的に同様のエレメントは説明および図面において同じ参
照数字を使用して示されている。
【００１０】図１〜図６は、断面図で、本発明に係わる
同時的な頭部酸化物およびゲート酸化物の形成のための
処理工程を示す。半導体基板１２が準備され、この基板
は好ましくは、アイソレーション、ウェル形成、第１の
ゲート酸化物１３の形成、および／またはトンネル酸化
物の形成のような、前の処理工程を経たシリコンとされ
る。特に述べていない他の処理工程もまたこの基板上に
行なっていてもよい。半導体基板の１２の一部の上に横
たわるフローティング多結晶シリコンゲート１４が次に
低圧力化学蒸着（ＬＰＣＶＤ）多結晶シリコン層のパタ
ーニングおよびエッチングによって形成される。
同時的な頭部酸化物およびゲート酸化物の形成のための
処理工程を示す。半導体基板１２が準備され、この基板
は好ましくは、アイソレーション、ウェル形成、第１の
ゲート酸化物１３の形成、および／またはトンネル酸化
物の形成のような、前の処理工程を経たシリコンとされ
る。特に述べていない他の処理工程もまたこの基板上に
行なっていてもよい。半導体基板の１２の一部の上に横
たわるフローティング多結晶シリコンゲート１４が次に
低圧力化学蒸着（ＬＰＣＶＤ）多結晶シリコン層のパタ
ーニングおよびエッチングによって形成される。
【００１１】いったん多結晶シリコンゲート１４が形成
されると、図２に示されるように、ゲート１４ならびに
基板１２の露出部分の上に横たわって第１の誘電体層１
６が形成される。該第１の誘電体層１６は、実質的に５
０〜２００オングストローム（ａｎｇｓｔｒｏｍｓ）の
範囲の厚さを有する、酸化物である。それは多結晶シリ
コンゲート１４の一部を酸化することによりまたはＣＶ
Ｄにより形成することができる。
されると、図２に示されるように、ゲート１４ならびに
基板１２の露出部分の上に横たわって第１の誘電体層１
６が形成される。該第１の誘電体層１６は、実質的に５
０〜２００オングストローム（ａｎｇｓｔｒｏｍｓ）の
範囲の厚さを有する、酸化物である。それは多結晶シリ
コンゲート１４の一部を酸化することによりまたはＣＶ
Ｄにより形成することができる。
【００１２】図３は、第２の誘電体層１８が前記第１の
誘電体層１６の上に横たわるよう形成されるプロセスに
おける次の工程を示す。この第２の層１８は典型的に
は、実質的に６０〜２００オングストロームの範囲の厚
さを有する、窒化物である。この層はＣＶＤまたは何ら
かの他の適切な方法、例えばプラズマ増強窒化物（ｐｌ
ａｓｍａ ｅｎｈａｎｃｅｄ ｎｉｔｒｉｄｅ）、によ
っ形成できる。この第２の誘電体層１８は最小の厚さと
し、それによってそれがパンチスルーを防止するために
引き続く処理工程のための実効的な酸化ストッパとして
作用できるようにすることが重要である。さらに、この
第２の誘電体層１８は好ましくは前記第１の誘電体層１
６と異なるべきであり、かつ耐酸化材料とすべきであ
る。
誘電体層１６の上に横たわるよう形成されるプロセスに
おける次の工程を示す。この第２の層１８は典型的に
は、実質的に６０〜２００オングストロームの範囲の厚
さを有する、窒化物である。この層はＣＶＤまたは何ら
かの他の適切な方法、例えばプラズマ増強窒化物（ｐｌ
ａｓｍａ ｅｎｈａｎｃｅｄ ｎｉｔｒｉｄｅ）、によ
っ形成できる。この第２の誘電体層１８は最小の厚さと
し、それによってそれがパンチスルーを防止するために
引き続く処理工程のための実効的な酸化ストッパとして
作用できるようにすることが重要である。さらに、この
第２の誘電体層１８は好ましくは前記第１の誘電体層１
６と異なるべきであり、かつ耐酸化材料とすべきであ
る。
【００１３】いったん第２の誘電体層１８が形成される
と、次にアモルファスシリコン層２０が、図４に示され
るように、第２の誘電体層１８の上に横たわるように被
着される。アモルファスシリコン、第２の誘電体、およ
び第１の誘電体のスタックが形成される。このアモルフ
ァスシリコン層２０の厚さに対しては何の制限もない
が、それはいくつかの考察事項を考慮して形成されるべ
きである。もし所望のスタックの正味のまたは合計の厚
さに対して制約があれば、前記第１および第２の誘電体
層１６および１８の厚さがいくらであるかに応じて、ア
モルファスシリコン層２０はほぼ残りの差の半分に等し
い厚さを持つべきである。この要件の理由は図６の熱酸
化工程において明かになるであろう。もちろん、もし頭
部酸化物の厚さに対し制約がなければ、あるいはもし、
化学機械的研摩プロセスのためのような、厚い頭部酸化
物が望まれれば、アモルファスシリコン層は任意の適切
な厚さに形成することができる。該アモルファスシリコ
ン層２０はデシラン（ｄｉｓｉｌａｎｅ：Ｓｉ２Ｈ６）
またはシラン（ｓｉｌａｎｅ：ＳｉＨ４）を使用してＣ
ＶＤ技術によって被着することができる。被着温度はデ
シランに対しては４００から５５０℃に及び、あるいは
シランに対しては５００から５６０℃の範囲に及んでよ
い。あるいは、アモルファスシリコン層２０を形成する
ためにプラズマ増強ＣＶＤを使用することも可能であ
る。
と、次にアモルファスシリコン層２０が、図４に示され
るように、第２の誘電体層１８の上に横たわるように被
着される。アモルファスシリコン、第２の誘電体、およ
び第１の誘電体のスタックが形成される。このアモルフ
ァスシリコン層２０の厚さに対しては何の制限もない
が、それはいくつかの考察事項を考慮して形成されるべ
きである。もし所望のスタックの正味のまたは合計の厚
さに対して制約があれば、前記第１および第２の誘電体
層１６および１８の厚さがいくらであるかに応じて、ア
モルファスシリコン層２０はほぼ残りの差の半分に等し
い厚さを持つべきである。この要件の理由は図６の熱酸
化工程において明かになるであろう。もちろん、もし頭
部酸化物の厚さに対し制約がなければ、あるいはもし、
化学機械的研摩プロセスのためのような、厚い頭部酸化
物が望まれれば、アモルファスシリコン層は任意の適切
な厚さに形成することができる。該アモルファスシリコ
ン層２０はデシラン（ｄｉｓｉｌａｎｅ：Ｓｉ２Ｈ６）
またはシラン（ｓｉｌａｎｅ：ＳｉＨ４）を使用してＣ
ＶＤ技術によって被着することができる。被着温度はデ
シランに対しては４００から５５０℃に及び、あるいは
シランに対しては５００から５６０℃の範囲に及んでよ
い。あるいは、アモルファスシリコン層２０を形成する
ためにプラズマ増強ＣＶＤを使用することも可能であ
る。
【００１４】図５は、アモルファスシリコン層２０が被
着された後の引き続く工程を示す。アモルファスシリコ
ン、第２の誘電体、および第１の誘電体のスタック全体
が境界を画定されかつエッチングされてパターニングさ
れたスタックを形成する。スタックにおける種々の材料
をパターニングするためにはいくつかのエッチングが必
要とされるかもしれない。例えば、パターニングされた
アモルファスシリコン部分２６を残すために前記アモル
ファスシリコンを除去するのに第１のエッチングを使用
することができる。次に第２のエッチングを使用して前
記第２および第１の誘電体を除去し、パターニングされ
た第２の誘電体部分２４、およびパターニングされた第
１の誘電体部分２２を残す。この実施例では、前記フロ
ーティング多結晶シリコンゲート１４はすでにスタック
の形成の前にエッチングされている。しかしながら、こ
のエッチング工程の間に前記第２および第１の誘電体が
パターニングされた後に多結晶シリコンゲート１４をエ
ッチングすることも可能である。スタックが画定されか
つエッチングされた後、下にある半導体基板１２の部分
２８が露出される。
着された後の引き続く工程を示す。アモルファスシリコ
ン、第２の誘電体、および第１の誘電体のスタック全体
が境界を画定されかつエッチングされてパターニングさ
れたスタックを形成する。スタックにおける種々の材料
をパターニングするためにはいくつかのエッチングが必
要とされるかもしれない。例えば、パターニングされた
アモルファスシリコン部分２６を残すために前記アモル
ファスシリコンを除去するのに第１のエッチングを使用
することができる。次に第２のエッチングを使用して前
記第２および第１の誘電体を除去し、パターニングされ
た第２の誘電体部分２４、およびパターニングされた第
１の誘電体部分２２を残す。この実施例では、前記フロ
ーティング多結晶シリコンゲート１４はすでにスタック
の形成の前にエッチングされている。しかしながら、こ
のエッチング工程の間に前記第２および第１の誘電体が
パターニングされた後に多結晶シリコンゲート１４をエ
ッチングすることも可能である。スタックが画定されか
つエッチングされた後、下にある半導体基板１２の部分
２８が露出される。
【００１５】図６において、熱酸化工程が行なわれこれ
は前記パターニングされたアモルファスシリコン部分を
再酸化して２酸化シリコン３０を形成しかつ同時に半導
体基板１２の露出部分２８の上に第２のゲート酸化物３
２を形成する。この熱酸化は伝統的な１雰囲気酸化、ラ
ピッド熱酸化、または高圧酸化機器を使用してほぼ７０
０から１０５０℃の範囲の温度で行なうことができる。
この温度範囲は使用される機器の形式およびアモルファ
スシリコン層の厚さにしたがって変えることができる。
第２の誘電体部分２４はいったんアモルファスシリコン
部分が完全に再酸化されたときに酸化ストッパとして作
用する。したがって、この第２の誘電体部分が該第２の
誘電体のパンチスルーを防止するために充分に厚いこと
が重要である。あるいは、熱酸化またはアモルファスシ
リコンは第２の誘電体材料を酸化するのに必要とされる
温度よりも低い温度で行なわれるべきである。いったん
再酸化が完了すると、得られる頭部酸化物層３０は元の
アモルファスシリコン層のほぼ２倍の厚さに成長してい
る。したがって、この現象はアモルファスシリコン層の
被着に対する適切な厚さを決定する場合に考慮されるべ
きである。頭部酸化物を形成するこの方法の利点は高密
度化（ｄｅｎｓｉｆｉｃａｔｉｏｎ）またはアニール工
程が必要とされないことであり、それはこの熱酸化の品
質はＣＶＤ酸化よりもよいからである。該酸化プロセス
の間に少量の側壁酸化物が形成されるが、この量は典型
的には無視できるものである。
は前記パターニングされたアモルファスシリコン部分を
再酸化して２酸化シリコン３０を形成しかつ同時に半導
体基板１２の露出部分２８の上に第２のゲート酸化物３
２を形成する。この熱酸化は伝統的な１雰囲気酸化、ラ
ピッド熱酸化、または高圧酸化機器を使用してほぼ７０
０から１０５０℃の範囲の温度で行なうことができる。
この温度範囲は使用される機器の形式およびアモルファ
スシリコン層の厚さにしたがって変えることができる。
第２の誘電体部分２４はいったんアモルファスシリコン
部分が完全に再酸化されたときに酸化ストッパとして作
用する。したがって、この第２の誘電体部分が該第２の
誘電体のパンチスルーを防止するために充分に厚いこと
が重要である。あるいは、熱酸化またはアモルファスシ
リコンは第２の誘電体材料を酸化するのに必要とされる
温度よりも低い温度で行なわれるべきである。いったん
再酸化が完了すると、得られる頭部酸化物層３０は元の
アモルファスシリコン層のほぼ２倍の厚さに成長してい
る。したがって、この現象はアモルファスシリコン層の
被着に対する適切な厚さを決定する場合に考慮されるべ
きである。頭部酸化物を形成するこの方法の利点は高密
度化（ｄｅｎｓｉｆｉｃａｔｉｏｎ）またはアニール工
程が必要とされないことであり、それはこの熱酸化の品
質はＣＶＤ酸化よりもよいからである。該酸化プロセス
の間に少量の側壁酸化物が形成されるが、この量は典型
的には無視できるものである。
【００１６】誘電体スタックの形成の完了に加えて、第
２のゲート酸化物３２が同じ熱酸化工程の間に形成さ
れ、したがって装置の製造プロセスにおける他の工程を
節約できる。このゲート酸化物３２は半導体基板１２の
露出部分２８を酸化することによって形成される。第２
の誘電体部分２４はアモルファスシリコンの再酸化に対
する酸化ストッパとして作用するから、ゲート酸化物３
２の厚さは２酸化シリコン３０の厚さと独立に形成でき
る。いったんアモルファスシリコンが完全に再酸化され
ると、基板のその部分における酸化は停止し一方第２の
ゲート酸化物は成長され続ける。
２のゲート酸化物３２が同じ熱酸化工程の間に形成さ
れ、したがって装置の製造プロセスにおける他の工程を
節約できる。このゲート酸化物３２は半導体基板１２の
露出部分２８を酸化することによって形成される。第２
の誘電体部分２４はアモルファスシリコンの再酸化に対
する酸化ストッパとして作用するから、ゲート酸化物３
２の厚さは２酸化シリコン３０の厚さと独立に形成でき
る。いったんアモルファスシリコンが完全に再酸化され
ると、基板のその部分における酸化は停止し一方第２の
ゲート酸化物は成長され続ける。
【００１７】図７〜図９は、断面図で、本発明の他の実
施例に係わる適合的頭部酸化物を作製する処理工程を示
す。この方法では、最初の３つの工程は前の実施例の図
１〜図３のものと同じである。しかしながら、第２およ
び第１の誘電体層のスタックは図７に示されるようにア
モルファスシリコン層の被着の前に画定されかつエッチ
ングされる。スタックのパターニングの後、適合的アモ
ルファスシリコン層２６′が図８に示されるようにパタ
ーニングされたスタックおよび基板１２の露出部分の上
に横たわって被着される。図９における熱酸化工程はパ
ターニングされたスタックおよび基板の残りの部分の上
に横たわる適合的頭部酸化物層３０′を形成する。さら
に、スタックの側壁が酸化物材料で覆われるのに対し
て、前の実施例は意味のある側壁カバレージを提供しな
い。この側壁カバレージは完全に酸化物で封入された層
を生成し、これは装置の横方向リーケージ電流を低減し
かつ装置の性能を改善することができる。さらに、第２
のゲート誘電体は積層された酸化物であり、これは種々
の層における微細欠陥（ｍｉｃｒｏ−ｄｅｆｅｃｔｓ）
のミスアライメントを確実にする。
施例に係わる適合的頭部酸化物を作製する処理工程を示
す。この方法では、最初の３つの工程は前の実施例の図
１〜図３のものと同じである。しかしながら、第２およ
び第１の誘電体層のスタックは図７に示されるようにア
モルファスシリコン層の被着の前に画定されかつエッチ
ングされる。スタックのパターニングの後、適合的アモ
ルファスシリコン層２６′が図８に示されるようにパタ
ーニングされたスタックおよび基板１２の露出部分の上
に横たわって被着される。図９における熱酸化工程はパ
ターニングされたスタックおよび基板の残りの部分の上
に横たわる適合的頭部酸化物層３０′を形成する。さら
に、スタックの側壁が酸化物材料で覆われるのに対し
て、前の実施例は意味のある側壁カバレージを提供しな
い。この側壁カバレージは完全に酸化物で封入された層
を生成し、これは装置の横方向リーケージ電流を低減し
かつ装置の性能を改善することができる。さらに、第２
のゲート誘電体は積層された酸化物であり、これは種々
の層における微細欠陥（ｍｉｃｒｏ−ｄｅｆｅｃｔｓ）
のミスアライメントを確実にする。
【００１８】特に図示されていないが、すぐ前の実施例
の変形も可能であり、主な違いは多結晶シリコン層が予
め画定されるかわりに誘電体層と共にエッチングされる
ことである。この実施例では、ゲートまたはトンネル酸
化物の上に横たわる多結晶シリコン層が始めにＣＶＤ技
術を使用して形成される。これに続き第１の誘電体層、
典型的には５０〜２００オングストロームの範囲の酸化
物が形成される。第２の誘電体層が前記第１の誘電体層
の上に横たわるよう形成される。第２の誘電体層は典型
的には６０〜２００オングストロームの範囲の厚さを有
する窒化物である。この第２の層はＣＶＤまたは他の適
切な方法によって形成される。第２の誘電体／第１の誘
電体／多結晶シリコンスタックは今やパターニングされ
かつエッチングされて窒化物、酸化物、およびゲート多
結晶シリコンのパターニングされたスタックを形成しか
つ下に横たわるパターニングされた基板の一部を露出す
る。該パターニングされたスタックおよびパターニング
された基板の前記一部の上に横たわって適合的なアモル
ファスシリコン層が形成される。この適合的なアモルフ
ァスシリコン層は次に熱酸化されて該アモルファスシリ
コン層を熱酸化層へと変換する。この熱酸化層はスタッ
クの頭部および側壁を覆うと共に第２のゲート酸化物を
形成する。頭部酸化物および側壁酸化物の厚さはアモル
ファスシリコンの厚さによって制御される。
の変形も可能であり、主な違いは多結晶シリコン層が予
め画定されるかわりに誘電体層と共にエッチングされる
ことである。この実施例では、ゲートまたはトンネル酸
化物の上に横たわる多結晶シリコン層が始めにＣＶＤ技
術を使用して形成される。これに続き第１の誘電体層、
典型的には５０〜２００オングストロームの範囲の酸化
物が形成される。第２の誘電体層が前記第１の誘電体層
の上に横たわるよう形成される。第２の誘電体層は典型
的には６０〜２００オングストロームの範囲の厚さを有
する窒化物である。この第２の層はＣＶＤまたは他の適
切な方法によって形成される。第２の誘電体／第１の誘
電体／多結晶シリコンスタックは今やパターニングされ
かつエッチングされて窒化物、酸化物、およびゲート多
結晶シリコンのパターニングされたスタックを形成しか
つ下に横たわるパターニングされた基板の一部を露出す
る。該パターニングされたスタックおよびパターニング
された基板の前記一部の上に横たわって適合的なアモル
ファスシリコン層が形成される。この適合的なアモルフ
ァスシリコン層は次に熱酸化されて該アモルファスシリ
コン層を熱酸化層へと変換する。この熱酸化層はスタッ
クの頭部および側壁を覆うと共に第２のゲート酸化物を
形成する。頭部酸化物および側壁酸化物の厚さはアモル
ファスシリコンの厚さによって制御される。
【００１９】図１０〜第１３は、断面図で、本発明のさ
らに他の実施例によるふくらませることのできる側壁ス
ペーサ５６を有する半導体装置５０を形成するための処
理工程を示す。図１０に示されるように、多結晶シリコ
ンゲート１４′が半導体基板１２の上に横たわるように
形成される。第１の誘電体層５２が多結晶シリコンゲー
ト１４′を下に横たわる基板１２から分離する。この誘
電体層は窒化物または酸化物、あるいは高い耐酸化性を
有する任意の他の適切な誘電体材料とすることができ
る。第２の誘電体層５４は多結晶シリコンゲート１４′
を囲んでいる。この第２の誘電体層は典型的には窒化物
であるが、任意の他の適切な誘電体材料とすることもで
きる。任意選択的な工程として、基板に低ドープドレイ
ン（ＬＤＤ）接合を形成するためにＮ−およびＰ−注入
（図示せず）を今や行なうことができる。多結晶シリコ
ンゲート、第１および第２の誘電体層、および注入を形
成する方法は技術的に知られている。
らに他の実施例によるふくらませることのできる側壁ス
ペーサ５６を有する半導体装置５０を形成するための処
理工程を示す。図１０に示されるように、多結晶シリコ
ンゲート１４′が半導体基板１２の上に横たわるように
形成される。第１の誘電体層５２が多結晶シリコンゲー
ト１４′を下に横たわる基板１２から分離する。この誘
電体層は窒化物または酸化物、あるいは高い耐酸化性を
有する任意の他の適切な誘電体材料とすることができ
る。第２の誘電体層５４は多結晶シリコンゲート１４′
を囲んでいる。この第２の誘電体層は典型的には窒化物
であるが、任意の他の適切な誘電体材料とすることもで
きる。任意選択的な工程として、基板に低ドープドレイ
ン（ＬＤＤ）接合を形成するためにＮ−およびＰ−注入
（図示せず）を今や行なうことができる。多結晶シリコ
ンゲート、第１および第２の誘電体層、および注入を形
成する方法は技術的に知られている。
【００２０】図１１において、第２の誘電体層の上に横
たわりかつスタックの側壁を覆ってドーピングされたあ
るいはドーピングされていないアモルファスシリコンの
層２６″が被着される。このアモルファスシリコン層の
厚さは図１３の側壁スペーサ５８の所望の厚さの半分と
すべきである。このアモルファスシリコン層は次に図１
２に示されているように、反応性イオンエッチング（Ｒ
ＩＥ）を使用して残りのアモルファスシリコン部５６を
形成する。このエッチングの利点は下に横たわる酸化物
または窒化物層に対するシリコンのエッチングの高い選
択性である。残りのアモルファスシリコン部５６は次に
熱酸化されて図１３に示されるようにふくらますことの
できる熱的２酸化シリコンスペーサ５８を形成する。再
酸化されたシリコンは厚さがほぼ２の係数で増大するこ
とになる。スペーサの形成に続き、Ｎ＋およびＰ＋ソー
ス−ドレイン注入（図示せず）を行なうことができる。
これらのポリオキサイドスペーサはゲートの回りの適切
な場所に残すことができる。あるいは、該スペーサはＨ
Ｆ酸を使用して除去することができ、それは下に横たわ
る窒化物はエッチング溶液に対して耐性が大きいからで
ある。引き続き、Ｎ−およびＰ−注入を、もしこの工程
がアモルファスシリコンの被着の前にすでに行なわれて
いなければ、基板にＬＤＤ接合を形成するために今や行
なうことができる。あるいは、スペーサをふくらませる
前にいくつかのＬＤＤ注入を行なうことができ、一方他
のものはスペーサをふくらませた後に行なうことがで
き、したがって単一のスペーサにより２重のＬＤＤプロ
フィールの形成を可能にする。
たわりかつスタックの側壁を覆ってドーピングされたあ
るいはドーピングされていないアモルファスシリコンの
層２６″が被着される。このアモルファスシリコン層の
厚さは図１３の側壁スペーサ５８の所望の厚さの半分と
すべきである。このアモルファスシリコン層は次に図１
２に示されているように、反応性イオンエッチング（Ｒ
ＩＥ）を使用して残りのアモルファスシリコン部５６を
形成する。このエッチングの利点は下に横たわる酸化物
または窒化物層に対するシリコンのエッチングの高い選
択性である。残りのアモルファスシリコン部５６は次に
熱酸化されて図１３に示されるようにふくらますことの
できる熱的２酸化シリコンスペーサ５８を形成する。再
酸化されたシリコンは厚さがほぼ２の係数で増大するこ
とになる。スペーサの形成に続き、Ｎ＋およびＰ＋ソー
ス−ドレイン注入（図示せず）を行なうことができる。
これらのポリオキサイドスペーサはゲートの回りの適切
な場所に残すことができる。あるいは、該スペーサはＨ
Ｆ酸を使用して除去することができ、それは下に横たわ
る窒化物はエッチング溶液に対して耐性が大きいからで
ある。引き続き、Ｎ−およびＰ−注入を、もしこの工程
がアモルファスシリコンの被着の前にすでに行なわれて
いなければ、基板にＬＤＤ接合を形成するために今や行
なうことができる。あるいは、スペーサをふくらませる
前にいくつかのＬＤＤ注入を行なうことができ、一方他
のものはスペーサをふくらませた後に行なうことがで
き、したがって単一のスペーサにより２重のＬＤＤプロ
フィールの形成を可能にする。
【００２１】
【発明の効果】以上の説明および図示は本発明に関連す
る数多くの利点を示している。特に、アモルファスシリ
コン層は第２のゲート酸化物の形成の前に基板をクリー
ニングするために使用されるＨＦ酸溶液に対し大きな耐
性を有することが明かになった。酸化されたアモルファ
スシリコンは第２のゲート酸化物の形成と同時に厚い頭
部酸化物を備えたＯＮＯ誘電体スタックを生成する。さ
らに、この頭部ＯＮＯ酸化物の厚さはアモルファスシリ
コン層の厚さによって決定され、かつ第２のゲート酸化
物の厚さに関係しない。アモルファスシリコン層を使用
することは下に横たわる窒化物層のパンチスルーの発生
度を低減する。さらに、アモルファスシリコン層はエッ
チングしてスペーサを形成することができ、該スペーサ
は引き続き酸化されてふくらますことのできるスペーサ
を形成できる。他の利点はアモルファスシリコンを再酸
化することにより高い密度の頭部酸化物層を形成し、し
たがって引き続くアニールまたは高密度化工程の必要性
を除去することである。
る数多くの利点を示している。特に、アモルファスシリ
コン層は第２のゲート酸化物の形成の前に基板をクリー
ニングするために使用されるＨＦ酸溶液に対し大きな耐
性を有することが明かになった。酸化されたアモルファ
スシリコンは第２のゲート酸化物の形成と同時に厚い頭
部酸化物を備えたＯＮＯ誘電体スタックを生成する。さ
らに、この頭部ＯＮＯ酸化物の厚さはアモルファスシリ
コン層の厚さによって決定され、かつ第２のゲート酸化
物の厚さに関係しない。アモルファスシリコン層を使用
することは下に横たわる窒化物層のパンチスルーの発生
度を低減する。さらに、アモルファスシリコン層はエッ
チングしてスペーサを形成することができ、該スペーサ
は引き続き酸化されてふくらますことのできるスペーサ
を形成できる。他の利点はアモルファスシリコンを再酸
化することにより高い密度の頭部酸化物層を形成し、し
たがって引き続くアニールまたは高密度化工程の必要性
を除去することである。
【００２２】したがって、本発明によれば、前に述べた
必要性および利点に完全に適合する再酸化されるアモル
ファスシリコンを使用して同時的に頭部酸化物を形成し
かつふくらますことのできる側壁スペーサを形成する方
法が提供されたことが明かである。本発明はその特定の
実施例に関して説明されかつ図示されたが、本発明はこ
れらの説明的な実施例に限定されるものでないものと考
える。当業者は本発明の精神から離れることなく修正お
よび変更を成すことが可能なことを認識するであろう。
例えば、窒化物、オキシナイトライド、または、Ａｌ２
Ｏ３のような、他の耐酸化材料を前記誘電体／酸化スト
ッパ層のために使用することができる。さらに、本発明
はいずれか特定の範囲のアモルファスシリコンの厚さに
限定されず、より薄いまたはより厚い層も異なる用途に
とっては適切なものである。また、本発明は決してアモ
ルファスシリコン層を被着するいずれか特定の方法に限
定されるものではなく、ＬＰＣＶＤ、プラズマ被着また
は遠隔プラズマ被着技術なども使用できることに注目す
ることが重要である。加えて、アモルファスシリコンに
代えて多結晶シリコンを使用することも可能である。さ
らに、熱的なもの（ｔｈｅｒｍａｌ）以外の酸化技術、
例えばプラズマまたは化学的酸化のようなもの、も本発
明を実施する上で使用できる。したがって、この発明は
添付の特許請求の範囲に含まれる全てのそのような変更
および修正を含むものと考える。
必要性および利点に完全に適合する再酸化されるアモル
ファスシリコンを使用して同時的に頭部酸化物を形成し
かつふくらますことのできる側壁スペーサを形成する方
法が提供されたことが明かである。本発明はその特定の
実施例に関して説明されかつ図示されたが、本発明はこ
れらの説明的な実施例に限定されるものでないものと考
える。当業者は本発明の精神から離れることなく修正お
よび変更を成すことが可能なことを認識するであろう。
例えば、窒化物、オキシナイトライド、または、Ａｌ２
Ｏ３のような、他の耐酸化材料を前記誘電体／酸化スト
ッパ層のために使用することができる。さらに、本発明
はいずれか特定の範囲のアモルファスシリコンの厚さに
限定されず、より薄いまたはより厚い層も異なる用途に
とっては適切なものである。また、本発明は決してアモ
ルファスシリコン層を被着するいずれか特定の方法に限
定されるものではなく、ＬＰＣＶＤ、プラズマ被着また
は遠隔プラズマ被着技術なども使用できることに注目す
ることが重要である。加えて、アモルファスシリコンに
代えて多結晶シリコンを使用することも可能である。さ
らに、熱的なもの（ｔｈｅｒｍａｌ）以外の酸化技術、
例えばプラズマまたは化学的酸化のようなもの、も本発
明を実施する上で使用できる。したがって、この発明は
添付の特許請求の範囲に含まれる全てのそのような変更
および修正を含むものと考える。
【図１】本発明に係わる同時的な頭部酸化物の形成のた
めの処理工程を示す断面図である。
めの処理工程を示す断面図である。
【図２】本発明に係わる同時的な頭部酸化物の形成のた
めの処理工程を示す断面図である。
めの処理工程を示す断面図である。
【図３】本発明に係わる同時的な頭部酸化物の形成のた
めの処理工程を示す断面図である。
めの処理工程を示す断面図である。
【図４】本発明に係わる同時的な頭部酸化物の形成のた
めの処理工程を示す断面図である。
めの処理工程を示す断面図である。
【図５】本発明に係わる同時的な頭部酸化物の形成のた
めの処理工程を示す断面図である。
めの処理工程を示す断面図である。
【図６】本発明に係わる同時的な頭部酸化物の形成のた
めの処理工程を示す断面図である。
めの処理工程を示す断面図である。
【図７】本発明に係わる適合的な頭部酸化物を形成する
ための処理工程を示す断面図である。
ための処理工程を示す断面図である。
【図８】本発明に係わる適合的な頭部酸化物を形成する
ための処理工程を示す断面図である。
ための処理工程を示す断面図である。
【図９】本発明に係わる適合的な頭部酸化物を形成する
ための処理工程を示す断面図である。
ための処理工程を示す断面図である。
【図１０】本発明に係わるふくらますことのできる側壁
スペーサを作製するための処理工程を示す断面図であ
る。
スペーサを作製するための処理工程を示す断面図であ
る。
【図１１】本発明に係わるふくらますことのできる側壁
スペーサを作製するための処理工程を示す断面図であ
る。
スペーサを作製するための処理工程を示す断面図であ
る。
【図１２】本発明に係わるふくらますことのできる側壁
スペーサを作製するための処理工程を示す断面図であ
る。
スペーサを作製するための処理工程を示す断面図であ
る。
【図１３】本発明に係わるふくらますことのできる側壁
スペーサを作製するための処理工程を示す断面図であ
る。
スペーサを作製するための処理工程を示す断面図であ
る。
１２ 半導体基板 １３ 第１のゲート酸化物 １４ フローティング多結晶シリコンゲート １６ 第１の誘電体層 １８ 第２の誘電体層 ２０ アモルファスシリコン層 ２２ パターニングされた第１の誘電体部分 ２４ パターニングされた第２の誘電体部分 ２６ パターニングされたアモルファスシリコン部分 ２８ 露出部分 ３０ 頭部酸化物層 ３２ 第２のゲート酸化物
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウェイン・ポールソン アメリカ合衆国テキサス州78746、オース チン、エンジェル・ファイア・レーン 2901 (72)発明者 ジョン・ダーム アメリカ合衆国テキサス州78746、オース チン、ホワイトマーシュ・バレー 6662
Claims (4)
- 【請求項１】 同時時な頭部酸化物を形成する方法であ
って、 半導体基板（１２）を提供する段階、 前記半導体基板の第１の部分の上に横たわる多結晶シリ
コン層（１４）を提供する段階、 前記多結晶シリコン層および前記半導体基板の第２の部
分の上に横たわる第１の誘電体層（１６）を形成する段
階、 前記第１の誘電体層の上に横たわる第２の誘電体層（１
８）を形成する段階、 前記第２の誘電体層の上に横たわるアモルファスシリコ
ン層（２０）を形成してアモルファスシリコン、第２お
よび第１の誘電体層のスタックを形成する段階、 前記アモルファスシリコン、第２および第１の誘電体層
のスタックをパターニングしてパターニングされたスタ
ックを形成しかつ前記半導体基板の第３の部分を露出す
る段階、 前記パターニングされたスタックのアモルファスシリコ
ン層を熱酸化して前記アモルファスシリコン層を第１の
厚さを有する熱酸化層（３０）に変換する段階であっ
て、前記第２の誘電体層は前記パターニングされたスタ
ックのための酸化ストッパとして作用するもの、そして
前記半導体基板の第３の部分の頭部面を同時的に熱酸化
して第２の厚さを有するゲート酸化物（３２）を形成す
る段階であって、前記第２の厚さは前記第１の厚さと独
立であるもの、 を具備することを特徴とする同時的な頭部酸化物を形成
する方法。 - 【請求項２】 同時的な頭部酸化物を形成する方法であ
って、 パターニングされた基板（１２）を提供する段階、 前記パターニングされた基板の第１の部分の上に横たわ
るフローティングゲート多結晶シリコン層（１４）を提
供する段階、 前記フローティングゲート多結晶シリコン層および前記
パターニングされた基板の第２の部分の上に横たわる第
１の酸化物層（１６）を形成する段階、 前記第１の酸化物層の上に横たわる窒化物層（１８）を
形成する段階、 前記窒化物層の上に横たわるアモルファスシリコン層
（２０）を形成してアモルファスシリコン、窒化物およ
び第１の酸化物のスタックを形成する段階、 前記アモルファスシリコン、窒化物および第１の酸化物
のスタックをパターニングしてパターニングされたスタ
ックを形成しかつ前記パターニングされた基板の第３の
部分を露出する段階、 前記パターニングされたスタックのアモルファスシリコ
ン層を熱酸化して前記アモルファスシリコン層を第１の
厚さを有する第２の酸化物層（３０）に変換する段階で
あって、前記窒化物層は前記パターニングされたスタッ
クのための酸化ストッパとして作用するもの、そして前
記パターニングされた基板の第３の部分の頭部面を同時
的に熱酸化して第２の厚さを有するゲート酸化物（３
２）を形成する段階であって、前記第２の厚さは前記第
１の厚さと独立であるもの、 を具備することを特徴とする同時的な頭部酸化物の形成
方法。 - 【請求項３】 半導体装置のための多結晶シリコン間誘
電体の形成方法であって、 パターニングされたシリコン基板を提供する段階、 前記パターニングされたシリコン基板の第１の部分の上
に横たわるフローティングゲート多結晶シリコン（１
４）を提供する段階、 前記フローティングゲート多結晶シリコンの上に横たわ
る窒化物層（２２）を形成して窒化物層およびフローテ
ィングゲート多結晶シリコンを含むスタックを形成する
段階、 前記スタックをパターニングして側壁を有するパターニ
ングされたスタックを形成する段階、 前記パターニングされたスタックおよび前記パターニン
グされたシリコン基板の第２の部分の上に横たわる適合
的アモルファスシリコン層（２６′）を形成する段階、
そして前記適合的アモルファスシリコン層を熱酸化して
前記適合的アモルファスシリコン層を前記パターニング
されたスタックの上に横たわりかつ前記パターニングさ
れたスタックの側壁を覆う熱酸化層（３０′）に変換す
る段階、 を具備することを特徴とする半導体装置のための多結晶
シリコン間誘電体を形成する方法。 - 【請求項４】 半導体装置のためのふくらませることの
できるスペーサを形成する方法であって、 パターニングされたシリコン基板を提供する段階、 側壁を有し、前記パターニングされたシリコン基板の第
１の部分の上に横たわるフローティングゲート多結晶シ
リコン（１４′）を提供する段階、 前記フローティングゲート多結晶シリコンの上に横たわ
りかつ前記フローティングゲート多結晶シリコンの側壁
を覆う窒化物層（５４）を形成する段階、 第１の厚さを有し、前記窒化物層の上に横たわる、適合
的アモルファスシリコン層（２６″）を形成する段階、 前記適合的アモルファスシリコン層の頭部を除去して前
記側壁に沿った残りの部分（５６）を残す段階であっ
て、該残りの部分はスペーサを形成するもの、そして、 前記適合的アモルファスシリコン層の残りの部分を熱酸
化してそれを前記側壁を覆うふくらませることができる
スペーサ（５８）を形成する熱酸化層に変換する段階で
あって、前記ふまらませることのできるスペーサは前記
第１の厚さのほぼ２倍の第２の厚さを有するもの、 を具備することを特徴とする半導体装置のためのふくら
ませることのできるスペーサを形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/283,364 US5665620A (en) | 1994-08-01 | 1994-08-01 | Method for forming concurrent top oxides using reoxidized silicon in an EPROM |
| US08/283,364 | 1994-08-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864592A true JPH0864592A (ja) | 1996-03-08 |
Family
ID=23085692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7212598A Pending JPH0864592A (ja) | 1994-08-01 | 1995-07-28 | 再酸化シリコンを使用した同時的な頭部酸化物の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5665620A (ja) |
| EP (1) | EP0697716A3 (ja) |
| JP (1) | JPH0864592A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5677867A (en) * | 1991-06-12 | 1997-10-14 | Hazani; Emanuel | Memory with isolatable expandable bit lines |
| KR100278647B1 (ko) * | 1996-10-05 | 2001-02-01 | 윤종용 | 불휘발성 메모리소자 및 그 제조방법 |
| US5780342A (en) * | 1996-12-05 | 1998-07-14 | Winbond Electronics Corporation | Method for fabricating dielectric films for non-volatile electrically erasable memories |
| US5783473A (en) * | 1997-01-06 | 1998-07-21 | Mosel Vitelic, Inc. | Structure and manufacturing process of a split gate flash memory unit |
| US5793089A (en) * | 1997-01-10 | 1998-08-11 | Advanced Micro Devices, Inc. | Graded MOS transistor junction formed by aligning a sequence of implants to a selectively removable polysilicon sidewall space and oxide thermally grown thereon |
| EP0881669B1 (en) | 1997-05-30 | 2005-12-14 | STMicroelectronics S.r.l. | Manufacturing process of a germanium implanted heterojunction bipolar transistor |
| AU750612B2 (en) * | 1997-10-22 | 2002-07-25 | Texas Instruments Incorporated | Integrated circuit having both low voltage and high voltage mos transistors and method of making |
| US6071817A (en) * | 1998-03-23 | 2000-06-06 | Lsi Logic Corporation | Isolation method utilizing a high pressure oxidation |
| US6346725B1 (en) * | 1998-05-22 | 2002-02-12 | Winbond Electronics Corporation | Contact-less array of fully self-aligned, triple polysilicon, source-side injection, nonvolatile memory cells with metal-overlaid wordlines |
| US6239003B1 (en) * | 1998-06-16 | 2001-05-29 | Texas Instruments Incorporated | Method of simultaneous fabrication of isolation and gate regions in a semiconductor device |
| US6187633B1 (en) | 1998-10-09 | 2001-02-13 | Chartered Semiconductor Manufacturing, Ltd. | Method of manufacturing a gate structure for a semiconductor memory device with improved breakdown voltage and leakage rate |
| US6265267B1 (en) * | 1999-11-04 | 2001-07-24 | United Microelectronics Corp. | Fabricating method for a semiconductor device comprising gate oxide layers of various thicknesses |
| WO2002043127A1 (en) * | 2000-11-21 | 2002-05-30 | Koninklijke Philips Electronics N.V. | Method of forming a semiconductor structure |
| DE10148491B4 (de) * | 2001-10-01 | 2006-09-07 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten Halbleiteranordnung mit Hilfe einer thermischen Oxidation und Halbleiteranordnung |
| US20050215074A1 (en) * | 2004-03-26 | 2005-09-29 | Fuja Shone | ONO formation method |
| JP2007066944A (ja) | 2005-08-29 | 2007-03-15 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4179311A (en) * | 1977-01-17 | 1979-12-18 | Mostek Corporation | Method of stabilizing semiconductor device by converting doped poly-Si to polyoxides |
| GB2131407B (en) * | 1982-11-12 | 1987-02-04 | Rca Corp | Method of formation of silicon dioxide layer |
| US4722909A (en) * | 1985-09-26 | 1988-02-02 | Motorola, Inc. | Removable sidewall spacer for lightly doped drain formation using two mask levels |
| US4745086A (en) * | 1985-09-26 | 1988-05-17 | Motorola, Inc. | Removable sidewall spacer for lightly doped drain formation using one mask level and differential oxidation |
| US4814291A (en) * | 1986-02-25 | 1989-03-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making devices having thin dielectric layers |
| US4748133A (en) * | 1987-06-26 | 1988-05-31 | Motorola Inc. | Deposition of amorphous silicon for the formation of interlevel dielectrics in semiconductor memory devices |
| JPH0668073B2 (ja) * | 1988-07-15 | 1994-08-31 | チタン工業株式会社 | ポリアミド系樹脂組成物 |
| DE68915508T2 (de) * | 1988-10-25 | 1994-12-15 | Matsushita Electronics Corp | Verfahren zur Herstellung einer nicht-flüchtigen Speicheranordnung. |
| US5104819A (en) * | 1989-08-07 | 1992-04-14 | Intel Corporation | Fabrication of interpoly dielctric for EPROM-related technologies |
-
1994
- 1994-08-01 US US08/283,364 patent/US5665620A/en not_active Expired - Fee Related
-
1995
- 1995-07-17 EP EP95111165A patent/EP0697716A3/en not_active Withdrawn
- 1995-07-28 JP JP7212598A patent/JPH0864592A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5665620A (en) | 1997-09-09 |
| EP0697716A3 (en) | 1998-06-24 |
| EP0697716A2 (en) | 1996-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI278970B (en) | Method for manufacturing flash memory device | |
| JP4072308B2 (ja) | トレンチ素子分離方法 | |
| KR102072181B1 (ko) | 비-휘발성 전하 트랩 메모리 디바이스들 및 로직 cmos 디바이스들의 집적 | |
| US20040029321A1 (en) | Method for forming gate insulating layer having multiple dielectric constants and multiple equivalent oxide thicknesses | |
| JP2812811B2 (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| JP3600476B2 (ja) | 半導体装置の製造方法 | |
| JPH0864592A (ja) | 再酸化シリコンを使用した同時的な頭部酸化物の形成方法 | |
| WO2008147529A1 (en) | Integration of non-volatile charge trap memory devices and logic cmos devices | |
| US6100160A (en) | Oxide etch barrier formed by nitridation | |
| JP2006135304A (ja) | 周辺領域のｍｏｓｆｅｔ素子の製造方法 | |
| US5712177A (en) | Method for forming a reverse dielectric stack | |
| US5374584A (en) | Method for isolating elements in a semiconductor chip | |
| JPH06216120A (ja) | 集積回路の電気的分離構造の形成方法 | |
| JP4836730B2 (ja) | 半導体装置、およびその製造方法 | |
| JPH0817813A (ja) | 半導体装置の製造方法 | |
| US20020187616A1 (en) | Method of eliminating leakage current in shallow trench isolation | |
| US7632743B2 (en) | Method of manufacturing flash memory device | |
| US5726091A (en) | Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| KR100532755B1 (ko) | 섀로우 트랜치 분리막 형성 방법 | |
| KR100505628B1 (ko) | 반도체장치의 트랜치형 소자분리막 형성방법 | |
| KR100486294B1 (ko) | 게이트 패턴을 갖는 반도체소자의 제조방법 | |
| KR100554985B1 (ko) | Ｓｏｎｏｓ형 비휘발성 메모리 소자 및 그 제조 방법 | |
| JP2001244327A (ja) | 半導体装置の製造方法 | |
| JPH0878550A (ja) | 浮遊ゲート型不揮発性半導体記憶装置の製造方法 |