JPH113861A - 半導体装置の製造方法及びその装置 - Google Patents
半導体装置の製造方法及びその装置Info
- Publication number
- JPH113861A JPH113861A JP9154675A JP15467597A JPH113861A JP H113861 A JPH113861 A JP H113861A JP 9154675 A JP9154675 A JP 9154675A JP 15467597 A JP15467597 A JP 15467597A JP H113861 A JPH113861 A JP H113861A
- Authority
- JP
- Japan
- Prior art keywords
- lock chamber
- load lock
- chamber
- temperature
- furnace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
- H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0209—Pretreatment of the material to be coated by heating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/54—Apparatus specially adapted for continuous coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ロードロック室から反応室へのウェーハ入室
時間を短縮して１バッチ当りの処理時間を短縮すること
ができる半導体装置の製造方法及びその装置を提供す
る。 【解決手段】 真空引きされたロードロック室１５を経
て減圧加熱下で処理を行う反応炉１３内にウェーハを移
送する半導体装置の製造方法において、ウェーハがロー
ドロック室１５に入室した後、ロードロック室１５の真
空引きと同時にウェーハを加熱する。
時間を短縮して１バッチ当りの処理時間を短縮すること
ができる半導体装置の製造方法及びその装置を提供す
る。 【解決手段】 真空引きされたロードロック室１５を経
て減圧加熱下で処理を行う反応炉１３内にウェーハを移
送する半導体装置の製造方法において、ウェーハがロー
ドロック室１５に入室した後、ロードロック室１５の真
空引きと同時にウェーハを加熱する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法及びその装置に関し、特に、真空引きと同時にウェ
ーハを加熱するロードロック室を経て減圧加熱下で処理
を行う反応室内にウェーハを移送する半導体装置の製造
方法及びその装置に関するものである。
方法及びその装置に関し、特に、真空引きと同時にウェ
ーハを加熱するロードロック室を経て減圧加熱下で処理
を行う反応室内にウェーハを移送する半導体装置の製造
方法及びその装置に関するものである。
【０００２】
【従来の技術】近年、半導体デバイスの高機能・高集積
化が進むにつれ、ＬＰ（減圧）−ＣＶＤ装置も高性能化
してきている。縦型ＬＰ−ＣＶＤ装置においては、真空
反応室内の真空圧維持及び大気混入によるシリコンウェ
ーハへの自然酸化膜の成長防止のため、ウェーハを一旦
ロードロック室（真空予備室）に待機させてから反応室
内に移送している。
化が進むにつれ、ＬＰ（減圧）−ＣＶＤ装置も高性能化
してきている。縦型ＬＰ−ＣＶＤ装置においては、真空
反応室内の真空圧維持及び大気混入によるシリコンウェ
ーハへの自然酸化膜の成長防止のため、ウェーハを一旦
ロードロック室（真空予備室）に待機させてから反応室
内に移送している。
【０００３】図４に示すように、ロードロック式縦型Ｌ
Ｐ−ＣＶＤ装置１は、上端がドーム状に閉じられ下端が
開口する石英からなるアウタチューブ２ａと、アウタチ
ューブ２ａ内に配置され、上下両端が開口する同じく石
英のインナチューブ２ｂからなる縦型の反応炉（反応
室）３を有している。アウタチューブ２ａとインナチュ
ーブ２ｂの各下端周縁部は、円筒状のフランジ４に固定
され、このフランジ４の下端には、インナチューブ２ｂ
を介して反応炉３と連通するロードロック室５が装着さ
れている。ロードロック室５には、底部に突設された昇
降軸５ａ（図５参照）に沿って昇降し上昇時インナチュ
ーブ２ｂ内に進入する、例えば高純度の石英ガラスによ
り形成された石英ボート６と呼ばれる治具が収納されて
いる。
Ｐ−ＣＶＤ装置１は、上端がドーム状に閉じられ下端が
開口する石英からなるアウタチューブ２ａと、アウタチ
ューブ２ａ内に配置され、上下両端が開口する同じく石
英のインナチューブ２ｂからなる縦型の反応炉（反応
室）３を有している。アウタチューブ２ａとインナチュ
ーブ２ｂの各下端周縁部は、円筒状のフランジ４に固定
され、このフランジ４の下端には、インナチューブ２ｂ
を介して反応炉３と連通するロードロック室５が装着さ
れている。ロードロック室５には、底部に突設された昇
降軸５ａ（図５参照）に沿って昇降し上昇時インナチュ
ーブ２ｂ内に進入する、例えば高純度の石英ガラスによ
り形成された石英ボート６と呼ばれる治具が収納されて
いる。
【０００４】石英ボート６には、上下方向に並んだ複数
の棚が設けられ、これらの棚により１００〜１５０枚程
度のシリコンウェーハを一度に収納することができる。
この石英ボート６は、下端にボートキャップ７ａが設け
られたボート台７の上に固定されている。ボートキャッ
プ７ａは、フランジ４の下端開口より大きな径の板体か
らなり、インナチューブ２ｂ内に進入した石英ボート６
は、ボートキャップ７ａがフランジ４の下端に当接する
ことによりその上昇を停止するとともに反応室内を気密
封止する。
の棚が設けられ、これらの棚により１００〜１５０枚程
度のシリコンウェーハを一度に収納することができる。
この石英ボート６は、下端にボートキャップ７ａが設け
られたボート台７の上に固定されている。ボートキャッ
プ７ａは、フランジ４の下端開口より大きな径の板体か
らなり、インナチューブ２ｂ内に進入した石英ボート６
は、ボートキャップ７ａがフランジ４の下端に当接する
ことによりその上昇を停止するとともに反応室内を気密
封止する。
【０００５】アウタチューブ２ａの外側には、インナチ
ューブ２ｂ内に進入した石英ボート６を昇温することが
できるように、アウタチューブ２ａを取り囲む反応炉用
ヒータ８が設置されている。フランジ４には、インナチ
ューブ２ａとアウタチューブ２ｂが形成する間隙に連通
する排気口４ａが形成され、ロードロック室５の下端に
は、例えば真空ポンプ（図示しない）に連通する真空引
き用排気口５ｂが形成されている。排気口４ａには排気
管４ｂが、真空引き用排気口５ｂには排気管５ｃが、そ
れぞれ取付けられている。
ューブ２ｂ内に進入した石英ボート６を昇温することが
できるように、アウタチューブ２ａを取り囲む反応炉用
ヒータ８が設置されている。フランジ４には、インナチ
ューブ２ａとアウタチューブ２ｂが形成する間隙に連通
する排気口４ａが形成され、ロードロック室５の下端に
は、例えば真空ポンプ（図示しない）に連通する真空引
き用排気口５ｂが形成されている。排気口４ａには排気
管４ｂが、真空引き用排気口５ｂには排気管５ｃが、そ
れぞれ取付けられている。
【０００６】このロードロック式縦型ＬＰ−ＣＶＤ装置
１によるシリコンウェーハの成膜方法を、以下に説明す
る。
１によるシリコンウェーハの成膜方法を、以下に説明す
る。
【０００７】先ず、前述の図４に示すように、ロードロ
ック室５内の石英ボート６にシリコンウェーハを収納し
た後、真空引き用排気口５ｂからロードロック室５の真
空引きを行う。このとき、フランジ４の下端開口は、炉
口キャップ９によりロードロック室５側から閉じられ、
反応炉３とロードロック室５は遮断される。また、反応
炉３内は、真空引きされると共に、ＣＶＤ方式による成
膜温度である例えば７５０〜８５０℃程度に室内温度が
保たれる。
ック室５内の石英ボート６にシリコンウェーハを収納し
た後、真空引き用排気口５ｂからロードロック室５の真
空引きを行う。このとき、フランジ４の下端開口は、炉
口キャップ９によりロードロック室５側から閉じられ、
反応炉３とロードロック室５は遮断される。また、反応
炉３内は、真空引きされると共に、ＣＶＤ方式による成
膜温度である例えば７５０〜８５０℃程度に室内温度が
保たれる。
【０００８】次に、図５（ａ）に示すように、炉口キャ
ップ（図示しない）を開いて石英ボート６を上昇させ、
ロードロック室５から反応炉３へと石英ボート６を移送
する。反応炉３に移送された石英ボート６の温度は、常
温のロードロック室内温度から高温の反応炉内温度（７
５０〜８５０℃）まで上昇する。
ップ（図示しない）を開いて石英ボート６を上昇させ、
ロードロック室５から反応炉３へと石英ボート６を移送
する。反応炉３に移送された石英ボート６の温度は、常
温のロードロック室内温度から高温の反応炉内温度（７
５０〜８５０℃）まで上昇する。
【０００９】その後、図５（ｂ）に示すように、反応炉
３に進入した石英ボート６は、ボートキャップ７ａがフ
ランジ４の下端に当接し下端開口を密閉することにより
その上昇を停止し、入炉が終了する。入炉終了後、反応
炉３内を窒素（Ｎ2）パージ等を行った後、減圧加熱下
の反応炉３内でシリコンウェーハの成膜処理を行う。
３に進入した石英ボート６は、ボートキャップ７ａがフ
ランジ４の下端に当接し下端開口を密閉することにより
その上昇を停止し、入炉が終了する。入炉終了後、反応
炉３内を窒素（Ｎ2）パージ等を行った後、減圧加熱下
の反応炉３内でシリコンウェーハの成膜処理を行う。
【００１０】
【発明が解決しようとする課題】しかしながら、反応炉
３に入炉する石英ボート６は、ロードロック室５の室温
から７５０〜８５０℃の高温領域へと大きな温度差に晒
されることになる。このような大きな温度差の下での移
動を短時間で行った場合、急激な温度変化によってシリ
コンウェーハが変形し、シリコンウェーハの石英ボート
６と接触している部分（シリコンウェーハを支えている
部分）で「こすれ」によるパーティクルが生じたり、ス
リップと呼ばれるひびが発生したりする。そのため、シ
リコンウェーハを収納した石英ボート６を、５０ｍｍ／
分程度の非常に遅い進入速度で入炉する必要があった。
３に入炉する石英ボート６は、ロードロック室５の室温
から７５０〜８５０℃の高温領域へと大きな温度差に晒
されることになる。このような大きな温度差の下での移
動を短時間で行った場合、急激な温度変化によってシリ
コンウェーハが変形し、シリコンウェーハの石英ボート
６と接触している部分（シリコンウェーハを支えている
部分）で「こすれ」によるパーティクルが生じたり、ス
リップと呼ばれるひびが発生したりする。そのため、シ
リコンウェーハを収納した石英ボート６を、５０ｍｍ／
分程度の非常に遅い進入速度で入炉する必要があった。
【００１１】この結果、８インチのシリコンウェーハを
１５０枚収納した石英ボート６の場合、長さが約１．５
〜２ｍあるため入炉時間が２０〜３０分程かかってしま
い、スループットに悪影響を与え生産性向上を阻む大き
な要因になっていた。
１５０枚収納した石英ボート６の場合、長さが約１．５
〜２ｍあるため入炉時間が２０〜３０分程かかってしま
い、スループットに悪影響を与え生産性向上を阻む大き
な要因になっていた。
【００１２】本発明は、上記事情に鑑みてなされたもの
で、ロードロック室から反応室へのウェーハ入室時間を
短縮して１バッチ当りの処理時間を短縮することができ
る半導体装置の製造方法及びその装置の提供を目的とす
る。
で、ロードロック室から反応室へのウェーハ入室時間を
短縮して１バッチ当りの処理時間を短縮することができ
る半導体装置の製造方法及びその装置の提供を目的とす
る。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明においては、真空引きされたロードロック室
を経て減圧加熱下で処理を行う反応室内にウェーハを移
送する半導体装置の製造方法において、ウェーハがロー
ドロック室に入室した後、該ロードロック室の真空引き
と同時にウェーハを加熱することを特徴とする半導体装
置の製造方法を提供する。
め、本発明においては、真空引きされたロードロック室
を経て減圧加熱下で処理を行う反応室内にウェーハを移
送する半導体装置の製造方法において、ウェーハがロー
ドロック室に入室した後、該ロードロック室の真空引き
と同時にウェーハを加熱することを特徴とする半導体装
置の製造方法を提供する。
【００１４】上記構成によれば、ウェーハがロードロッ
ク室に入室した後、ロードロック室の真空引きを行い、
同時にロードロック室を昇温することにより、ロードロ
ック室内のウェーハの加熱昇温を行う。これにより、ロ
ードロック室から反応室へと向かうウェーハは、反応室
の室内温度とほぼ同一に昇温されたロードロック室にお
いて反応室温度まで昇温されるため、ロードロック室と
反応室の間で急激な温度変化がなく、反応室に入炉する
ウェーハが変形したり、パーティクルが生じたり、スリ
ップと呼ばれるひびが発生したりしないので、ウェーハ
を短時間で反応室に入室させることができる。
ク室に入室した後、ロードロック室の真空引きを行い、
同時にロードロック室を昇温することにより、ロードロ
ック室内のウェーハの加熱昇温を行う。これにより、ロ
ードロック室から反応室へと向かうウェーハは、反応室
の室内温度とほぼ同一に昇温されたロードロック室にお
いて反応室温度まで昇温されるため、ロードロック室と
反応室の間で急激な温度変化がなく、反応室に入炉する
ウェーハが変形したり、パーティクルが生じたり、スリ
ップと呼ばれるひびが発生したりしないので、ウェーハ
を短時間で反応室に入室させることができる。
【００１５】
【発明の実施の形態】好ましい実施の形態においては、
上記半導体装置の製造方法を実現するため、ロードロッ
ク室を備え、減圧加熱下でウェーハを処理する半導体装
置の製造装置において、ロードロック室内のウェーハを
昇温するロードロック室用ヒータを有することを特徴と
する半導体装置の製造装置を提供する。
上記半導体装置の製造方法を実現するため、ロードロッ
ク室を備え、減圧加熱下でウェーハを処理する半導体装
置の製造装置において、ロードロック室内のウェーハを
昇温するロードロック室用ヒータを有することを特徴と
する半導体装置の製造装置を提供する。
【００１６】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は、本発明の一実施例に係るロードロック
式縦型ＬＰ−ＣＶＤ装置の石英ボート入炉前を示す断面
図である。図２は、図１のロードロック式縦型ＬＰ−Ｃ
ＶＤ装置を示し、（ａ）は石英ボート入炉途中の断面
図、（ｂ）は石英ボート入炉終了後の断面図である。
明する。図１は、本発明の一実施例に係るロードロック
式縦型ＬＰ−ＣＶＤ装置の石英ボート入炉前を示す断面
図である。図２は、図１のロードロック式縦型ＬＰ−Ｃ
ＶＤ装置を示し、（ａ）は石英ボート入炉途中の断面
図、（ｂ）は石英ボート入炉終了後の断面図である。
【００１７】本願発明に係る半導体装置の製造装置であ
るロードロック式縦型ＬＰ−ＣＶＤ装置は、ロードロッ
ク室を昇温してロードロック室内のウェーハを加熱昇温
することができるように構成したものであり、上記従来
のロードロック式縦型ＬＰ−ＣＶＤ装置のロードロック
室に、ロードロック室を昇温するためのロードロック室
用ヒータが設置されている。
るロードロック式縦型ＬＰ−ＣＶＤ装置は、ロードロッ
ク室を昇温してロードロック室内のウェーハを加熱昇温
することができるように構成したものであり、上記従来
のロードロック式縦型ＬＰ−ＣＶＤ装置のロードロック
室に、ロードロック室を昇温するためのロードロック室
用ヒータが設置されている。
【００１８】即ち、図１に示すように、ロードロック式
縦型ＬＰ−ＣＶＤ装置１０は、上端がドーム状に閉じら
れ下端が開口する石英からなるアウタチューブ１１と、
アウタチューブ１１内に配置され、上下両端が開口する
同じく石英のインナチューブ１２からなる反応炉（反応
室）１３を有している。アウタチューブ１１とインナチ
ューブ１２の各下端周縁部は、円筒状のフランジ１４に
固定され、このフランジ１４の下端には、インナチュー
ブ１２を介して反応炉１３と連通するロードロック室１
５が装着されている。ロードロック室１５には、底部に
突設された昇降軸１６（図２参照）に沿って昇降し上昇
時インナチューブ１２内に進入する、例えば高純度の石
英ガラスにより形成された石英ボート１７と呼ばれる治
具が収納されている。
縦型ＬＰ−ＣＶＤ装置１０は、上端がドーム状に閉じら
れ下端が開口する石英からなるアウタチューブ１１と、
アウタチューブ１１内に配置され、上下両端が開口する
同じく石英のインナチューブ１２からなる反応炉（反応
室）１３を有している。アウタチューブ１１とインナチ
ューブ１２の各下端周縁部は、円筒状のフランジ１４に
固定され、このフランジ１４の下端には、インナチュー
ブ１２を介して反応炉１３と連通するロードロック室１
５が装着されている。ロードロック室１５には、底部に
突設された昇降軸１６（図２参照）に沿って昇降し上昇
時インナチューブ１２内に進入する、例えば高純度の石
英ガラスにより形成された石英ボート１７と呼ばれる治
具が収納されている。
【００１９】石英ボート１７には、上下方向に並んだ複
数の棚が設けられ、これらの棚により１００枚〜１５０
枚程度のシリコンウェーハを一度に収納することができ
る。この石英ボート１７は、下端にボートキャップ１８
が設けられたボート台１９の上に固定されている。ボー
トキャップ１８は、フランジ１４の下端開口より大きな
径の板体からなり、インナチューブ１２内に進入した石
英ボート１７は、ボートキャップ１８がフランジ１４の
下端に当接することによりその上昇を停止するとともに
反応室１３内を気密封止する。
数の棚が設けられ、これらの棚により１００枚〜１５０
枚程度のシリコンウェーハを一度に収納することができ
る。この石英ボート１７は、下端にボートキャップ１８
が設けられたボート台１９の上に固定されている。ボー
トキャップ１８は、フランジ１４の下端開口より大きな
径の板体からなり、インナチューブ１２内に進入した石
英ボート１７は、ボートキャップ１８がフランジ１４の
下端に当接することによりその上昇を停止するとともに
反応室１３内を気密封止する。
【００２０】アウタチューブ１１の外側には、インナチ
ューブ１２内に進入した石英ボート１７を昇温すること
ができるように、アウタチューブ１１を取り囲む反応炉
用ヒータ２０が設置されている。フランジ１４には、イ
ンナチューブ１２とアウタチューブ１１が形成する間隙
に連通する排気口２１が形成され、ロードロック室１５
の下端には、例えば真空ポンプ（図示しない）に連通す
る真空引き用排気口２２が形成されている。排気口２１
には排気管２３が、真空引き用排気口２２には排気管２
４がそれぞれ取付けられている。
ューブ１２内に進入した石英ボート１７を昇温すること
ができるように、アウタチューブ１１を取り囲む反応炉
用ヒータ２０が設置されている。フランジ１４には、イ
ンナチューブ１２とアウタチューブ１１が形成する間隙
に連通する排気口２１が形成され、ロードロック室１５
の下端には、例えば真空ポンプ（図示しない）に連通す
る真空引き用排気口２２が形成されている。排気口２１
には排気管２３が、真空引き用排気口２２には排気管２
４がそれぞれ取付けられている。
【００２１】ロードロック室１５の外側には、ロードロ
ック室１５を取り囲むロードロック室用ヒータ２５が設
置されている。このロードロック室用ヒータ２５によ
り、ロードロック室１５のほぼ全域を昇温して、ロード
ロック室１５内の石英ボート１７と共に石英ボート１７
に収納されたシリコンウェーハを加熱昇温することがで
きる。
ック室１５を取り囲むロードロック室用ヒータ２５が設
置されている。このロードロック室用ヒータ２５によ
り、ロードロック室１５のほぼ全域を昇温して、ロード
ロック室１５内の石英ボート１７と共に石英ボート１７
に収納されたシリコンウェーハを加熱昇温することがで
きる。
【００２２】このロードロック式縦型ＬＰ−ＣＶＤ装置
１０によるシリコンウェーハの成膜方法を、以下に説明
する。先ず、図１に示すように、ロードロック室１５内
の石英ボート１７にシリコンウェーハが収納され、シリ
コンウェーハがロードロック室１５に入室した後、真空
引き用排気口２２からロードロック室１５の真空引きを
行い、同時に、ロードロック室用ヒータ２５によりロー
ドロック室１５を昇温する。このとき、フランジ１４の
下端開口は、炉口キャップ２６によりロードロック室１
５側から閉じられ、反応炉１３とロードロック室１５は
遮断される。また、反応炉１３内は、真空引きされると
共に、ＣＶＤ方式による成膜温度である例えば７５０〜
８５０℃程度に室内温度が保たれる。
１０によるシリコンウェーハの成膜方法を、以下に説明
する。先ず、図１に示すように、ロードロック室１５内
の石英ボート１７にシリコンウェーハが収納され、シリ
コンウェーハがロードロック室１５に入室した後、真空
引き用排気口２２からロードロック室１５の真空引きを
行い、同時に、ロードロック室用ヒータ２５によりロー
ドロック室１５を昇温する。このとき、フランジ１４の
下端開口は、炉口キャップ２６によりロードロック室１
５側から閉じられ、反応炉１３とロードロック室１５は
遮断される。また、反応炉１３内は、真空引きされると
共に、ＣＶＤ方式による成膜温度である例えば７５０〜
８５０℃程度に室内温度が保たれる。
【００２３】ロードロック室１５の真空引きには、容量
から考慮して３０分程必要とするが、その真空引きの間
に、ロードロック室１５を反応炉１３内の室内温度であ
る７５０〜８５０℃程度に昇温する。ロードロック室１
５の昇温により、石英ボート１７と共に石英ボート１７
に収納されたシリコンウェーハが加熱昇温される。この
ように、真空引きの時間を利用してロードロック室１５
の昇温を行うことにより、ロードロック室１５の昇温の
ための時間を新たに必要としない。
から考慮して３０分程必要とするが、その真空引きの間
に、ロードロック室１５を反応炉１３内の室内温度であ
る７５０〜８５０℃程度に昇温する。ロードロック室１
５の昇温により、石英ボート１７と共に石英ボート１７
に収納されたシリコンウェーハが加熱昇温される。この
ように、真空引きの時間を利用してロードロック室１５
の昇温を行うことにより、ロードロック室１５の昇温の
ための時間を新たに必要としない。
【００２４】次に、図２（ａ）に示すように、炉口キャ
ップ（図示しない）を開いて石英ボート１７を上昇さ
せ、ロードロック室１５から反応炉１３へと石英ボート
１７を移送する。このとき、反応炉１３へと向かう石英
ボート１７とシリコンウェーハは、反応炉１３の炉内温
度とほぼ同一の室内温度に昇温されたロードロック室１
５においてその室内温度に昇温されているため、例え
ば、１〜３ｍ／分の進入速度で反応炉１３に入炉させる
ことができる。
ップ（図示しない）を開いて石英ボート１７を上昇さ
せ、ロードロック室１５から反応炉１３へと石英ボート
１７を移送する。このとき、反応炉１３へと向かう石英
ボート１７とシリコンウェーハは、反応炉１３の炉内温
度とほぼ同一の室内温度に昇温されたロードロック室１
５においてその室内温度に昇温されているため、例え
ば、１〜３ｍ／分の進入速度で反応炉１３に入炉させる
ことができる。
【００２５】即ち、ロードロック室１５と反応炉１３の
間で急激な温度変化がないので、反応炉１３に入炉する
石英ボート１７に収納されたシリコンウェーハが変形し
たり、シリコンウェーハの石英ボート１７と接触してい
る部分（シリコンウェーハを支えている部分）で「こす
れ」によるパーティクルが生じたり、スリップと呼ばれ
るひびが発生したりすることがない。従って、従来の５
０ｍｍ／分程度の非常に遅い進入速度で入炉した場合に
比べて、大幅な入炉時間の短縮ができる。
間で急激な温度変化がないので、反応炉１３に入炉する
石英ボート１７に収納されたシリコンウェーハが変形し
たり、シリコンウェーハの石英ボート１７と接触してい
る部分（シリコンウェーハを支えている部分）で「こす
れ」によるパーティクルが生じたり、スリップと呼ばれ
るひびが発生したりすることがない。従って、従来の５
０ｍｍ／分程度の非常に遅い進入速度で入炉した場合に
比べて、大幅な入炉時間の短縮ができる。
【００２６】その後、図２（ｂ）に示すように、反応炉
１３に進入した石英ボート１７は、ボートキャップ１８
がフランジ１４の下端に当接し下端開口を密閉すること
によりその上昇を停止し、入炉が終了する。石英ボート
１７は、入炉開始から１分程度後に入炉を終了する。入
炉終了後、反応炉１３内を窒素（Ｎ2）パージ等を行っ
た後、減圧加熱下の反応炉１３内でシリコンウェーハの
成膜処理を行う。
１３に進入した石英ボート１７は、ボートキャップ１８
がフランジ１４の下端に当接し下端開口を密閉すること
によりその上昇を停止し、入炉が終了する。石英ボート
１７は、入炉開始から１分程度後に入炉を終了する。入
炉終了後、反応炉１３内を窒素（Ｎ2）パージ等を行っ
た後、減圧加熱下の反応炉１３内でシリコンウェーハの
成膜処理を行う。
【００２７】図３は、成膜時のシリコンウェーハの温度
変化を、従来のロードロック式縦型ＬＰ−ＣＶＤ装置と
本願発明に係るロードロック式縦型ＬＰ−ＣＶＤ装置で
比較して示し、（Ａ）は従来の装置の線グラフによる説
明図、（Ｂ）は本願発明に係る装置の線グラフによる説
明図である。
変化を、従来のロードロック式縦型ＬＰ−ＣＶＤ装置と
本願発明に係るロードロック式縦型ＬＰ−ＣＶＤ装置で
比較して示し、（Ａ）は従来の装置の線グラフによる説
明図、（Ｂ）は本願発明に係る装置の線グラフによる説
明図である。
【００２８】図３（Ａ）に示すように、従来の装置の場
合、シリコンウェーハの温度は、真空引きの期間ａは室
温ｔ1のままであり、入炉後の昇温期間ｂにおいて室温
ｔ1から成膜温度ｔ2に上昇し、成膜期間ｃは成膜温度ｔ
2を維持して、成膜終了後の降温・復圧期間ｄにおいて
成膜温度ｔ2から室温ｔ1に下降する。これに対し、同図
（Ｂ）に示すように、本願発明に係る装置の場合、シリ
コンウェーハの温度は、真空引きと昇温を同時に行う真
空引き・昇温期間ｅにおいて室温ｔ1から成膜温度ｔ2に
上昇し、入炉時には成膜温度ｔ2となっているため、入
炉と同時に成膜が開始される。この成膜期間ｆは成膜温
度ｔ2を維持し、成膜終了後の降温・復圧期間ｄにおい
て成膜温度ｔ2から室温ｔ1に下降する。
合、シリコンウェーハの温度は、真空引きの期間ａは室
温ｔ1のままであり、入炉後の昇温期間ｂにおいて室温
ｔ1から成膜温度ｔ2に上昇し、成膜期間ｃは成膜温度ｔ
2を維持して、成膜終了後の降温・復圧期間ｄにおいて
成膜温度ｔ2から室温ｔ1に下降する。これに対し、同図
（Ｂ）に示すように、本願発明に係る装置の場合、シリ
コンウェーハの温度は、真空引きと昇温を同時に行う真
空引き・昇温期間ｅにおいて室温ｔ1から成膜温度ｔ2に
上昇し、入炉時には成膜温度ｔ2となっているため、入
炉と同時に成膜が開始される。この成膜期間ｆは成膜温
度ｔ2を維持し、成膜終了後の降温・復圧期間ｄにおい
て成膜温度ｔ2から室温ｔ1に下降する。
【００２９】つまり、本願発明に係る装置の場合は、従
来の真空引きの期間ａに相当する真空引き・昇温期間ｅ
の終了時に既に成膜温度ｔ2に達し、入炉を極く短時間
で行うことができるので、従来の入炉後の昇温期間ｂを
経ずに真空引き・昇温期間ｅ後に即、成膜期間ｆが開始
され、入炉後の昇温期間ｂ分が短縮されることになる。
従って、シリコンウェーハの反応炉進入前の工程である
ロードロック室１５での真空引き工程において、シリコ
ンウェーハを加熱昇温しておくことにより、従来の装置
の場合に比べて、反応炉１３へのウェーハ入炉時間を短
縮して１バッチ当りのウェーハ成膜処理時間を短縮でき
るので、スループットの向上更には生産性の向上を図る
ことができる。
来の真空引きの期間ａに相当する真空引き・昇温期間ｅ
の終了時に既に成膜温度ｔ2に達し、入炉を極く短時間
で行うことができるので、従来の入炉後の昇温期間ｂを
経ずに真空引き・昇温期間ｅ後に即、成膜期間ｆが開始
され、入炉後の昇温期間ｂ分が短縮されることになる。
従って、シリコンウェーハの反応炉進入前の工程である
ロードロック室１５での真空引き工程において、シリコ
ンウェーハを加熱昇温しておくことにより、従来の装置
の場合に比べて、反応炉１３へのウェーハ入炉時間を短
縮して１バッチ当りのウェーハ成膜処理時間を短縮でき
るので、スループットの向上更には生産性の向上を図る
ことができる。
【００３０】なお、本発明は、ＣＶＤ装置に限定され
ず、高温減圧下でウェーハの処理を行うエッチング装置
や真空蒸着装置或いはアニール装置等の加熱処理装置、
及びイオン注入装置や電子ビーム装置等にも適用可能で
ある。
ず、高温減圧下でウェーハの処理を行うエッチング装置
や真空蒸着装置或いはアニール装置等の加熱処理装置、
及びイオン注入装置や電子ビーム装置等にも適用可能で
ある。
【００３１】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、ウェーハがロードロック室
に入室した後、ロードロック室の真空引きを行い、同時
にロードロック室を昇温することにより、ロードロック
室内のウェーハの加熱昇温を行うので、ロードロック室
から反応室へと向かうウェーハは、反応室の室内温度と
ほぼ同一に昇温されたロードロック室において反応室温
度まで昇温され、ロードロック室と反応室の間で急激な
温度変化がなく、反応室に入炉するウェーハが変形した
り、パーティクルが生じたり、スリップと呼ばれるひび
が発生したりせず、短時間で反応室に入炉させることが
できる。従って、ロードロック室から反応室へのウェー
ハ入室時間を短縮して１バッチ当りのウェーハ処理時間
を短縮できるので、スループットの向上更には生産性の
向上を図ることができる。
体装置の製造方法によれば、ウェーハがロードロック室
に入室した後、ロードロック室の真空引きを行い、同時
にロードロック室を昇温することにより、ロードロック
室内のウェーハの加熱昇温を行うので、ロードロック室
から反応室へと向かうウェーハは、反応室の室内温度と
ほぼ同一に昇温されたロードロック室において反応室温
度まで昇温され、ロードロック室と反応室の間で急激な
温度変化がなく、反応室に入炉するウェーハが変形した
り、パーティクルが生じたり、スリップと呼ばれるひび
が発生したりせず、短時間で反応室に入炉させることが
できる。従って、ロードロック室から反応室へのウェー
ハ入室時間を短縮して１バッチ当りのウェーハ処理時間
を短縮できるので、スループットの向上更には生産性の
向上を図ることができる。
【００３２】また、ロードロック室を備え、減圧加熱下
でウェーハを処理する半導体装置の製造装置において、
ロードロック室内のウェーハを昇温するロードロック室
用ヒータを有する構成とすれば、上記半導体装置の製造
方法を実施してその効果を得ることができる。
でウェーハを処理する半導体装置の製造装置において、
ロードロック室内のウェーハを昇温するロードロック室
用ヒータを有する構成とすれば、上記半導体装置の製造
方法を実施してその効果を得ることができる。
【図１】 本発明の一実施例に係るロードロック式縦型
ＬＰ−ＣＶＤ装置の石英ボート入炉前を示す断面図。
ＬＰ−ＣＶＤ装置の石英ボート入炉前を示す断面図。
【図２】 図１のロードロック式縦型ＬＰ−ＣＶＤ装置
を示し、（ａ）は石英ボート入炉途中の断面図、（ｂ）
は石英ボート入炉終了後の断面図。
を示し、（ａ）は石英ボート入炉途中の断面図、（ｂ）
は石英ボート入炉終了後の断面図。
【図３】 成膜時のシリコンウェーハの温度変化を、従
来のロードロック式縦型ＬＰ−ＣＶＤ装置と本願発明に
係るロードロック式縦型ＬＰ−ＣＶＤ装置で比較して示
し、（Ａ）は従来の装置の線グラフによる説明図、
（Ｂ）は本願発明に係る装置の線グラフによる説明図。
来のロードロック式縦型ＬＰ−ＣＶＤ装置と本願発明に
係るロードロック式縦型ＬＰ−ＣＶＤ装置で比較して示
し、（Ａ）は従来の装置の線グラフによる説明図、
（Ｂ）は本願発明に係る装置の線グラフによる説明図。
【図４】 従来のロードロック式縦型ＬＰ−ＣＶＤ装置
の石英ボート入炉前を示す断面図。
の石英ボート入炉前を示す断面図。
【図５】 図４のロードロック式縦型ＬＰ−ＣＶＤ装置
を示し、（ａ）は石英ボート入炉途中の断面図、（ｂ）
は石英ボート入炉終了後の断面図。
を示し、（ａ）は石英ボート入炉途中の断面図、（ｂ）
は石英ボート入炉終了後の断面図。
【符号の説明】 １０：ロードロック式縦型ＬＰ−ＣＶＤ装置、１１：ア
ウタチューブ、１２：インナチューブ、１３：反応炉、
１４：フランジ、１５：ロードロック室、１６：昇降
軸、１７：石英ボート、１８：ボートキャップ、１９：
ボート台、２０：反応炉用ヒータ、２１：排気口、２
２：真空引き用排気口、２３：排気管、２４：排気管、
２５：ロードロック室用ヒータ、２６：炉口キャップ、
ａ：真空引きの期間、ｂ：入炉・昇温期間、ｃ：成膜期
間、ｄ：降温・復圧期間、ｅ：真空引き・昇温期間、
ｆ：入炉・成膜期間、ｔ1：室温、ｔ2：成膜温度。
ウタチューブ、１２：インナチューブ、１３：反応炉、
１４：フランジ、１５：ロードロック室、１６：昇降
軸、１７：石英ボート、１８：ボートキャップ、１９：
ボート台、２０：反応炉用ヒータ、２１：排気口、２
２：真空引き用排気口、２３：排気管、２４：排気管、
２５：ロードロック室用ヒータ、２６：炉口キャップ、
ａ：真空引きの期間、ｂ：入炉・昇温期間、ｃ：成膜期
間、ｄ：降温・復圧期間、ｅ：真空引き・昇温期間、
ｆ：入炉・成膜期間、ｔ1：室温、ｔ2：成膜温度。
Claims (2)
- 【請求項１】真空引きされたロードロック室を経て減圧
加熱下で処理を行う反応室内にウェーハを移送する半導
体装置の製造方法において、 ウェーハがロードロック室に入室した後、該ロードロッ
ク室の真空引きと同時にウェーハを加熱することを特徴
とする半導体装置の製造方法。 - 【請求項２】ロードロック室を備え、減圧加熱下でウェ
ーハを処理する半導体装置の製造装置において、 ロードロック室内のウェーハを昇温するロードロック室
用ヒータを有することを特徴とする半導体装置の製造装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9154675A JPH113861A (ja) | 1997-06-12 | 1997-06-12 | 半導体装置の製造方法及びその装置 |
| US09/090,910 US6107212A (en) | 1997-06-12 | 1998-06-05 | Method of and apparatus for manufacturing semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9154675A JPH113861A (ja) | 1997-06-12 | 1997-06-12 | 半導体装置の製造方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113861A true JPH113861A (ja) | 1999-01-06 |
Family
ID=15589458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9154675A Pending JPH113861A (ja) | 1997-06-12 | 1997-06-12 | 半導体装置の製造方法及びその装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6107212A (ja) |
| JP (1) | JPH113861A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4940867U (ja) * | 1972-07-13 | 1974-04-10 | ||
| JP2020015951A (ja) * | 2018-07-25 | 2020-01-30 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
| WO2023047499A1 (ja) * | 2021-09-22 | 2023-03-30 | 株式会社Kokusai Electric | 基板処理装置、半導体装置の製造方法およびプログラム |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085346A (ja) * | 1999-09-17 | 2001-03-30 | Nec Kyushu Ltd | 半導体装置の製造装置及び半導体装置の製造方法 |
| US6323463B1 (en) * | 2000-03-29 | 2001-11-27 | Applied Materials, Inc. | Method and apparatus for reducing contamination in a wafer loadlock of a semiconductor wafer processing system |
| KR100345304B1 (ko) * | 2000-10-12 | 2002-07-25 | 한국전자통신연구원 | 수직형 초고진공 화학증착장치 |
| JP2002270614A (ja) * | 2001-03-12 | 2002-09-20 | Canon Inc | Ｓｏｉ基体、その熱処理方法、それを有する半導体装置およびその製造方法 |
| DE10112731A1 (de) * | 2001-03-14 | 2002-10-02 | Schott Glas | Beschichtung von Substraten |
| JP2005191494A (ja) * | 2003-12-26 | 2005-07-14 | Canon Inc | 露光装置、デバイスの製造方法 |
| US20070084406A1 (en) * | 2005-10-13 | 2007-04-19 | Joseph Yudovsky | Reaction chamber with opposing pockets for gas injection and exhaust |
| US20070084408A1 (en) * | 2005-10-13 | 2007-04-19 | Applied Materials, Inc. | Batch processing chamber with diffuser plate and injector assembly |
| US7946759B2 (en) * | 2007-02-16 | 2011-05-24 | Applied Materials, Inc. | Substrate temperature measurement by infrared transmission |
| US10541157B2 (en) | 2007-05-18 | 2020-01-21 | Brooks Automation, Inc. | Load lock fast pump vent |
| US8272825B2 (en) * | 2007-05-18 | 2012-09-25 | Brooks Automation, Inc. | Load lock fast pump vent |
| US20100133325A1 (en) * | 2008-12-01 | 2010-06-03 | Xerox Corporation | Unified metal alloying in a diffusion furnace |
| US7980447B2 (en) * | 2008-12-12 | 2011-07-19 | Xerox Corporation | Jet stack brazing in a diffusion furnace |
| CN102080264B (zh) * | 2009-11-26 | 2012-12-12 | 中科晶电信息材料（北京）有限公司 | 晶片垂直退火的方法及其装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4824518A (en) * | 1985-03-29 | 1989-04-25 | Sharp Kabushiki Kaisha | Method for the production of semiconductor devices |
| JPH0834180B2 (ja) * | 1986-08-26 | 1996-03-29 | セイコー電子工業株式会社 | 化合物半導体薄膜の成長方法 |
| US5607511A (en) * | 1992-02-21 | 1997-03-04 | International Business Machines Corporation | Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers |
| EP0408216A3 (en) * | 1989-07-11 | 1991-09-18 | Hitachi, Ltd. | Method for processing wafers and producing semiconductor devices and apparatus for producing the same |
| JP2895166B2 (ja) * | 1990-05-31 | 1999-05-24 | キヤノン株式会社 | 半導体装置の製造方法 |
| JP2892170B2 (ja) * | 1990-07-20 | 1999-05-17 | 株式会社東芝 | 熱処理成膜方法 |
| EP0480580A3 (en) * | 1990-09-10 | 1992-09-02 | Canon Kabushiki Kaisha | Electrode structure of semiconductor device and method for manufacturing the same |
| US5286296A (en) * | 1991-01-10 | 1994-02-15 | Sony Corporation | Multi-chamber wafer process equipment having plural, physically communicating transfer means |
| US5259918A (en) * | 1991-06-12 | 1993-11-09 | International Business Machines Corporation | Heteroepitaxial growth of germanium on silicon by UHV/CVD |
| US5286334A (en) * | 1991-10-21 | 1994-02-15 | International Business Machines Corporation | Nonselective germanium deposition by UHV/CVD |
| JPH05218176A (ja) * | 1992-02-07 | 1993-08-27 | Tokyo Electron Tohoku Kk | 熱処理方法及び被処理体の移載方法 |
| JP3186262B2 (ja) * | 1992-10-14 | 2001-07-11 | ソニー株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-06-12 JP JP9154675A patent/JPH113861A/ja active Pending
-
1998
- 1998-06-05 US US09/090,910 patent/US6107212A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4940867U (ja) * | 1972-07-13 | 1974-04-10 | ||
| JP2020015951A (ja) * | 2018-07-25 | 2020-01-30 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
| WO2023047499A1 (ja) * | 2021-09-22 | 2023-03-30 | 株式会社Kokusai Electric | 基板処理装置、半導体装置の製造方法およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6107212A (en) | 2000-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH113861A (ja) | 半導体装置の製造方法及びその装置 | |
| JP6270952B1 (ja) | 基板処理装置、半導体装置の製造方法および記録媒体。 | |
| US5217501A (en) | Vertical wafer heat treatment apparatus having dual load lock chambers | |
| US6610374B2 (en) | Method of annealing large area glass substrates | |
| JPH04504929A (ja) | 基板上の層の蒸着方法及びこのための処理用システム | |
| WO1996025760A1 (fr) | Procede et machine de fabrication de semiconducteurs | |
| JPWO2007018139A1 (ja) | 半導体装置の製造方法および基板処理装置 | |
| US20030221623A1 (en) | Fabricating a semiconductor device | |
| JP3121122B2 (ja) | 熱処理方法 | |
| TW202221825A (zh) | 在批次熱處理腔室中的晶圓邊緣溫度校正 | |
| TWI761758B (zh) | 半導體裝置的製造方法、基板處理裝置及記錄媒體 | |
| JP2759368B2 (ja) | 縦型熱処理装置 | |
| JP3207402B2 (ja) | 半導体用熱処理装置および半導体基板の熱処理方法 | |
| JP2002100574A (ja) | 基板処理装置 | |
| JP2649611B2 (ja) | 半導体基板の熱処理方法 | |
| JPH11186257A (ja) | 半導体装置の製造方法 | |
| JPH07153695A (ja) | 成膜方法 | |
| JP3056240B2 (ja) | 熱処理装置 | |
| JPH02215125A (ja) | 半導体装置の製造方法 | |
| JP2009016532A (ja) | 基板処理装置及び半導体装置の製造方法 | |
| JPS6112035A (ja) | 半導体製造装置 | |
| JP2001217198A (ja) | 半導体装置の製造方法 | |
| JP2001217194A (ja) | 半導体装置の製造方法 | |
| JP3076996B2 (ja) | 被処理体の移載方法 | |
| JPH10223722A (ja) | 半導体処理装置 |