CN111009469A - 绝缘体上半导体元器件及其制造方法 - Google Patents
绝缘体上半导体元器件及其制造方法 Download PDFInfo
- Publication number
- CN111009469A CN111009469A CN201811167216.1A CN201811167216A CN111009469A CN 111009469 A CN111009469 A CN 111009469A CN 201811167216 A CN201811167216 A CN 201811167216A CN 111009469 A CN111009469 A CN 111009469A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- doping
- window
- region
- orthographic projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 148
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- 238000001259 photo etching Methods 0.000 claims abstract description 44
- 239000012535 impurity Substances 0.000 claims description 44
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 229920005591 polysilicon Polymers 0.000 claims description 39
- 210000000746 body region Anatomy 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000001459 lithography Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000000605 extraction Methods 0.000 description 20
- 238000000206 photolithography Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种绝缘体上半导体元器件及其制造方法，通过第三光刻定义出体接触引出区的第三掺杂窗口，通过第三掺杂窗口掺杂第一导电类型杂质。第三掺杂窗口的图形包括条状图形和与条状图形相连的楔形，第三掺杂窗口的数量为至少一个，第三掺杂窗口在绝缘体上半导体衬底上的正投影与光刻窗口在绝缘体上半导体衬底上的正投影相交于楔形的顶点；第三掺杂窗口在绝缘体上半导体衬底上的正投影位于第一掺杂窗口在绝缘体上半导体衬底上的正投影内，上述制造方法是在器件的沟道长度方向设计体接触引出区，在不增加器件设计时的版图面积的情况下，有效降低体接触电阻。并且形成的体接触引出区并没有减少该器件的有效沟道宽度，保证了器件的性能。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种绝缘体上半导体元器件的制造方法及绝缘体上半导体元器件。
背景技术
绝缘体上半导体(Silicon on Insulator，SOI)技术，属于一种全介质隔离技术。半导体元器件一般做在上半导体层(材料一般是硅)上，上半导体层和下半导体层之间有一层埋氧层(氧化层)作为隔离层。利用SOI技术制成的半导体元器件彻底消除了传统体硅工艺的闩锁效应，具有寄生电容小，高速、低功耗、高集成度以及高可靠性等优点。根据器件耗尽区和上半导体层的厚度关系，SOI半导体元器件分为全耗尽SOI(Full Depleted SOI，FDSOI)器件和部分耗尽SOI(Partial Depleted SOI，PDSOI)器件。对于部分耗尽SOI(PDSOI)器件，由于电中性体区的存在和埋氧层结构的影响，该器件在工作时，载流子碰撞电离产生的电子空穴对，空穴会流向体区并积累在体区，提高了体区电位，进而会产生体悬浮效应。体悬浮效应会带来一系列的寄生效应，如“Kink”效应、单管闩锁效应及记忆效应等，这对绝缘体上半导体元器件的性能和含有该器件的集成电路性能有重要的影响。
为了解决体悬浮效应，通常采用体接触方式使体区积累的电荷得到释放。参见图1，图1是传统技术中的BTS(Body Tied Sub)结构的结构示意图。在传统的BTS器件结构里面，体接触引出结构与源区相邻，且体接触引出结构与栅极分离，该器件通过体接触引出结构经由源区底部与体区(图1中未示)连接，这样的体接触引出结构设计会造成体接触电阻变大，大大影响体接触的效果。此外，由于该体接触引出结构设于与源区相邻(且与栅极分离)的区域，因此在制作该器件时，相对于不含有该体接触引出结构的器件，图1中所示的传统的BTS(Body Tied Sub)器件的体接触引出结构在设计时，还增加了该器件设计时的版图面积，降低了集成电路集成度。
发明内容
基于此，有必要提供一种能在不增加器件设计时的版图面积的情况下，有效降低体接触电阻的绝缘体上半导体元器件的制造方法及绝缘体上半导体元器件。
一种绝缘体上半导体元器件的制造方法，包括：
提供绝缘体上半导体衬底，所述绝缘体上半导体衬底包括埋氧层和设于所述埋氧层上的半导体层，所述半导体层内形成有第一导电类型阱区；
在所述第一导电类型阱区上形成绝缘介质层；
在所述绝缘介质层上形成多晶硅层；
通过第一光刻定义出多晶硅栅的光刻窗口；
通过所述光刻窗口刻蚀所述多晶硅层和绝缘介质层形成栅氧化层和所述多晶硅栅；
通过第二光刻定义出第二导电类型源区的第一掺杂窗口和第二导电类型漏区的第二掺杂窗口；
通过所述第一掺杂窗口和所述第二掺杂窗口掺杂第二导电类型杂质，以在所述第一导电类型阱区内形成所述第二导电类型源区和所述第二导电类型漏区；所述第一导电类型和第二导电类型为相反的导电类型；
通过第三光刻定义出体接触引出区的第三掺杂窗口，所述第三掺杂窗口的图形包括条状图形和与所述条状图形相连的楔形，所述第三掺杂窗口的数量为至少一个，所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影与所述多晶硅栅的光刻窗口在所述绝缘体上半导体衬底上的正投影相交于所述楔形的顶点；所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影位于所述第一掺杂窗口在所述绝缘体上半导体衬底上的正投影内，所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影与所述第二掺杂窗口在所述绝缘体上半导体衬底上的正投影分离；
通过所述第三掺杂窗口掺杂第一导电类型杂质，以在所述第一导电类型阱区内形成所述体接触引出区；
在所述第一导电类型阱区表面形成金属层。
在其中一个实施例中，所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影的延伸方向与所述多晶硅栅的光刻窗口在所述绝缘体上半导体衬底上的正投影的延伸方向垂直。
在其中一个实施例中，所述第三掺杂窗口的数量为至少2个，所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影间隔排列于所述第一掺杂窗口在所述绝缘体上半导体衬底上的正投影内。
在其中一个实施例中，所述楔形的顶角的角度范围为[60°，120°]。
在其中一个实施例中，所述通过所述第一掺杂窗口和所述第二掺杂窗口掺杂第二导电类型杂质的步骤，包括:
在所述第一导电类型阱区表面以第一剂量掺杂第二导电类型的第一杂质，以在所述第一导电类型阱区内形成第二导电类型的第一源区和第二导电类型的第一漏区；
在所述栅氧化层和多晶硅栅的周围形成侧墙；
在所述第一导电类型阱区表面以第二剂量掺杂第二导电类型的第二杂质，以在所述第一导电类型阱区内形成第二导电类型的第二源区和第二导电类型的第二漏区，所述第二剂量大于所述第一剂量。
另一方面，本发明还提出一种绝缘体上半导体元器件，包括：
绝缘体上半导体衬底，所述包括埋氧层和设于所述埋氧层上的半导体层；
栅氧化层，设于所述绝缘体上半导体衬底上；
多晶硅栅，设于所述栅氧化层上，所述多晶硅栅通过第一光刻定义出的光刻窗口形成；
第二导电类型源区，设于所述半导体层内，所述第二导电类型源区通过第二光刻定义出的第一掺杂窗口形成；
第二导电类型漏区，设于所述半导体层内，所述第二导电类型漏区通过第二光刻定义出的第二掺杂窗口形成；
至少一个体接触引出区，设于所述半导体层内，掺杂有第一导电类型杂质，通过第三光刻定义出的第三掺杂窗口形成，所述第三掺杂窗口的图形包括条状图形和与所述条状图形相连的楔形，所述第三掺杂窗口的数量为至少一个，所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影与所述第一光刻定义出的光刻窗口在所述绝缘体上半导体衬底上的正投影相交于所述楔形的顶点；所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影位于所述第一掺杂窗口在所述绝缘体上半导体衬底上的正投影内，所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影与所述第二掺杂窗口在所述绝缘体上半导体衬底上的正投影分离；所述第一导电类型和所述第二导电类型为相反的导电类型；
第一导电类型体区，设于所述半导体层内，与所述体接触引出区、第二导电类型源区及第二导电类型漏区都相邻；
金属层，设于所述体接触引出区和所述第二导电类型源区上。
在其中一个实施例中，所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影的延伸方向与所述第一光刻定义出的光刻窗口在所述绝缘体上半导体衬底上的正投影的延伸方向垂直。
在其中一个实施例中，所述第三掺杂窗口的数量为至少2个，所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影间隔排列于所述第一掺杂窗口在所述绝缘体上半导体衬底上的正投影内。
在其中一个实施例中，所述楔形的顶角的角度范围为[60°，120°]。
在其中一个实施例中，还包括：
侧墙，设于所述栅氧化层和多晶硅栅的周围，包括第一侧墙和第二侧墙；
第二导电类型的第一源区，设于所述半导体层内且被所述第一侧墙覆盖的区域；
第二导电类型的第二源区，设于所述半导体层内且未被所述第一侧墙覆盖的区域，与所述第二导电类型的第一源区相邻；
第二导电类型的第一漏区，设于所述半导体层内且被所述第二侧墙覆盖的区域；
第二导电类型的第二漏区，设于所述半导体层内且未被所述第二侧墙覆盖的区域，与所述第二导电类型的第一漏区相邻；
其中，所述第二导电类型源区包括所述第二导电类型的第一源区和第二导电类型的第二源区，所述第二导电类型漏区包括所述第二导电类型的第一漏区和第二导电类型的第二漏区，所述第二导电类型的第二漏区和第二导电类型的第二源区的第二导电类型杂质的掺杂浓度都高于所述第二导电类型的第一源区和第二导电类型的第一漏区的第二导电类型杂质的掺杂浓度。
上述绝缘体上半导体元器件的制造方法，通过第三光刻定义出体接触引出区的第三掺杂窗口，通过第三掺杂窗口掺杂第一导电类型杂质，以在第一导电类型阱区内形成体接触引出区。第三掺杂窗口的图形包括条状图形和与条状图形相连的楔形，第三掺杂窗口的数量为至少一个，第三掺杂窗口在绝缘体上半导体衬底上的正投影与多晶硅栅的光刻窗口在绝缘体上半导体衬底上的正投影相交于楔形的顶点；第三掺杂窗口在绝缘体上半导体衬底上的正投影位于第一掺杂窗口在绝缘体上半导体衬底上的正投影内，第三掺杂窗口在绝缘体上半导体衬底上的正投影与第二掺杂窗口在绝缘体上半导体衬底上的正投影分离。上述制造方法是在器件的沟道长度方向(第三掺杂窗口在绝缘体上半导体衬底上的正投影位于第一掺杂窗口在绝缘体上半导体衬底上的正投影内)设计体接触引出区，相对于图1中传统技术中的体接触引出结构，本发明中用于形成体接触引出区(相当于体接触引出结构)的第三掺杂窗口在绝缘体上半导体衬底上的正投影位于第一掺杂窗口在绝缘体上半导体衬底上的正投影内。在进行器件设计时，相对于不含有该体接触引出结构的器件，并没有增加该器件设计时的版图面积，因此，上述制造方法在不增加器件设计时的版图面积的情况下，有效降低体接触电阻。并且，用于形成体接触引出区的第三掺杂窗口在绝缘体上半导体衬底上的正投影与用于形成多晶硅栅的光刻窗口在绝缘体上半导体衬底上的正投影相交于楔形的顶点，形成的体接触引出区并没有减少该器件的有效沟道宽度，保证了器件的性能。
附图说明
图1是传统技术中的BTS结构的结构示意图；
图2是一实施例中绝缘体上半导体元器件的制造方法的流程图；
图3是一实施例中绝缘体上半导体元器件的制造方法中的一个版图结构的俯视图；
图4是一实施例中形成的绝缘体上半导体元器件在图3中A-A方向的剖视图；
图5是图4中形成的绝缘体上半导体元器件在图3中B-B方向的剖视图。
具体实施方式
图2是一实施例中绝缘体上半导体元器件的制造方法的流程图。
在本实施例中，该绝缘体上半导体元器件的制造方法包括：
S101，提供绝缘体上半导体衬底。
参见图4，提供绝缘体上半导体衬底，绝缘体上半导体衬底包括下半导体层10、埋氧层20和设于埋氧层20上的上半导体层25，上半导体层25内形成有第一导电类型阱区(图4中未示)。在一个实施例中，绝缘体上半导体衬底是SOI衬底，即绝缘体上硅衬底。
S102，在第一导电类型阱区上形成绝缘介质层。
在第一导电类型阱区上形成绝缘介质层，该绝缘介质层是硅的氧化物，具有隔离绝缘的作用。在一个实施例中，绝缘介质层包括二氧化硅层。
S103，在绝缘介质层上形成多晶硅层。
在步骤S102中的绝缘介质层上形成多晶硅层。
S104，通过第一光刻定义出多晶硅栅的光刻窗口。
通过第一光刻定义出多晶硅栅的光刻窗口，光刻窗口呈长方形。
S105，通过光刻窗口刻蚀多晶硅层和绝缘介质层形成栅氧化层和多晶硅栅。
参见图5，通过步骤S104中定义出的光刻窗口，刻蚀多晶硅层和绝缘介质层形成栅氧化层80和多晶硅栅90。
S106，通过第二光刻定义出第二导电类型源区的第一掺杂窗口和第二导电类型漏区的第二掺杂窗口。
通过第二光刻定义出第二导电类型源区的第一掺杂窗口和第二导电类型漏区的第二掺杂窗口。第一掺杂窗口在绝缘体上半导体衬底上的正投影与第二掺杂窗口在在绝缘体上半导体衬底上的正投影分别位于步骤S104中光刻窗口在绝缘体上半导体衬底上的正投影的两侧。
S107，通过第一掺杂窗口和所述第二掺杂窗口掺杂第二导电类型杂质。
通过步骤S106中的第一掺杂窗口和第二掺杂窗口掺杂第二导电类型杂质，以在第一导电类型阱区内形成第二导电类型源区和第二导电类型漏区。第一导电类型阱区内形成第二导电类型源区和第二导电类型漏区后，第一导电类型阱区内的其它区域(即除了第二导电类型源区和第二导电类型漏区的其它区域)就是第一导电类型体区70。第二导电类型源区和所述第二导电类型漏区的掺杂类型相同，与第一导电类型阱区的掺杂类型不同。
S108，通过第三光刻定义出体接触引出区的第三掺杂窗口。
参见图3、图4、图5，通过第三光刻定义出体接触引出区50的第三掺杂窗口。第三掺杂窗口的图形包括条状图形52和与条状图形52相连的楔形54，第三掺杂窗口的数量为至少一个。第三掺杂窗口在绝缘体上半导体衬底上的正投影与步骤S104中的多晶硅栅的光刻窗口在绝缘体上半导体衬底上的正投影相交于楔形54的顶点，第三掺杂窗口在绝缘体上半导体衬底上的正投影位于第一掺杂窗口在绝缘体上半导体衬底上的正投影内，第三掺杂窗口在绝缘体上半导体衬底上的正投影与第二掺杂窗口在绝缘体上半导体衬底上的正投影分离。在一个实施例中，利用光学临近修正(Optical Proximity Correction，OPC)对第三掺杂窗口的光刻图形进行修正。
S109，通过第三掺杂窗口掺杂第一导电类型杂质
通过第三掺杂窗口掺杂第一导电类型杂质，以在第一导电类型阱区内形成体接触引出区50。体接触引出区50与第一导电类型体区70连接，体接触引出区50用于引出第一导电类型体区70。第一导电类型和第二导电类型的导电类型相反。第一导电类型杂质和第二导电类型杂质的导电类型相反。第一导电类型杂质是P型杂质和N型杂质中的其中一种，第二导电类型杂质是P型杂质和N型杂质中的另外一种。例如，第一导电类型杂质是P型杂质，则第二导电类型杂质是N型杂质。在一个实施例中，S109掺杂的第一导电类型杂质是重掺杂杂质。
S110，在第一导电类型阱区表面形成金属层。
参见图4，在第一导电类型阱区表面形成金属层40，以使体接触引出区50和第二导电类型源区短接。在一个实施例中，金属层40是由金属硅化物构成。
请继续参见图3至图5，该步骤S110形成的绝缘体上半导体元器件也是绝缘体上半导体元器件的器件成品结构示意图。该绝缘体上半导体元器件包括：绝缘体上半导体衬底、栅氧化层80、多晶硅栅90、第二导电类型源区、第二导电类型漏区、体接触引出区50、第一导电类型体区70及金属层40。
绝缘体上半导体衬底包括下半导体层10、埋氧层20和设于埋氧层20上的上半导体层25。
栅氧化层80设于绝缘体上半导体衬底的上半导体层25上。
多晶硅栅90设于栅氧化层80上，多晶硅栅90通过第一光刻定义出的光刻窗口形成，光刻窗口呈长方形。
第二导电类型源区设于上半导体层25内，第二导电类型源区通过第二光刻定义出的第一掺杂窗口形成。
第二导电类型漏区设于上半导体层25内，第二导电类型漏区通过第二光刻定义出的第二掺杂窗口形成。
至少一个体接触引出区50，设于上半导体层25内，掺杂有第一导电类型杂质，通过第三光刻定义出的第三掺杂窗口形成。第三掺杂窗口的图形包括条状图形52和与条状图形52相连的楔形54，第三掺杂窗口的数量为至少一个。第三掺杂窗口在绝缘体上半导体衬底上的正投影与形成多晶硅栅的光刻窗口在绝缘体上半导体衬底上的正投影相交于楔形54的顶点，第三掺杂窗口在绝缘体上半导体衬底上的正投影位于第一掺杂窗口在绝缘体上半导体衬底上的正投影内，第三掺杂窗口在绝缘体上半导体衬底上的正投影与第二掺杂窗口在绝缘体上半导体衬底上的正投影分离。第一导电类型和第二导电类型的导电类型相反。
第一导电类型体区70，设于上半导体层25内，与体接触引出区50、第二导电类型源区及第二导电类型漏区都相邻。体接触引出区50与第一导电类型体区70的掺杂类型相同，体接触引出区50与第二导电类型源区、第二导电类型漏区的掺杂类型都相反。
金属层40，设于体接触引出区50和第二导电类型源区上，以使体接触引出区50和第二导电类型源区短接。
上述绝缘体上半导体元器件的制造方法，通过第三光刻定义出体接触引出区50的第三掺杂窗口，通过第三掺杂窗口掺杂第一导电类型杂质，以在第一导电类型阱区内形成体接触引出区50。第三掺杂窗口的图形包括条状图形52和与条状图形52相连的楔形54，第三掺杂窗口的数量为至少一个，第三掺杂窗口在绝缘体上半导体衬底上的正投影与多晶硅栅的光刻窗口在绝缘体上半导体衬底上的正投影相交于楔形54的顶点；第三掺杂窗口在绝缘体上半导体衬底上的正投影位于第一掺杂窗口在绝缘体上半导体衬底上的正投影内，第三掺杂窗口在绝缘体上半导体衬底上的正投影与第二掺杂窗口在绝缘体上半导体衬底上的正投影分离，因此上述制造方法是在器件的沟道长度方向(第三掺杂窗口在绝缘体上半导体衬底上的正投影位于第一掺杂窗口在绝缘体上半导体衬底上的正投影内)设计体接触引出区50，相对于图1中传统技术中的体接触引出结构，本发明中用于形成体接触引出区50(相当于体接触引出结构)的第三掺杂窗口在绝缘体上半导体衬底上的正投影位于第一掺杂窗口在绝缘体上半导体衬底上的正投影内。在进行器件设计时，相对于不含有该体接触引出结构的器件，并没有增加该器件设计时的版图面积，因此，上述制造方法在不增加器件设计时的版图面积的情况下，有效降低体接触电阻。并且，用于形成体接触引出区50的第三掺杂窗口在绝缘体上半导体衬底上的正投影与用于形成多晶硅栅90的光刻窗口在绝缘体上半导体衬底上的正投影相交于楔形54的顶点，形成的体接触引出区50并没有减少该器件的有效沟道宽度，保证了器件的性能。
在一个实施例中，通过第一掺杂窗口和第二掺杂窗口掺杂第二导电类型杂质的步骤，包括:
在第一导电类型阱区表面以第一剂量掺杂第二导电类型的第一杂质，以在第一导电类型阱区内形成第二导电类型的第一源区和第二导电类型的第一漏区；
在栅氧化层和多晶硅栅的周围形成侧墙；
在第一导电类型阱区表面以第二剂量掺杂第二导电类型的第二杂质，以在第一导电类型阱区内形成第二导电类型的第二源区和第二导电类型的第二漏区，第二剂量大于所述第一剂量。
参见图4和5，通过该步骤形成的绝缘体上半导体元器件与上述实施例中形成的绝缘体上半导体元器件的区别在于：形成的绝缘体上半导体元器件还包括侧墙95、第二导电类型的第一源区35、第二导电类型的第二源区30、第二导电类型的第一漏区65及第二导电类型的第二漏区60。
第二导电类型源区包括第二导电类型的第一源区35和第二导电类型的第二源区30，第二导电类型漏区包括第二导电类型的第一漏区65和第二导电类型的第二漏区60。
侧墙95设于栅氧化层80和多晶硅栅90的周围，包括第一侧墙和第二侧墙。侧墙95靠近第二导电类型的第一源区35的一侧为第一侧墙，侧墙的另一侧为第二侧墙(即靠近第二导电类型的第一漏区65的一侧为第二侧墙)。
第二导电类型的第一源区35设于上半导体层25内且被第一侧墙覆盖的区域；
第二导电类型的第二源区30设于上半导体层25内且未被第一侧墙覆盖的区域，与第二导电类型的第一源区35相邻。
第二导电类型的第一漏区65设于上半导体层25内且被第二侧墙覆盖的区域。
第二导电类型的第二漏区60，设于上半导体层25内且未被第二侧墙覆盖的区域，与第二导电类型的第一漏区65相邻。
第二导电类型的第二漏区60和第二导电类型的第二源区30的第二导电类型杂质的掺杂浓度都高于第二导电类型的第一源区35和第二导电类型的第一漏区65的第二导电类型杂质的掺杂浓度。第二导电类型的第二漏区60相对于第二导电类型的第一漏区65来说，属于重掺杂漏区。第二导电类型的第二源区30相对于第二导电类型的第一源区35来说，属于重掺杂源区。
在一个实施例中，第三掺杂窗口在绝缘体上半导体衬底上的正投影的延伸方向与多晶硅栅的光刻窗口在绝缘体上半导体衬底上的正投影的延伸方向垂直。也就是说，通过第三掺杂窗口形成的体接触引出区50与通过光刻窗口形成的多晶硅栅90垂直。
在一个实施例中，在一个版图结构上，第三掺杂窗口的数量为至少2个，第三掺杂窗口在绝缘体上半导体衬底上的正投影间隔排列于第一掺杂窗口在绝缘体上半导体衬底上的正投影内。根据实际需要，对于宽沟道的绝缘体上半导体器件，可以适当增加第三掺杂窗口的数量，这样形成的绝缘体上半导体器件的第二导电类型源区30内，就会有间隔排列的多个体接触引出区50(例如图4中所示有2个间隔排列体接触引出区50，通过多个间隔排列的体接触引出区50可以为第一导电类型体区70电荷提供均匀的卸放通路，控制整个缘体上半导体器件沟道内第一导电类型体区70的电位的均匀性，实现良好的体接触。
参见图3，在一个实施例中，楔形54的顶角θ的角度范围为[60°，120°]。
参见图3，形成体接触引出区50的第三掺杂窗口的条状图形52的宽度W以及第三掺杂窗口之间的间距S根据设计规则进行调整。在一个实施例中，根据本领域人员熟知的最小尺寸设计规则来调整条状图形52的宽度W以及第三掺杂窗口之间的间距S。在其中一个实施例中，在180纳米工艺中，条状图形52的宽度W以及第三掺杂窗口之间的间距S都为0.44微米。在其中一个实施例中，在130纳米工艺中，条状图形52的宽度W以及第三掺杂窗口之间的间距S都为0.31微米。
在一个实施例中，侧墙为硅的氧化物或氮的氧化物，起到隔离绝缘的作用。
在一个实施例中，N型杂质包括磷、砷、锑及铋中的一种。
在一个实施例中，P型杂质包括硼。
在一个实施例中，绝缘体上半导体元器件包括绝缘体上N沟道金属半导体氧化物场效应管。
在一个实施例中，绝缘体上半导体元器件包括绝缘体上P沟道金属半导体氧化物场效应管。
在一个实施例中，可以是一个器件上集成有两种以上的元器件，例如同时集成有绝缘体上N沟道金属半导体氧化物场效应管和绝缘体上P沟道金属半导体氧化物场效应管。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种绝缘体上半导体元器件的制造方法，其特征在于，包括：
提供绝缘体上半导体衬底，所述绝缘体上半导体衬底包括埋氧层和设于所述埋氧层上的半导体层，所述半导体层内形成有第一导电类型阱区；
在所述第一导电类型阱区上形成绝缘介质层；
在所述绝缘介质层上形成多晶硅层；
通过第一光刻定义出多晶硅栅的光刻窗口；
通过所述光刻窗口刻蚀所述多晶硅层和绝缘介质层形成栅氧化层和所述多晶硅栅；
通过第二光刻定义出第二导电类型源区的第一掺杂窗口和第二导电类型漏区的第二掺杂窗口；
通过所述第一掺杂窗口和所述第二掺杂窗口掺杂第二导电类型杂质，以在所述第一导电类型阱区内形成所述第二导电类型源区和所述第二导电类型漏区；所述第一导电类型和第二导电类型为相反的导电类型；
通过第三光刻定义出体接触引出区的第三掺杂窗口，所述第三掺杂窗口的图形包括条状图形和与所述条状图形相连的楔形，所述第三掺杂窗口的数量为至少一个，所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影与所述多晶硅栅的光刻窗口在所述绝缘体上半导体衬底上的正投影相交于所述楔形的顶点；所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影位于所述第一掺杂窗口在所述绝缘体上半导体衬底上的正投影内，所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影与所述第二掺杂窗口在所述绝缘体上半导体衬底上的正投影分离；
通过所述第三掺杂窗口掺杂第一导电类型杂质，以在所述第一导电类型阱区内形成所述体接触引出区；
在所述第一导电类型阱区表面形成金属层。
2.根据权利要求1所述的绝缘体上半导体元器件的制造方法，其特征在于，所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影的延伸方向与所述多晶硅栅的光刻窗口在所述绝缘体上半导体衬底上的正投影的延伸方向垂直。
3.根据权利要求1所述的绝缘体上半导体元器件的制造方法，其特征在于，所述第三掺杂窗口的数量为至少2个，所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影间隔排列于所述第一掺杂窗口在所述绝缘体上半导体衬底上的正投影内。
4.根据权利要求1所述的绝缘体上半导体元器件的制造方法，其特征在于，所述楔形的顶角的角度范围为[60°，120°]。
5.根据权利要求1所述的绝缘体上半导体元器件的制造方法，其特征在于，所述通过所述第一掺杂窗口和所述第二掺杂窗口掺杂第二导电类型杂质的步骤，包括:
在所述第一导电类型阱区表面以第一剂量掺杂第二导电类型的第一杂质，以在所述第一导电类型阱区内形成第二导电类型的第一源区和第二导电类型的第一漏区；
在所述栅氧化层和多晶硅栅的周围形成侧墙；
在所述第一导电类型阱区表面以第二剂量掺杂第二导电类型的第二杂质，以在所述第一导电类型阱区内形成第二导电类型的第二源区和第二导电类型的第二漏区，所述第二剂量大于所述第一剂量。
6.一种绝缘体上半导体元器件，其特征在于，包括：
绝缘体上半导体衬底，所述包括埋氧层和设于所述埋氧层上的半导体层；
栅氧化层，设于所述绝缘体上半导体衬底上；
多晶硅栅，设于所述栅氧化层上，所述多晶硅栅通过第一光刻定义出的光刻窗口形成；
第二导电类型源区，设于所述半导体层内，所述第二导电类型源区通过第二光刻定义出的第一掺杂窗口形成；
第二导电类型漏区，设于所述半导体层内，所述第二导电类型漏区通过第二光刻定义出的第二掺杂窗口形成；
至少一个体接触引出区，设于所述半导体层内，掺杂有第一导电类型杂质，通过第三光刻定义出的第三掺杂窗口形成，所述第三掺杂窗口的图形包括条状图形和与所述条状图形相连的楔形，所述第三掺杂窗口的数量为至少一个，所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影与所述第一光刻定义出的光刻窗口在所述绝缘体上半导体衬底上的正投影相交于所述楔形的顶点；所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影位于所述第一掺杂窗口在所述绝缘体上半导体衬底上的正投影内，所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影与所述第二掺杂窗口在所述绝缘体上半导体衬底上的正投影分离；所述第一导电类型和所述第二导电类型为相反的导电类型；
第一导电类型体区，设于所述半导体层内，与所述体接触引出区、第二导电类型源区及第二导电类型漏区都相邻；
金属层，设于所述体接触引出区和所述第二导电类型源区上。
7.根据权利要求6所述的绝缘体上半导体元器件，其特征在于，所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影的延伸方向与所述第一光刻定义出的光刻窗口在所述绝缘体上半导体衬底上的正投影的延伸方向垂直。
8.根据权利要求6所述的绝缘体上半导体元器件，其特征在于，所述第三掺杂窗口的数量为至少2个，所述第三掺杂窗口在所述绝缘体上半导体衬底上的正投影间隔排列于所述第一掺杂窗口在所述绝缘体上半导体衬底上的正投影内。
9.根据权利要求6所述的绝缘体上半导体元器件，其特征在于，所述楔形的顶角的角度范围为[60°，120°]。
10.根据权利要求6所述的绝缘体上半导体元器件，其特征在于，还包括：
侧墙，设于所述栅氧化层和多晶硅栅的周围，包括第一侧墙和第二侧墙；
第二导电类型的第一源区，设于所述半导体层内且被所述第一侧墙覆盖的区域；
第二导电类型的第二源区，设于所述半导体层内且未被所述第一侧墙覆盖的区域，与所述第二导电类型的第一源区相邻；
第二导电类型的第一漏区，设于所述半导体层内且被所述第二侧墙覆盖的区域；
第二导电类型的第二漏区，设于所述半导体层内且未被所述第二侧墙覆盖的区域，与所述第二导电类型的第一漏区相邻；
其中，所述第二导电类型源区包括所述第二导电类型的第一源区和第二导电类型的第二源区，所述第二导电类型漏区包括所述第二导电类型的第一漏区和第二导电类型的第二漏区，所述第二导电类型的第二漏区和第二导电类型的第二源区的第二导电类型杂质的掺杂浓度都高于所述第二导电类型的第一源区和第二导电类型的第一漏区的第二导电类型杂质的掺杂浓度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811167216.1A CN111009469B (zh) | 2018-10-08 | 2018-10-08 | 绝缘体上半导体元器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811167216.1A CN111009469B (zh) | 2018-10-08 | 2018-10-08 | 绝缘体上半导体元器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111009469A true CN111009469A (zh) | 2020-04-14 |
| CN111009469B CN111009469B (zh) | 2023-08-25 |
Family
ID=70111190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811167216.1A Active CN111009469B (zh) | 2018-10-08 | 2018-10-08 | 绝缘体上半导体元器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111009469B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004281527A (ja) * | 2003-03-13 | 2004-10-07 | Toshiba Microelectronics Corp | 半導体装置 |
| CN101764102A (zh) * | 2009-12-24 | 2010-06-30 | 中国科学院上海微系统与信息技术研究所 | 一种具有垂直栅结构的soi cmos器件的制作方法 |
| CN105789055A (zh) * | 2016-03-31 | 2016-07-20 | 杰华特微电子（杭州）有限公司 | Mos结构及其形成方法 |
-
2018
- 2018-10-08 CN CN201811167216.1A patent/CN111009469B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004281527A (ja) * | 2003-03-13 | 2004-10-07 | Toshiba Microelectronics Corp | 半導体装置 |
| CN101764102A (zh) * | 2009-12-24 | 2010-06-30 | 中国科学院上海微系统与信息技术研究所 | 一种具有垂直栅结构的soi cmos器件的制作方法 |
| CN105789055A (zh) * | 2016-03-31 | 2016-07-20 | 杰华特微电子（杭州）有限公司 | Mos结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111009469B (zh) | 2023-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101055710B1 (ko) | 평면 후면 게이트 ｃｍｏｓ의 고성능 커패시터 | |
| CN103872132B (zh) | 金属氧化物半导体(mos)晶体管及其制作方法 | |
| US8466026B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20010045580A (ko) | 소오스-바디-기판이 접촉된 이중막 실리콘 소자 및 제조방법 | |
| US20110115017A1 (en) | LDMOS transistor with asymmetric spacer as gate | |
| CN111029408A (zh) | 一种集成esd的vdmos器件及制备方法 | |
| KR100843234B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN103258813A (zh) | 部分耗尽soi mosfet的测试结构及其形成方法 | |
| US5144389A (en) | Insulated gate field effect transistor with high breakdown voltage | |
| CN111009469B (zh) | 绝缘体上半导体元器件及其制造方法 | |
| CN211017088U (zh) | 一种集成esd的vdmos器件 | |
| CN111146278B (zh) | 绝缘体上半导体器件及其制造方法 | |
| CN109524457B (zh) | 半导体装置 | |
| CN112054060B (zh) | 一种体接触soi mos器件结构及形成方法 | |
| CN113241375B (zh) | 半导体器件及其制造方法 | |
| KR100197539B1 (ko) | 고전압 반도체 소자 및 그의 제조방법 | |
| CN113224168A (zh) | 半导体器件及其制造方法 | |
| CN113327983B (zh) | 半导体器件及其制造方法 | |
| CN112054061B (zh) | 一种部分耗尽绝缘体上硅的体接触结构及其制作方法 | |
| JPH0870122A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPH0697447A (ja) | 絶縁ゲート半導体装置 | |
| CN112054025A (zh) | 一种串联soi mosfet器件结构及其制备方法 | |
| CN114267671A (zh) | 一种应用于SOI-FinFET工艺下的H型鳍硅结构ESD防护装置 | |
| TWI565073B (zh) | 主動元件及應用其之高壓半導體元件 | |
| TWI523187B (zh) | 靜電防護元件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |