JP5928566B2 - 半導体装置の製造方法、及び、半導体装置 - Google Patents
半導体装置の製造方法、及び、半導体装置 Download PDFInfo
- Publication number
- JP5928566B2 JP5928566B2 JP2014249789A JP2014249789A JP5928566B2 JP 5928566 B2 JP5928566 B2 JP 5928566B2 JP 2014249789 A JP2014249789 A JP 2014249789A JP 2014249789 A JP2014249789 A JP 2014249789A JP 5928566 B2 JP5928566 B2 JP 5928566B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- columnar silicon
- gate
- film
- type diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 63
- 238000004519 manufacturing process Methods 0.000 title description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 199
- 229910052710 silicon Inorganic materials 0.000 claims description 199
- 239000010703 silicon Substances 0.000 claims description 199
- 238000009792 diffusion process Methods 0.000 claims description 67
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 229920005591 polysilicon Polymers 0.000 claims description 39
- 229910021332 silicide Inorganic materials 0.000 claims description 27
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 218
- 238000000034 method Methods 0.000 description 21
- 238000005530 etching Methods 0.000 description 19
- 150000004767 nitrides Chemical class 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 230000010354 integration Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
以上により、シリコン基板101上に平面状シリコン層107と、平面状シリコン層107上に、第1の柱状シリコン層104と第2の柱状シリコン層105と、を形成する第1の工程が示された。
102.第1のレジスト
103.第1のレジスト
104.第1の柱状シリコン層
105.第1の柱状シリコン層
106.第2のレジスト
107.平面状シリコン層
108.素子分離膜
109.酸化膜
110.第2の酸化膜
111.酸化膜ハードマスク
112.酸化膜ハードマスク
113.ゲート絶縁膜
114.ゲート絶縁膜
115.金属膜
116.ポリシリコン膜
117.第3のレジスト
118a.ゲート電極
118b.ゲート電極
118c.ゲート配線
119.第4のレジスト
120.第6のレジスト
121.第1のn型拡散層
122.第2のn型拡散層
123.第7のレジスト
124.第1のp型拡散層
125.第2のp型拡散層
126.窒化膜
127.シリサイド
128.シリサイド
129.シリサイド
130.シリサイド
131.シリサイド
132.シリサイド
133.シリサイド
134.シリサイド
137.コンタクトストッパー
138.層間絶縁膜
139.第8のレジスト
140.コンタクト孔
141.コンタクト孔
142.第9のレジスト
143.コンタクト孔
144.コンタクト孔
145.コンタクト
146.コンタクト
147.コンタクト
148.コンタクト
149.金属
150.第10のレジスト
151.第10のレジスト
152.第10のレジスト
153.第10のレジスト
154.金属配線
155.金属配線
156.金属配線
157.金属配線
160.酸化膜
161.第5のレジスト
Claims (3)
- シリコン基板に対してソース、ゲート、ドレインが垂直方向に柱状に配置され、ゲート電極が柱状半導体層を取り囲む構造の半導体装置であって、
シリコン基板上に形成された平面状シリコン層と、
前記平面状シリコン層上に形成された第1及び第2の柱状シリコン層と、
前記第1の柱状シリコン層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された金属膜及びポリシリコン膜の積層構造からなる第1のゲート電極と、
前記第2の柱状シリコン層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された金属膜及びポリシリコン膜の積層構造からなる第2のゲート電極と、ここで、前記ポリシリコン膜の膜厚は前記第1の柱状シリコン層と前記第2の柱状シリコン層との間の間隔の半分より薄く、
前記第1及び前記第2のゲート電極に接続されたゲート配線と、ここで、前記ゲート配線の上面の高さは前記第1及び第2のゲート電極の上面の高さより低く、
前記ゲート配線と前記平面状シリコン層との間に形成された前記ゲート絶縁膜より厚い第2の酸化膜と、
前記第1の柱状シリコン層の上部に形成された第1のn型拡散層と、
前記第1の柱状シリコン層の下部と前記平面状シリコン層の上部とに形成された第2のn型拡散層と、
前記第2の柱状シリコン層の上部に形成された第1のp型拡散層と、
前記第2の柱状シリコン層の下部と前記平面状シリコン層の上部とに形成された第2のp型拡散層と、
を有し、
前記ゲート配線は、前記金属膜とシリサイドの積層構造からなることを特徴とする半導体装置。 - 前記ゲート配線の中心線が、前記第1の柱状シリコン層の中心点と前記第2の柱状シリコン層の中心点とを結ぶ線に対して第1の所定量ずれていることを特徴とする請求項1に記載の半導体装置。
- 前記第1及び前記第2のn型拡散層上と前記第1及び前記第2のp型拡散層に形成されたシリサイドと、を有する、
ことを特徴とする請求項2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014249789A JP5928566B2 (ja) | 2014-12-10 | 2014-12-10 | 半導体装置の製造方法、及び、半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014249789A JP5928566B2 (ja) | 2014-12-10 | 2014-12-10 | 半導体装置の製造方法、及び、半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014516126A Division JP5685344B2 (ja) | 2012-09-28 | 2012-09-28 | 半導体装置の製造方法、及び、半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015053527A JP2015053527A (ja) | 2015-03-19 |
JP5928566B2 true JP5928566B2 (ja) | 2016-06-01 |
Family
ID=52702265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014249789A Active JP5928566B2 (ja) | 2014-12-10 | 2014-12-10 | 半導体装置の製造方法、及び、半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5928566B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4316659B2 (ja) * | 2008-01-29 | 2009-08-19 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP5087655B2 (ja) * | 2010-06-15 | 2012-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
-
2014
- 2014-12-10 JP JP2014249789A patent/JP5928566B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015053527A (ja) | 2015-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5595619B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5759077B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
US8836051B2 (en) | Method for producing semiconductor device and semiconductor device | |
JP5731073B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5692886B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5604019B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5596245B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5903139B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5928566B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5749818B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5685344B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
US9082838B2 (en) | Method for producing a semiconductor device and semiconductor device | |
JP6114425B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5646116B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6405026B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6375316B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5869079B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2015057852A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5869166B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2017135428A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2015046623A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2016021598A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2014207486A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5928566 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |